KR101369277B1

KR101369277B1 - 분산 클래스 ｇ형 증폭기 스위칭방법

Info

Publication number: KR101369277B1
Application number: KR1020087024848A
Authority: KR
Inventors: 브라이언 비. 노스
Original assignee: 리디스 테크놀로지 인코포레이티드
Priority date: 2006-03-21
Filing date: 2007-03-21
Publication date: 2014-03-04
Also published as: WO2007136919A3; US20080258811A1; JP2009530997A; US7408414B2; KR20080109840A; JP5000702B2; US20080007337A1; US7619480B2; WO2007136919A2; EP2002534A2; EP2002534A4

Abstract

입력 신호의 순간 진폭 대 전력 레일에 따라 다수의 전력 레일들 간에 스위칭하는 개선된 클래스 G형 증폭기가 개시된다. 저전압(내부) 증폭기는 다수의 병렬 증폭 장치를 포함하고, 고전압(외부) 증폭기는 다수의 병렬 증폭 장치를 포함한다. 다수 스위치의 각각은 입력 신호를 내부 증폭 장치중의 각 하나 또는 외부 증폭 장치중의 각 하나로 연결시킨다. 스위치는 내부 증폭 장치로부터 외부 증폭 장치로의 스위칭, 또는 그 역의 스위칭은 소정 시간 주기에 걸쳐 스태거링되도록 순차적으로 활성화된다. 이것은 출력에서 단일의 큰 글리치를 가지지 않도록 해주고, 소정 글리치 에너지가 증폭기의 피드백회로가 그의 노이즈를 제거할 수 있는 주파수 범위내에 떨어질 수 있기에 충분한 시간에 걸쳐 다수의 보다 작은 글리치를 확산시킨다. 스위치는 일련의 지연 요소에 의해 순차적으로 활성화된다.

클래스 G, 전력 레일, 전류 미러, 글리치, 증폭기

Description

분산 클래스 Ｇ형 증폭기 스위칭방법{DISTRIBUTED CLASS G TYPE AMPLIFIER SWITCHING METHOD}

관련 출원에 대한 상호참조

본 출원은 2006년 3월 21일에 제출된 "Adaptive Biasing Based on Volume Control Setting"이라는 명칭의 미국 가출원 제60/784,638호의 35 USC 119(e)의 이익을 주장하며, 그 전체 내용은 본 명세서에 통합된다.

본 발명은 일반적으로 전자 증폭기에 관한 것으로, 특히 다수의 전력 레일들(power rails)간을 스위칭(switching)하는 증폭기에서 스위칭 글리치(switching glitches)를 감소시키기 위한 수단에 관한 것이다.

클래스 AB 증폭기는 푸쉬풀(push-pull) 구성의 두 증폭 장치를 사용하는데, 두 증폭 장치는 교차점(crossover)에서의 왜곡 글리치를 피하기 위하여 약간 바이어스된다. 증폭기는 고정되고 사전결정된 전력 레일쌍, 전형적으로 VDD 및 GND로써 구동된다. 클래스 AB 증폭기는 특별히 효율적이지 않으며, 중요한 정지 전류(quiescent currents)로 인하여 상당한 전력을 낭비한다.

클래스 G 증폭기는 본래, 이 비효율성을 감소시키기 위해 설계된, 클래스 AB 증폭기의 개선되고 보다 효율적인 버전이다. 클래스 G 증폭기에는 셋 이상의 전력 레일이 제공되고, 입력 신호, 이득 설정 등에 따라 전력 레일들 사이에서 스위칭된다. 클래스 G의 일반적 원리는 특정 순간에 적당한 전력을 공급할 최저 전력 레일을 사용하는 것이다. 클래스 G 증폭기는 작은 출력 신호를 생성하기 위해 저전압 공급 레일로부터 전력을 도출하고, 피크 출력 신호 편위를 위해 고전압 공급 레일만을 사용한다.

클래스 G 증폭기의 알려진 문제는 출력 신호 전류가 내부(저전압)로부터 외부(고전압) 전력공급 레일로, 또는 그 역으로 스위칭하는 "교차(crossover)" 또는 "핸드오프(handoff)"점에서 글리치가 발생한다는 것이다. 이들 글리치는 증가된 왜곡 및 가능한 EMI 관련 문제를 일으킨다. 글리치는 두 신호 경로들 간의 이득에 있어 필연적인 불일치, 그리고 출력 신호 전류의 소스를 하나의 전력 공급셋으로부터 또다른 전력 공급셋으로 전환하는 데 필요한 한정된 난제로 시간에 의한 것이다. 스위칭은 전형적으로 글리치의 에너지를 최소화하기 위하여 상당히 갑작스럽게 행해진다. 그러나 이 갑작스러움(abruptness)으로 인해, 글리치 성분의 주파수가 증폭기의 대역폭 외부에 있게 됨으로써 증폭기의 다른 양상을 선형화하는데 사용되는 네거티브 피드백 메카니즘에 의해 감소될 수 없게 된다.

도 1은 통상적인 클래스 G 증폭기(10)의 일 예를 도시한다. 증폭기에는 고전압쌍 VDD - VSS, 그리고 저전압쌍 VDDL - VSSL의 두 쌍의 전력 레일이 제공된다. 전압 공급 및 바이어스 생성기는 본 기술분야에 잘 알려져 있으므로, 도시시에 명료성을 위하여 도 1로부터 생략된다.

증폭기는 고전압 포지티브(positive) 전력 레일 VDD에 연결된 포지티브측 외 부 전류 미러(current mirror) CM1, 저전압 포지티브 전력 레일 VDDL에 연결된 포지티브측 내부 전류 미러 CM2, 저전압 네거티브 전력 레일 VSSL에 연결된 (비교적) 네거티브측 내부 전류 미러 CM3, 그리고 고전압 네거티브 전력 레일 VSS에 연결된 (비교적) 네거티브측 외부 전류 미러 CM4를 포함한다.

상호컨덕턴스(transconductance) 증폭기(gm Amp)가 입력 신호 VIP를 수신하도록 연결되는데, 종종 이것은 VIP/VIN 차동 입력쌍의 한 절반으로, 하나는 아날로그 접지점으로 연결된다. 상호컨덕턴스 증폭기의 전류 싱크 출력은 포지티브측 스위칭장치(12)의 입력으로 입력된다. 포지티브측 스위칭장치의 두 출력은 각각 포지티브측 전류 미러의 입력에 연결된다. 포지티브측 내부 및 외부 전류 미러의 출력의 모두는 증폭기의 출력 단자 VOUT에 연결되고, 포지티브측 외부전류 미러의 출력은 또한 포지티브측 비교기(14)의 포지티브 입력에 연결된다. 포지티브측 비교기의 네거티브 입력은 포지티브측 저전압 전력 레일을 추적하는 임계전압 기준에 연결된다. 임계 전압은 외부 레일 출력단으로 제어를 넘기기 전에 단지 내부 레일 출력 단이 포화하지 않도록 막는 값으로 설정되고, 전형적으로 약 200mV이다. 포지티브측 비교기의 출력은 포지티브측 스위칭장치를 제어하도록 연결된다.

증폭기의 네거티브측 또는 절반은 네거티브측 스위칭장치(16) 및 네거티브측 비교기(18)를 사용하는, 포지티브측의 미러 영상이다.

도 2는 특정 입력 신호에 응답하여 포지티브측 하부 공급원(내부 전류 미러)에 의해 공급되는 출력 전류를 도시한다. 입력 신호가 상승함에 따라, 내부 전류 미러의 전력 레일이 부적당한 특정 시점(20)이 될 때까지 내부 전류 미러의 출력 전류도 따라서 상승하고, 내부 전류미러는 스위치 오프(switch-off)된다.

도 3은 동일한 입력 신호에 응답하여 포지티브측 상부 공급원(외부 전류 미러)에 의해 공급되는 출력전류를 도시한다. 내부 전류 미러의 전력 레일이 적당하는 한, 외부 전류 미러는 포지티브측 비교기가 포지티브측 스위치를 트리거하여 포지티브측 내부 전류 미러를 턴오프시키고 포지티브측 외부 전류를 턴온시키는 시점(20)이 될 때까지 사용되지 않는다. 그 후, 포지티브측 외부 전류 미러는 입력 신호가 내부 전류 미러의 전력 레일이 다시 적당하도록 충분히 떨어진 특정 시점(22)이 될 때까지 출력 신호를 위한 전류를 공급한다. 이 시점에서, 포지티브측 비교기는 도 2에 도시된 바와 같이 포지티브측 스위치를 트리거하여 포지티브측 외부 전류 미러를 턴오프시키고 포지티브측 내부 전류 미러를 턴온시킨다.

도 4는 이 입력 신호에 응답하여 포지티브측 내부 및 외부 전류 미러의 결합에 의해 제공되는 합성 출력 전류를 도시한다. 도 2 및 도 3의 두 파형의 "온(on)" 부분은 이상적으로 합성시에 글리치가 없는 평활 파형을 형성하는 것이다. 그러나 클래스 G 증폭기의 고유한 문제로 인하여, 증폭기가 전류 미러들 간을 스위칭하는 시점(20, 22)에 출력 전류 파형에는 스위칭 글리치가 나타난다.

도 5는 특히 내부 공급원의 전력 레일이 막 부적당하게 될 때의 시점(28)에서 교차를 도시한, 포지티브측 내부 공급원의 출력(24)과 포지티브측 외부 공급원의 출력(26)을 보여주는 파형을 도시한다.

도 6은 교차점(도 5에서 시점 28)에서 생성되는 큰 글리치(32)를 특히 보여주기 위하여 확대된, 포지티브측 내부 및 외부 공급원에 의해 공급되는 합성 출 력(30) 파형을 도시한다.

이러한 스위칭 글리치를 감소, 최소화 또는 제거하는 개선된 클래스 G 증폭기 및, 이의 동작 방법이 필요하다.

도 1은 종래기술에 따른 클래스 G 증폭기를 도시하는 도면.

도 2, 도 3 및 도 4는 포지티브측 내부 전류 미러 출력, 외부 전류 미러 출력 및 합성된 출력 파형을 각각 도시하는 도면.

도 5는 통상적인 클래스 G 증폭기의 내부 및 외부 전류 미러 출력의 교차를 보여주는 다른 파형을 도시하는 도면.

도 6은 교차점에서 발생되는 글리치를 보여주는 파형을 도시하는 도면.

도 7은 본 발명의 일 실시예에 따라서 개선된 클래스 G 증폭기를 도시하는 도면.

도 8은 도 7의 개선된 클래스 G 증폭기의 내부 및 외부 전류 미러 출력의 교차를 보여주는 파형을 도시하는 도면.

도 9는 교차점에서 발생된 상당히 감소된 글리치를 보여주는 파형을 도시하는 도면.

도 10은 포지티브 및 네거티브측의 모두를 가진, 도 7의 원리에 따른 증폭기를 도시하는 도면.

도 11은 본 발명의 또 다른 실시예에 따른 증폭기를 도시하는 도면.
도 12는 본 발명에 따른 일반화된 증폭 시스템을 도시하는 도면.

실시예

본 발명은 후술되는 상세한 설명 및 본 발명의 실시예의 첨부도면으로부터 보다 충분히 이해될 것이지만, 본 발명을 기술된 특정 실시예로 제한하려는 것이 아니라 단지 설명과 이해를 위한 것이다.

도 7은 본 발명의 일 실시예에 따라 개선된 클래스 G 증폭기(40)의 포지티브측을 도시한다. 도시의 명료성을 위하여, 도 7은 증폭기의 포지티브측만을 도시하며, 당업자라면 본 개시물의 내용을 갖추고 본 발명의 원리를 활용하여 포지티브와 네거티브측의 모두를 가진 증폭기를 쉽게 구성할 수 있을 것이다.

순간적인 이진 온/오프 방식으로 스위칭되는 단일 포지티브측 내부 전류 미러와 단일 포지티브측 외부 전류 미러 대신에, 본 발명은 글리치 발생을 상당히 감소시키기 위하여 스태거(staggered) 방식으로 스위칭되는 이러한 복수의 장치를 사용한다.

포지티브측 외부 공급원은 병렬로 연결된 복수의 전류 미러를 포함하고, 포지티브축 내부 공급원은 병렬로 연결된 복수의 전류 미러를 포함한다. 도시된 에에서, 세 외부전류 미러 CM5, CM6, CM7과, 세 내부전류 미러 CM8, CM9, CM10이 있지만, 이는 단지 도시를 용이하게 하기 위한 것이다. 실제, 하나보다 큰 임의 수가 사용될 수 있다. 내부 및 외부 전류 미러의 수가 동일할 필요는 없다. 예를 들면 항상 온인 여분의 외부 전류 미러가 있을 수 있다. 내부 레일로부터 외부 레일로의 스위칭시에(그리고 그 역일 시에) 전달함수 이득은 천이 동안에 가능한 한 일정하게 유지된다.

외부 전류 미러는 포지티브측 고전압 레일 VDD에 의해 파워링(powered)되고, 내부 전류 미러는 포지티브측 저전압 레일 VDDL에 의해 파워링된다. 모든 전류 미러의 출력은 증폭기(단) 출력단자 VOUT로 병렬로 연결된다.

전류 미러의 입력은 이 증폭기단으로 입력되는 신호인 포지티브 제어신호를 수신하기 위해 병렬로 연결된다. 이것이 제1 단인 경우, 포지티브 제어신호는 VIN 또는 VINP 신호이다(또는 도 1 기술과 유사한 구현과 관련하여, 이것은 상호컨덕턴스 증폭기의 상부 출력이다). 이것이 후단인 경우, 포지티브 제어신호는 바로 선행하는 증폭기단의 출력인 중간 신호(intermediate signal)이다.

증폭기는 VOUT 단자에 연결된 그의 포지티브 입력, 그리고 VDDL을 추적하는 임계전압 기준에 연결된 그의 네거티브 입력을 가진 비교기(42)를 포함한다.

포지티브측 비교기의 출력은 제1 포지티브측 스위칭 장치(44)를 제어하기 위해 연결된다. 스위치의 두 출력은 각각 제1 외부 전류 미러 CM5 및 제1 내부 전류 미러 CM8의 입력에 연결된다.

또한 포지티브측 비교기의 출력은 사전결정된 시간량만큼 신호를 지연시키고 제2 포지티브측 스위칭 장치(46)를 제어하기 위해 지연 신호를 공급하는 제1 지연장치(지연 1)로 공급된다. 제2 스위치의 두 출력은 각각 제2 외부 전류 미러 CM6 및 제2 내부 전류 미러 CM9의 입력에 연결된다.

제1 지연 장치의 출력은 또한, 사전결정된 시간량만큼 신호를 지연시키고 제3 포지티브측 스위칭 장치(48)를 제어하기 위해 재지연된 신호를 공급하는 제2 지연장치(지연 2)로 공급된다. 제3 스위치의 두 출력은 각각 제3 외부 전류 미러 CM7 및 제3 내부 전류 미러 CM10의 입력에 연결된다.

따라서 본 발명은 한번에 모두 교차하는 하나의 큰 전류 미러쌍을 가지기 보다는 다수의 스태거된 보다 작은 전류 미러에 걸쳐 교차를 확산시킨다(spread). 이것은 임의 특정한 글리치 성분의 크기를 감소시키고, 시간 주기에 걸쳐 성분을 확산시키며, 그리고 전반적인 글리치를 감소시킨다.

도 8은 포지티브측 내 부전류 공급원의 합성 출력(50)과, 포지티브측 외부 전류 공급원의 합성 출력(52)을 보여주는 파형을 도시한다. 이것은 특히, 연속된 내부 장치가 스위치 오프되는 단계(56, 58, 60), 그리고 연속된 외부 장치가 스위칭 온되는 단계(62, 64, 66)를 포함한 교차(54) 영역을 도시한다.

도 9는 특히 도 6의 글리치에 비하여 상당히 감소된 글리치(들)(70)를 보여주는, 증폭기의 포지티브측의 합성 출력(68)의 파형을 도시한다.

본 방법은 두 방식으로 글리치 관련 왜곡을 감소시킨다. 먼저, 전체 스위칭 왜곡은 하나의 큰 순간 글리치보다는 시간에 걸쳐 확산된 다수의 보다 작은 글리치를 생성함으로써 최소화된다. 다수의 보다 작은 글리치는 동일한 총 에너지를 가질지라도 하나의 큰 글리치보다는 필터링하기가 더 용이하다. 두번째, 시간 주기에 걸쳐 글리치 에너지를 확산하게 되면, 소정의 글리치 에너지 주파수 성분의 일부가 증폭기 대역폭 내부에 오게 할 수 있고, 여기서 증폭기의 네거티브 피드백 메카니즘은 그들의 효과를 제거 또는 억누르고 최종 왜곡을 감소시키도록 도울 것이다.

일 실시예에서, 임계 전압은 공급원이 부하하에서 상당히 약해질 수 있으므로 중요한 공급원을 추적할뿐만 아니라, 레일들간에 스위칭하기 위한 최적점이 부하와 처리/온도의 모두에 의존적이므로 동적으로도 행해진다. 소정 실시예는 포화하기 시작할 때(또는 포화에서 벗어날때)(즉 전달 이득을 잃을 때) 모니터링되는 출력단의 소 복제(replica)를 포함하고, 이것은 스위칭 처리를 트리거하는 데 사용된다.

또한 소정 실시예는 발진 행동을 막기 위하여 되스위칭(switch back)하도록 허용하기 전에 내부 레일로부터 외부 레일로, 및 그 역으로 완전한 전달을 하게 하는 상태 머신(state machine) 및 소정량의 이력(hysteresis)을 포함할 수 있다.

도 10은 포지티브 및 네거티브측의 모두를 포함하는 것을 제외하고는 도 7과 유사한, 본 발명의 또 다른 실시예에 따른 증폭기(80)를 도시한다. 포지티브측은 제1 포지티브측 스위치 PS1으로 스위치 선택신호를 제공하는 포지티브측 비교기 PC를 포함한다. 이 신호는 또한 제2 포지티브측 스위치 PS2를 제어하는 제1 포지티브측 지연요소 PD1으로 공급된다, 지연된 신호는 또한 제3 포지티브측 스위치 PS3를 제어하는 제2 포지티브측 지연요소 PD2로 공급된다. 포지티브측 스위치 PS1, PS2, PS3 스위치는 입력 신호를 그들의 포지티브측 내부 전류 미러 PICM1, PICM2, PICM3의 각각으로, 혹은 그들의 포지티브측 외부 전류 미러 POCM1, POCM2, POCM3의 각각으로의 입력 신호를 각각으로 스위칭한다. 포지티브측 내부 전류 미러는 VDDL 기준전압을 공급받고, 포지티브측 외부 전류 미러는 VDD 기준전압을 공급받는다. 포지티브측 전류 미러의 출력은 VOUT 출력 노드에 병렬로 연결된다.

증폭기의 네거티브측은 그의 포지티브측의 미러 영상이고, 네거티브측 비교기 NC, 네거티브측 지연요소 ND1 및 ND2, VSSL 기준전압을 공급받는 네거티브측 내부 전류 미러 NICM1, NICM2, NICM3, 그리고 VSS 기준전압을 공급받는 네거티브측 외부 전류 미러 NOCM1, NOCM2, NOCM3를 포함한다. 또한 네거티브측 전류 미러의 출력은 VOUT 출력 노드에 병렬로 연결된다.

도 11은 본 발명의 또 다른 실시예에 따른 증폭기단(90)을 도시한다. 증폭기단은 제어 메카니즘을 포함하는데, 이 제어 메카니즘은 글리치를 감소시기고 일부 내용(contents)이 전체 시스템의 노이즈 제거 능력(도시되지 않음)의 주파수 범위내에 떨어지게 하기 위하여 시간에 걸쳐 이를 확산시키기 위해 시간에 걸쳐 다수의 증폭장치의 스위칭을 스태거하는 목표를 성취한 스태거 제어 출력 신호 집합을 제공하기 위하여, 상태 머신 및/또는 이력 메카니즘을 선택적으로 포함할 수 있다.

증폭기단은 제어 메카니즘 위에 도시된 포지티브측과, 제어 메카니즘 아래에 도시된 네거티브측을 포함한다. 포지티브측은 복수의 출력장치(96, 98, 100, 102)를 포함하고, 그리고 네거티브측은 복수의 출력장치(104, 106, 108, 110)를 포함한다. 증폭기단은 예를 들면 각각 +3V, +2V, -2V, -3V일 수 있는 포지티브 외부 레일, 포지티브 내부 레일, 네거티브 내부 레일, 그리고 네거티브 외부 레일에 연결된다.

각 포지티브측 출력장치는 그의 크기에 따른 증폭을 제공하고 증폭기단의 출력 노드로 연결된 그의 이미터(emitter)를 가진 npn 바이폴라 트랜지스터(112)와 같은 전압 폴로워를 포함한다. 다양한 포지티브측 출력장치의 npn 바이폴라 트랜지스터는 전술한 바와 같이 상이한 승산 인자를 제공하기 위해 상이한 크기일 수 있다. 각 바이폴라 트랜지스터의 베이스는 증폭된 입력 신호, 예를 들면 VINP인 포지티브측 신호를 수신하도록 연결된다.

각 포지티브측 출력 장치는 이진 스위치로서 기능하는 PMOS FET 트랜지스터(114)를 더 포함한다. FET의 게이트는 제어 메카니즘으로부터의 한 제어신호를 수신하도록 연결된다. FET의 소스는 포지티브 외부 레일로 연결된다. FET의 드레인은 npn 바이폴라 트랜지스터의 콜렉터로 연결된다.

각 포지티브측 출력 장치는 포지티브 내부 레일로 연결된 애노드(anode)와, FET의 드레인 및 바이폴라 트랜지스터의 콜렉터로 연결된 캐소드(cathode)를 가진 다이오드(116)를 더 포함한다.

FET가 스위치 온될 때, 바이폴라 트랜지스터는 포지티브 외부 레일로 연결된다. 다이오드는 역바이어스되어, 전류가 포지티브 외부 레일로부터 포지티브 내부 레일로 흐르지 못하도록 막는다. FET가 스위치 오프될 때, 다이오드는 역바이어스되지 않고, 바이폴라 트랜지스터는 포지티브 내부 레일로 연결된다(다이오드를 통한 접합 강하(junction drop)가 적으므로, 포지티브 내부 레일은 보상을 위해 원하는 레벨보다 더 높은 하나의 접합 강화로 설정될 수 있다).

도시된 바와 같이, 각 네거티브측 출력 장치는 그의 크기에 따른 증폭을 제공하고 증폭기단의 출력 노드로 연결된 이미터와, 네거티브측 신호를 수신하기 위해 연결된 베이스를 가진 pnp 바이폴라 트랜지스터와 같은 전압 폴로워, 예를 들면 스위치로서 기능하는 VINN, 스위치로서 기능하는 NMOS FET, 그리고 다이오드를 포함한다. FET가 턴온될 때, 바이폴라 트랜지스터는 네거티브 외부 레일로 연결되고, FET가 턴오프될 때, 바이폴라 트랜지스터는 네거티브 내부 레일로 연결된다.

증폭 장치는 병렬로 신호의 증폭에 기여한다. 제어 메카니즘은 외부 레일로부터 내부 레일로, 또는 그 역으로 다양한 장치의 스위칭을 스태거함으로써 시간에 걸쳐 글리치를 확산시킨다.

소정 전력이 다이오드에서 소비되지만, 언제든지 이것이 애플리케이션 상황에서 중요한 경우에, 다이오드는 FET로써 교체될 수 있고, 임의 또는 모든 FET는 제어 메카니즘, 예를 들면 "BBM(break before make)" 연결규칙을 가하기 위해 제어 메카니즘에 적절한 향상을 한 다른 스위칭장치로써 교체될 수 있다. 다이오드는 외부 레일로부터 내부 레일로의 전류 흐름을 막는 경제적이며 간단한 방식이다.

도 12는 본 발명에 따른 일반적인 증폭기 시스템(130)을 도시한다. 복수의 스위치가 다수의 증폭 장치중에 대응하는 장치로 연결된다. 제어 메카니즘은 복수의 전력 레일중의 한 레일로부터 다른 레일로 전체로서 증폭기 시스템을 시프트하기 위하여, 그렇지만 동시에 모든 증폭 장치를 새로운 전력 레일로 시프트하지 않고 점차적으로 행하기 위하여, 스위치에 대한 개별적인 제어를 가진다. 증폭 장치의 모두는 입력 신호를 수신하고 출력 신호에 기여하기 위해 연결된다. 제어 메카니즘은 시프트를 확산시키고 글리치를 감소시키기 위하여 시간에 걸친 스위치 조작을 스태거링한다.

상기 설명된 보다 상세한 실시예가 (예를 들면 포지티브측상) 두 전력 레일 들 간에 시프트하였지만, 본 발명은 2, 3, 4 또는 그 이상의 전력 레일을 사용하여 실행될 수있다.

하나의 구성요소가 또 다른 구성요소에 "인접한"이라고 말할시에, 두 구성요소 간에는 절대적으로 아무것도 없다는 것을 의미하는 것으로 해석해서는 안되며, 단지 그들은 표시된 순서대로 있다.

도면에 도시된 다양한 특징은 다수의 방식으로 결합될 수 있고, 설명 및 도시된 특정 실시예로 제한되어서 해석되어서는 안된다.

본 개시물의 이점을 가진 당업자라면 본 발명의 범주내에서 전술한 설명 및 도면으로부터 다수의 다른 변경을 행할 수 있다는 것을 알 것이다. 진실로, 본 발명은 전술한 상세사항으로 제한되지 않는다. 오히려, 이것은 본 발명의 범주를 정의하는 것은 임의 보정을 포함한 후속된 특허청구범위이다.

Claims

증폭기로서,

(A1) 비교기와,

(B1) 제1 증폭기 섹션 - 상기 제1 증폭기 섹션은, 상기 비교기의 출력에 의해 제어되도록 연결된 제1 스위치, 상기 제1 스위치의 제1 출력에 연결된 제1 내부 증폭 장치, 및 상기 제1 스위치의 제2 출력에 연결된 제1 외부 증폭 장치를 포함함 - 및,

(C1) 적어도 하나의 제2 증폭기 섹션 - 상기 적어도 하나의 제2 증폭기 섹션의 각각은, 직전의 증폭기 섹션으로부터의 비교기 결과를 수신하도록 연결된 지연 요소(delay element), 상기 지연 요소의 지연된 출력에 의해 제어되도록 연결된 제2 스위치, 상기 제2 스위치의 제1 출력에 연결된 제2 내부 증폭 장치, 및 상기 제2 스위치의 제2 출력에 연결된 제2 외부 증폭 장치를 포함함 -

을 포함하고,

상기 증폭 장치들의 입력들은 입력 신호를 수신하도록 병렬로 연결되고, 상기 증폭 장치들의 출력들은 증폭된 출력 신호를 제공하도록 병렬로 연결되는 증폭기.
제1항에 있어서,

요소 A1, B1, C1은 상기 증폭기의 포지티브측(positive side)을 함께 포함하고, 상기 증폭기는 상기 증폭기의 네거티브측(negative side)을 함께 포함하는 요소 A2, B2, C2를 더 포함하며, 상기 요소 A2, B2, C2는 각각 상기 요소 A1, B1, C1의 미러 이미지인 증폭기.
제1항에 있어서,

적어도 두개의 상기 제2 증폭기 섹션이 있는 증폭기.
제1항에 있어서,

상기 제1 내부 증폭 장치는 제1 전류 미러(current mirror)를 포함하고,

상기 제1 외부 증폭 장치는 제2 전류 미러를 포함하고,

상기 제2 내부 증폭 장치는 제3 전류 미러를 포함하고,

상기 제2 외부 증폭 장치는 제4 전류 미러를 포함하는 증폭기.
증폭기단으로서,

입력 신호를 수신하기 위한 입력 노드와,

증폭된 출력 신호를 제공하기 위한 출력 노드와,

외부 전력 레일(outer power rail)과,

내부 전력 레일과,

복수의 증폭 장치

를 포함하고,

상기 복수의 증폭 장치의 각각은,

상기 입력 노드에 연결된 입력과,

상기 출력 노드에 연결된 출력과,

상기 증폭 장치 각각을 상기 외부 전력 레일에 연결할지 또는 상기 내부 전력 레일에 연결할지 여부를 선택적으로, 개별적으로 제어하도록 상기 증폭 장치들에 연결된 제어 메카니즘을 포함하고,

상기 제어 메카니즘은,

각각의 상기 증폭 장치에 각각 연결된 복수의 스위치와,

상기 외부 전력 레일과 상기 내부 전력 레일중의 한 레일로부터 다른 레일로 상기 증폭기단의 시프트(shift)를 개시하는 신호를 수신하기 위해 연결된 입력을 가지고, 각각의 상기 스위치에 각각 연결된 일련의 지연 요소를 포함하는 지연 체인(delay chain)을 포함하는 증폭기단.
삭제
제5항에 있어서,

상기 제어 메카니즘은,

각각의 상기 증폭 장치에 각각 연결된 복수의 스위치 및,

상기 스위치들을 선택적으로, 개별적으로 동작시키기 위해 연결된 상태 머신(state machine)을 포함하는 증폭기단.
제5항에 있어서,

각 증폭 장치는 전류 미러(current mirror)를 포함하는 증폭기단.
제5항에 있어서,

각 증폭 장치는 전압 폴로워(voltage follower)를 포함하는 증폭기단.
출력 신호를 생성하기 위해 입력 신호를 증폭하는 방법에 있어서,

복수의 스위치에서 상기 입력 신호를 수신하는 단계 - 각 스위치는 상기 스위치에 의해 수신된 제어신호에 따라서 상기 스위치와 관련된 각 내부 증폭 장치 또는 각 외부 증폭 장치로 상기 입력 신호를 선택 가능하게 공급하기 위해 연결됨 - 와,

상기 내부 증폭 장치들에 제공되는 내부 전압 기준신호와 상기 출력 신호를 비교하는 단계와,

상기 비교하는 단계에 응답하여,

상기 출력 신호의 전압이 제1 임계값보다 크게 되는 경우, 상기 복수의 스위치로 하여금 각각의 관련 외부 증폭 장치로 상기 입력 신호를 순차적으로 제공하게 하는 단계와,

상기 출력 신호의 전압이 제2 임계값보다 작게 되는 경우, 상기 복수의 스위치로 하여금 각각의 관련 내부 증폭 장치로 상기 입력 신호를 순차적으로 제공하게 하는 단계

를 포함하는 입력 신호 증폭방법.
제10항에 있어서,

증폭기의 포지티브측과 네거티브측의 모두에서 상기 수신하는 단계, 비교하는 단계 및, 선택적인 순차적으로 제공하게 하는 단계를 수행하는 단계를 더 포함하는 입력 신호 증폭방법.
제10항에 있어서,

상기 순차적으로 제공하게 하는 단계는, 일련의 지연 요소를 통해 상기 비교하는 단계의 결과를 전달함으로써 수행되고, 각 지연 요소는 관련된 각자의 스위치의 제어 입력으로 지연된 출력을 제공하도록 연결되고,

상기 일련의 지연 요소는 상기 복수의 스위치의 스위칭을 스태거(stagger)시키고, 이에 의해 시간 주기에 걸쳐 스위칭 글리치(switching glitches)를 확산(spread)시키는 입력 신호 증폭방법.
제12항에 있어서,

증폭기의 포지티브측과 네거티브측의 모두에서 상기 수신하는 단계, 비교하는 단계, 및 선택적인 순차적으로 제공하게 하는 단계를 수행하는 단계를 더 포함하는 입력 신호 증폭방법.