JP2003264435A - Ｄ級増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 特殊な回路技術や電子部品を用いることなく
出力用のパワーＭＯＳトランジスタを駆動制御すること
ができるＤ級増幅器を提供すること。 【解決手段】 信号生成回路３０１Ｈは、変調されたパ
ルス信号の同相信号Ｈ１および逆相信号Ｈ２を生成して
出力する。信号変換回路３０２Ｈは、同相信号Ｈ１の信
号レベルと逆相信号Ｈ２の信号レベルとの間の大小関係
を維持したまま、これらを、出力用のＭＯＳトランジス
タ４０１のソース電圧ＶＳを基準とした電圧ＶＲ１に追
従する同相信号Ｈ３および逆相信号Ｈ４に変換する。そ
して、駆動回路３０３Ｈは、ソース電圧ＶＳを基準とし
た内部電源Ｐ１２で作動し、同相信号Ｈ３および逆相信
号Ｈ４の大小関係に基づき出力用のＭＯＳトランジスタ
４０１を駆動する。同様にして、出力用のＭＯＳトラン
ジスタ４０２がＭＯＳトランジスタ４０１に対して相補
的に駆動される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音楽信号などのア
ナログ信号をパルス信号に変換して電力増幅するＤ級増
幅器（デジタルアンプ）に関し、特に出力用のパワーＭ
ＯＳトランジスタを駆動制御するための回路技術に関す
る。

【０００２】

【従来の技術】従来、音楽信号などのアナログ信号を入
力信号とし、これをパルス信号に変換して電力増幅する
Ｄ級増幅器が知られており、その出力端子には、ローパ
スフィルタを介してスピーカの入力端子が接続される。
このＤ級増幅器によれば、入力信号の振幅（情報成分）
がパルス幅に反映されて電力増幅されたパルス信号が出
力される。そして、このパルス信号がローパスフィルタ
を通過することにより、電力増幅されたアナログ量の音
楽信号が抽出され、この音楽信号がスピーカを駆動す
る。Ｄ級増幅器は、シリコンチップ上に形成することが
できるため、小型かつ安価に実現することができ、低消
費電力が要求される携帯端末やパソコンなどに多用され
ている。

【０００３】図１２に、Ｄ級増幅器９００の構成と、そ
の適用例を示す。同図において、信号源ＳＩＧは、接地
電位（０Ｖ）を振幅の中点とするアナログ量の音楽信号
ＶＩＮの発生源であり、この音楽信号に含まれる直流成
分をカットするための入力コンデンサ（図示省略）を介
してＤ級増幅器９００の入力端子ＴＩに接続される。Ｄ
級増幅器９００は、いわゆるＰＷＭ増幅器（ＰＷＭ；Pu
lse Width Modulation）であって、入力段９０１、変調
回路９０２、駆動回路９０３、ｎ型のパワーＭＯＳトラ
ンジスタ９０４，９０５からなる。

【０００４】入力段９０１は、音楽信号ＶＩＮの中点を
移動させて、電源ＶＤＤ（例えば１０Ｖ）で動作する変
調回路９０２の入力特性に適合する波形に音楽信号ＶＩ
Ｎを変換するものである。変調回路９０２は、入力段９
０１から出力された音楽信号をパルス信号に変換するも
のであり、音楽信号の情報成分をパルス幅に反映させて
ＰＷＭ変調を行う。駆動回路９０３は、変調回路９０２
により変調されたパルス信号に基づき、出力用のパワー
ＭＯＳトランジスタ９０４，９０５を相補的に駆動制御
するものである。

【０００５】パワーＭＯＳトランジスタ９０４は、正電
源ＶＰＰ＋（例えば＋５０Ｖ）と出力端子ＴＯとの間に
電流経路が接続され、ハイレベルを出力するためのもの
である。また、パワーＭＯＳトランジスタ９０５は、負
電源ＶＰＰ−（例えば−５０Ｖ）と出力端子ＴＯとの間
に電流経路が接続され、ローレベルを出力するためのも
のである。出力端子ＴＯは、インダクタＬとコンデンサ
Ｃとからなるローパスフィルタを介してスピーカＳＰＫ
の入力端子に接続される。

【０００６】このＤ級増幅器９００によれば、信号源Ｓ
ＩＧから入力された音楽信号ＶＩＮが、入力段９０１お
よび変調回路９０２を経てパルス信号に変換される。こ
のとき、変調回路９０２は、音楽信号ＶＩＮに応じてキ
ャリア信号をパルス幅変調する。駆動回路９０３は、変
調されたパルス信号に基づきパワーＭＯＳトランジスタ
９０４，９０５を相補的に導通制御し、出力端子ＴＯに
電力増幅されたパルス信号を出力する。この電力増幅さ
れたパルス信号は、インダクタＬおよびコンデンサＣか
らなるローパスフィルタによりキャリア周波数成分が除
去され、電力増幅されたアナログ量の音楽信号となって
スピーカＳＰＫに供給される。

【０００７】

【発明が解決しようとする課題】ところで、上述の変調
回路９０２は、単一の電源ＶＤＤ（例えば１０Ｖ）で作
動するように構成されたものであるから、その出力信号
であるパルス信号のロウレベルは接地電位（０Ｖ）とな
り、ハイレベルは電源ＶＤＤが供給する電圧（１０Ｖ）
となる。従って、そのような信号レベルを有するパルス
信号をそのまま用いたのでは、ＭＯＳトランジスタの特
性上、正電源ＶＰＰ＋（＋５０Ｖ）にドレインが接続さ
れたパワーＭＯＳトランジスタ９０４を十分にオン状態
に制御することはできず、また負電源ＶＰＰ−（−５０
Ｖ）にソースが接続されたパワーＭＯＳトランジスタ９
０５をオフ状態に制御することができない。そこで、駆
動回路９０３には、変調回路９０２で変調されたパルス
信号に基づき上述のパワーＭＯＳトランジスタ９０４，
９０５を制御するための機能が必要とされる。

【０００８】以下、駆動回路９０３について説明する。
正電源ＶＰＰ＋から負電源ＶＰＰ−まで変化する信号を
出力するパワーＭＯＳトランジスタの導通状態を制御す
るためには、正電源ＶＰＰ＋および負電源ＶＰＰ−に見
合った大振幅のパルス信号を駆動回路９０３からパワー
ＭＯＳトランジスタ９０４，９０５のゲートに供給する
ものとすればよいが、高耐圧トランジスタを用いて駆動
回路９０３を構成しなければならず、コストの上昇を招
く。そのため、パワーＭＯＳトランジスタ９０４とパワ
ーＭＯＳトランジスタ９０５とをそれぞれ駆動する回路
の電源系を分離（アイソレート）することにより、各回
路に印加される実効的な電源電圧を緩和する手法を用い
て駆動回路９０３が構成されている。

【０００９】図１２に示す例では、パワーＭＯＳトラン
ジスタ９０４，９０５の双方がｎ型であるため、駆動回
路９０３は、パワーＭＯＳトランジスタ９０４のソース
電圧、即ち出力端子ＴＯに現れる出力信号の電圧を基準
とした電源系と、パワーＭＯＳトランジスタ９０５のソ
ース電圧、即ち負電源ＶＰＰ−が供給する電圧を基準と
した電源系とに分離される。そして、パワーＭＯＳトラ
ンジスタ９０４を駆動する回路の電源系は、出力端子Ｔ
Ｏに現れる出力信号の電圧変化に追従して変動する。と
ころが、このように駆動回路９０３の電源系を出力端子
ＴＯに現れる出力信号に追従させると、前段側の変調回
路９０２が出力するパルス信号の信号レベルに対し駆動
回路９０３の入力閾値が変動することになり、変調回路
９０２から駆動回路９０３に信号を正しく伝送できなく
なるという不都合を生じる。

【００１０】このような不都合を解消するための第１の
従来技術として、ブートストラップ回路技術を用いるこ
とにより、変調回路９０２が出力するパルス信号を駆動
回路９０３側に適合した信号レベルに昇圧するものがあ
る。また、第２の従来技術として、絶縁トランスを用い
ることにより、変調回路９０２が出力するパルス信号を
駆動回路９０３側に適合した信号レベルに電圧変換する
ものがある。さらに、第３の従来技術として、フォトカ
プラを用いることにより、変調回路９０２の出力信号を
光信号に変換して駆動回路９０３側に伝送するものがあ
る。

【００１１】しかしながら、上述の第１の従来技術によ
れば、変調回路から出力される信号のレベルを変換する
ためにブートストラップ回路を用いているので、信号の
周波数が高くなると動作が不安定になるという問題があ
る。また、上述の第２、第３の従来技術によれば、絶縁
トランスやフォトカプラなどの電子部品が比較的高価な
ためにコストが上昇する。しかも、これら電子部品を実
装するためのスペースを確保しなければならず、装置が
大型化する。また、図１２に示す従来構成では、変調回
路９０２が１０Ｖ系の電源ＶＤＤで動作するものとした
が、仮に、入力段９０１、変調回路９０２、駆動回路９
０３の全てのブロックが高電圧系の正電源ＶＰＰ＋，負
電源ＶＰＰ−で動作するものとすれば、上述のように信
号レベルを変換する必要はなく、回路構成を簡略化する
ことができる。しかしながら、この場合、全ブロックに
対して高耐圧プロセスの製造技術を使用することになる
ため、仮に各ブロックを別々にＩＣ化する場合であって
も、個々のＩＣの製造コストが上昇することになる。

【００１２】この発明は、上記事情に鑑みてなされたも
ので、特殊な回路技術や電子部品を用いることなく出力
用のパワーＭＯＳトランジスタを駆動制御することがで
き、しかも高耐圧プロセスの使用を必要最小限に抑える
ことができるＤ級増幅器を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、この発明は以下の構成を有する。即ち、請求項１に
記載された発明に係るＤ級増幅器は、正電源と出力端子
との間に電流経路が接続された第１の出力用トランジス
タと、負電源と前記出力端子との間に電流経路が接続さ
れた第２の出力用トランジスタとを有し、入力端子を介
して外部から入力された信号に含まれる情報成分をパル
ス幅に反映させて該信号をパルス信号に変調し、該パル
ス信号に基づき前記第１および第２の出力用トランジス
タを相補的に導通させるように構成されたＤ級増幅器に
おいて、前記パルス信号の同相信号および逆相信号から
なる第１の相補信号を生成して出力する相補信号生成回
路と、前記同相信号の信号レベルと前記逆相信号の信号
レベルとの間の大小関係を維持したまま、前記第１の相
補信号を、前記第１または第２の出力用トランジスタの
ソース電圧を基準とした所定の電圧に追従する第２の相
補信号にレベル変換する信号変換回路と、前記ソース電
圧を基準とした内部電源で作動し、前記第２の相補信号
を入力して該第２の相補信号に含まれる前記同相信号の
信号成分と前記逆相信号の信号成分との大小関係に基づ
き前記第１または第２の出力用トランジスタを駆動する
駆動回路と、を備えたことを特徴とする。

【００１４】この構成によれば、変調回路から出力され
るパルス信号の信号レベルに応じて、第１の相補信号を
なす同相信号と逆相信号の各信号レベルが決定される。
例えば、パルス信号がハイレベルであれば、同相信号が
ハイレベルとなり逆相信号がローレベルとなる。逆に、
パルス信号がローレベルであれば、同相信号がローレベ
ルとなり逆相信号がハイレベルとなる。即ち、変調回路
から出力されるパルス信号の信号レベルは、第１の相補
信号をなす同相信号および逆相信号の各信号レベルの組
み合わせに変換され、これら同相信号と逆相信号との大
小関係として表現し直される。そして、この大小関係が
維持されたまま、同相信号および逆相信号の各信号成分
が第２の相補信号として現れる。駆動回路は、第２の相
補信号をなす同相信号と逆相信号との差分に基づき第１
または第２の出力用トランジスタを制御する。

【００１５】ここで、第２の相補信号が、第１または第
２の出力用トランジスタのソース電圧を基準とした所定
電圧に追従して変化しても、この第２の相補信号に含ま
れる同相信号および逆相信号の各成分の大小関係は維持
されるので、この大小関係から、変調回路が出力したパ
ルス信号の信号レベルが把握される。従って、この発明
によれば、特殊な製造プロセスや電子部品を用いること
なく、電源系が分離された駆動回路にパルス信号を伝送
し、出力用トランジスタを駆動制御することが可能にな
る。

【００１６】請求項２に記載された発明は、請求項１に
記載されたＤ級増幅器において、前記変換回路が、前記
第１の相補信号が現れる前記信号変換回路の一対の出力
部と前記第２の相補信号が現れる前記駆動回路の一対の
入力部との間に接続された一対の第１の抵抗と、一端側
が前記駆動回路の一対の入力部に接続された一対の第２
の抵抗と、前記一対の第２の抵抗の他端側を前記所定の
電圧にバイアスするバイアス回路と、を備えたことを特
徴とする。請求項３に記載された発明は、請求項２に記
載されたＤ級増幅器において、前記信号変換回路の一対
の出力部から前記駆動回路の一対の入力部に至る信号経
路上に寄生する容量成分のアンバランスを補正するため
のコンデンサをさらに備えたことを特徴とする。

【００１７】請求項４に記載された発明は、請求項２ま
たは３に記載されたＤ級増幅器において、前記一対の第
１の抵抗を流れる同相電流を打ち消すように、該一対の
第１の抵抗に電流を注入する電流注入回路をさらに備え
たことを特徴とする。請求項５に記載された発明は、請
求項４に記載されたＤ級増幅器において、前記電流注入
回路が、前記一対の第１の抵抗を流れる同相電流をモニ
タする電流モニタ回路と、前記電流モニタ回路でモニタ
された電流を入力し、該電流と等価な電流を前記一対の
第１の抵抗に出力するカレントミラー回路と、からなる
ことを特徴とする。請求項６に記載された発明は、請求
項２または３に記載されたＤ級増幅器において、前記バ
イアス回路が、前記第２の抵抗の他端側に接続された反
転入力部と、前記所定電圧が印加された非反転入力部
と、前記一対の第２の抵抗の一端側が接続された一対の
出力部とを有する２出力型のオペアンプから構成された
ことを特徴とする。

【００１８】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。 （実施の形態１）図１に、この実施の形態１に係るＤ級
増幅器ＤＡＭＰの構成および適用例を示す。同図におい
て、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点と
した振幅を有する音楽信号（アナログ量）の発生源であ
る。入力コンデンサＣＩＮは、直流成分をカットするた
めのものであり、信号源ＳＩＧから供給された信号は入
力コンデンサＣＩＮを介して音楽信号ＶＩＮとしてＤ級
増幅器ＤＡＭＰの入力端子ＴＩに与えられる。Ｄ級増幅
器ＤＡＭＰは、いわゆるＰＷＭ増幅器であって、入力段
１００と、変調回路２００と、駆動制御回路３００と、
ｎ型のパワーＭＯＳトランジスタ４０１，４０２とから
構成される。

【００１９】ここで、入力段１００は、前述の従来技術
に係る入力段９０１に相当するものであり、入力抵抗Ｒ
１と帰還抵抗Ｒ２（＝Ｒ１）と反転帰還型のオペアンプ
ＯＰとから構成される。入力抵抗Ｒ１の一端はオペアン
プＯＰの反転入力部（−）に接続され、その他端は入力
端子ＴＩに接続される。帰還抵抗Ｒ２は、オペアンプＯ
Ｐの反転入力部と出力部との間に接続される。オペアン
プＯＰの非反転入力部には、基準電圧ＶＲＥＦが印加さ
れる。基準電圧ＶＲＥＦは、図示しない電圧発生部で発
生されたもので、例えば標準の電源ＶＤＤが供給する電
圧を抵抗分割して発生され、電源ＶＤＤの２分の１に設
定される。

【００２０】このように構成された入力段１００は、増
幅率「１」の反転増幅器として機能し、基準信号ＶＲＥ
Ｆを中点として音楽信号ＶＩＮの位相を反転させた信号
を出力する。これにより、信号原ＳＩＧから入力した音
楽信号ＶＩＮを、後段側の変調回路２００に適合する信
号に変換する。なお、この実施の形態では、電源ＶＤＤ
の電圧を「＋１０Ｖ」とし、この技術分野において標準
的な電源電圧とする。

【００２１】変調回路２００は、前述の従来技術に係る
変調回路９０２と同様に構成され、前段の入力段１００
から出力された音楽信号をパルス信号に変換するもので
あり、この音楽信号の情報成分をパルス幅に反映させて
ＰＷＭ変調を行う。以下の説明では、ＰＷＭ変調されて
変調回路２００から出力されたパルス信号を「ＰＷＭ信
号」と称す。

【００２２】駆動制御回路３００は、この発明に係るも
のであって、変調回路２００から出力されたＰＷＭ信号
に基づき、出力用のパワーＭＯＳトランジスタ４０１と
パワーＭＯＳトランジスタ４０２とを相補的に駆動制御
するものである。この駆動制御回路３００は、前述の従
来技術に係る駆動回路９０３に対応するものであるが、
構成上の特徴としては、変調回路２００から出力された
ＰＷＭ信号から相補信号（同相信号および逆相信号）を
生成し、この相補信号をなす同相信号と逆相信号とに基
づき一対のパワーＭＯＳトランジスタ４０１，４０２を
相補的に駆動制御するように構成されている。この駆動
制御回路３００の詳細については後述する。

【００２３】パワーＭＯＳトランジスタ４０１は、出力
端子ＴＯにハイレベルを出力するためのものであって、
ドレインおよびソースが正電源ＶＰＰ＋および出力端子
ＴＯにそれぞれ接続される。一方のパワーＭＯＳトラン
ジスタ４０２は、出力端子ＴＯにローレベルを出力する
ためのものであって、ドレインおよびソースが出力端子
ＴＯおよび負電源ＶＰＰ−にそれぞれ接続される。この
実施の形態１では、正電源ＶＰＰ＋の電圧を「＋５０
Ｖ」とし、負電源ＶＰＰ−の電圧を「−５０Ｖ」とす
る。

【００２４】出力端子ＴＯは、インダクタＬおよびコン
デンサＣからなるローパスフィルタを介してスピーカＳ
ＰＫの一方の入力端子に接続され、このスピーカＳＰＫ
の他方の入力端子は接地される。インダクタＬおよびコ
ンデンサＣからなるローパスフィルタの定数は、出力端
子ＴＯを介してＤ級増幅器ＤＡＭＰから出力されるパル
ス信号からキャリア周波数成分を除去し、かつ音楽信号
成分を通過させるように設定される。上述のように、こ
のＤ級増幅器ＤＡＭＰは、標準の電源ＶＤＤ、正電源Ｖ
ＰＰ＋、負電源ＶＰＰ−の３電源で動作する。

【００２５】次に、駆動制御回路３００の構成を詳細に
説明する。図２に、駆動制御回路３００の構成を示す。
同図において、図１に示す構成要素と共通する要素には
同一符号を付す。図２に示す駆動制御回路３００は、一
方のパワーＭＯＳトランジスタ４０１を駆動するための
回路系（以下、ハイサイドドライバと称す。）として、
相補信号生成回路３０１Ｈ、信号変換回路３０２Ｈ、お
よび駆動回路３０３Ｈを備え、他方のパワーＭＯＳトラ
ンジスタ４０２を駆動するための回路系（以下、ローサ
イドドライバと称す。）として、相補信号生成回路３０
１Ｌ、信号変換回路３０２Ｌ、および駆動回路３０３Ｌ
を備えて構成される。パワーＭＯＳトランジスタ４０１
のソースとパワーＭＯＳトランジスタ４０２のドレイン
との接続点に現れる信号は、このＤ級増幅器ＤＡＭＰの
出力信号ＯＵＴとされ、上述の出力端子ＴＯを介して外
部に出力される。

【００２６】先ず、ハイサイドドライバの構成を詳細に
説明する。相補信号生成回路３０１Ｈは、上述の変調回
路２００から出力されたＰＷＭ信号の同相信号Ｈ１およ
び逆相信号Ｈ２を生成するものであり、ＣＭＯＳ(Compl
ementary Metal Oxide Semiconductor)構成のバッファ
Ｂ１１，Ｂ１２および反転入力型のバッファ（インバー
タ）Ｂ１３から構成される。ここで、バッファＢ１１の
入力部には、変調回路２００から出力されたＰＷＭ信号
が与えられ、その出力部はバッファＢ１２，Ｂ１３の入
力部に共通に接続される。これらバッファＢ１１，Ｂ１
２，Ｂ１３は電源ＶＤＤが供給されて作動し、バッファ
Ｂ１２，Ｂ１３からＰＷＭ信号の同相信号Ｈ１と逆相信
号Ｈ２とがそれぞれ出力される。これら同相信号Ｈ１お
よび逆相信号Ｈ２は、相補信号（Ｈ１，Ｈ２）として信
号変換回路３０２Ｈに出力される。

【００２７】信号変換回路３０２Ｈは、同相信号Ｈ１お
よび逆相信号Ｈ２を、パワーＭＯＳトランジスタ４０１
のソース電圧ＶＳ（即ち出力信号ＯＵＴの信号レベル）
を基準とした所定電圧ＶＲ１に追従する同相信号Ｈ３お
よび逆相信号Ｈ４にレベル変換するものであり、一対の
抵抗Ｒ１１，Ｒ１２（一対の第１の抵抗）、一対の抵抗
Ｒ１３，Ｒ１４（一対の第２の抵抗）、およびバイアス
回路Ｐ１１から構成される。同相信号Ｈ３および逆相信
号Ｈ４は、後段側の駆動回路３０３Ｈをなすコンパレー
タＣＭ１の一対の入力部（非反転入力部および反転入力
部）に与えられる。

【００２８】ここで、同相信号Ｈ１および逆相信号Ｈ２
が現れるバッファＢ１２，Ｂ１３の一対の出力部と、同
相信号Ｈ３および逆相信号Ｈ４が現れるコンパレータＣ
Ｍ１の一対の入力部との間には、一対の抵抗Ｒ１１，Ｒ
１２が接続される。即ち、抵抗Ｒ１１の一端はバッファ
Ｂ１２の出力部に接続され、その他端はコンパレータＣ
Ｍ１の非反転入力部に接続される。また、抵抗Ｒ１２の
一端はバッファＢ１３の出力部に接続され、その他端は
コンパレータＣＭ１の反転入力部に接続される。これら
抵抗Ｒ１１，Ｒ１２は、相補信号生成回路３０１Ｈから
駆動回路３０３Ｈに同相信号Ｈ１および逆相信号Ｈ２を
伝送するための線路を形成する。

【００２９】また、コンパレータＣＭ１の一対の入力部
には、一対の抵抗Ｒ１３，Ｒ１４の一端がそれぞれ接続
され、この抵抗Ｒ１３，Ｒ１４の他端はバイアス回路Ｐ
１１によりパワーＭＯＳトランジスタ４０１のソース電
圧ＶＳを基準とした所定電圧ＶＲ１にバイアスされてい
る。この実施の形態では、所定電圧ＶＲ１は、ソース電
圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋Ｖ
ＤＤ／２）に設定するものとする。いま、電源ＶＤＤは
１０Ｖであるから、その半分の５Ｖをソース電圧ＶＳに
加算した電圧が所定電圧ＶＲ１となる。

【００３０】図３に、バイアス回路Ｐ１１の構成例を示
す。同図に示すように、バイアス回路Ｐ１１は、正電源
ＶＰＰ＋と上述のソース電圧ＶＳが現れるノード（即ち
パワーＭＯＳトランジスタ４０１のソース）との間に抵
抗ＰＲおよびショットキー・ダイオードＰＤを直列接続
し、ショットキー・ダイオードＰＤと並列に安定化コン
デンサＰＣを接続して構成され、抵抗ＰＲとショットキ
ー・ダイオードＰＤとの接続点に現れる電圧を所定電圧
ＶＲ１とする。この実施の形態１では、ショットキー・
ダイオードＰＤの降伏電圧は電源ＶＤＤ（１０Ｖ）の２
分の１に相当する５Ｖに設定されており、これにより、
上述の所定電圧ＶＲ１としてソース電圧ＶＳに電源ＶＤ
Ｄの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）を発生
するものとなっている。

【００３１】ここで、説明を図２に戻し、駆動回路３０
３Ｈの構成を説明する。駆動回路３０３Ｈは、パワーＭ
ＯＳトランジスタ４０１を駆動制御するものであり、コ
ンパレータＣＭ１、バッファＢ１４、および内部電源Ｐ
１２から構成される。ここで、コンパレータＣＭ１の非
反転入力部は抵抗Ｒ１１を介してバッファＢ１２の出力
部に接続され、その反転入力部は抵抗Ｒ１２を介してバ
ッファＢ１３の入力部に接続される。またコンパレータ
ＣＭ１の出力部はバッファＢ１４の入力部に接続され、
このバッファＢ１４の出力部は上述のパワーＭＯＳトラ
ンジスタ４０１のゲートに接続される。

【００３２】内部電源Ｐ１２は、パワーＭＯＳトランジ
スタ４０１のソース電圧ＶＳを基準として、電源ＶＤＤ
の電圧に相当する電圧ＶＤ１を発生するものであり、基
本的には上述の図２に示すバイアス回路と同様に構成さ
れる。ただしこの場合のショットキー・ダイオードＰＤ
の降伏電圧は電源ＶＤＤの電圧に相当する１０Ｖに設定
される。この内部電源Ｐ１２は、ソース電圧ＶＳを基準
として電源ＶＤＤに相当する電圧ＶＤ１を発生し、上述
のコンパレータＣＭ１とバッファＢ１４に電源電圧とし
て供給する。従って、駆動回路３０３Ｈの電源系は、パ
ワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従
して変化すると共に、コンパレータＣＭ１およびバッフ
ァＢ１４に関する限り電源ＶＤＤと等価な電源として振
る舞う。以上により、パワーＭＯＳトランジスタ４０１
を駆動するためのハイサイドドライバの構成を説明し
た。

【００３３】続いて、パワーＭＯＳトランジスタ４０２
を駆動するためのローサイドドライバの構成を説明す
る。ローサイドドライバを構成する相補信号生成回路３
０１Ｌ、信号変換回路３０２Ｌ、駆動回路３０３Ｌは、
上述のハイサイドドライバを構成する相補信号生成回路
３０１Ｈ、信号変換回路３０２Ｈ、駆動回路３０３Ｈと
それぞれ同様に構成される。即ち、信号生成回路３０１
Ｌは、変調回路２００から出力されたＰＷＭ信号の逆相
信号Ｌ１および同相信号Ｌ２を生成するもので、バッフ
ァＢ２１，Ｂ２２，Ｂ２３から構成され、これらバッフ
ァは上述の信号生成回路３０１Ｈを構成するバッファＢ
１１，Ｂ１２，Ｂ１３にそれぞれ対応する。ただし、バ
ッファＢ１２，Ｂ１３がそれぞれ正論理入力型および負
論理入力型であるのに対し、バッファＢ２２，Ｂ２３は
それぞれ負論理入力型および正論理入力型となってい
る。

【００３４】また、信号変換回路３０２Ｌは、抵抗Ｒ２
１，Ｒ２２，Ｒ２３，Ｒ２４、およびバイアス回路Ｐ２
１から構成され、これらは上述の信号変換回路３０２Ｈ
を構成する抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４、およ
びバイアス回路Ｐ１１にそれぞれ対応する。ただし、バ
イアス回路Ｐ２１は、負電源ＶＰＰ−を基準として、電
源ＶＤＤの２分の１に相当する電圧ＶＲ２を発生する。
さらに、駆動回路３０３Ｌは、コンパレータＣＭ２、バ
ッファＢ２４、および内部電源Ｐ２２から構成され、こ
れらは上述の駆動回路３０３Ｈを構成するコンパレータ
ＣＭ１、バッファＢ１４、内部電源Ｐ１２にそれぞれ対
応する。ただし、内部電源Ｐ２２は、パワーＭＯＳトラ
ンジスタ４０２のソース電圧（即ち負電源ＶＰＰ−）を
基準として電源ＶＤＤに相当する電圧ＶＤ２を発生し、
コンパレータＣＭ２およびバッファＢ２４に電源電圧と
して供給する。

【００３５】以下、この実施の形態の動作について、図
４に示す波形図を参照しながら、図２に示す駆動制御回
路３００に着目して説明する。なお、図４では、変調回
路２００から出力されたＰＷＭ信号は、同相信号Ｈ１と
位相が同一であるから、同相信号Ｈ１の波形を流用して
表現している。先ず、ハイサイドドライバの動作を説明
する。信号生成回路３０１Ｈは、前述の変調回路２００
から出力されたＰＷＭ信号に応答して、このＰＷＭ信号
と同じ位相を有する同相信号Ｈ１と、逆の位相を有する
逆相信号Ｈ２を生成する。具体的には、ＰＷＭ信号がロ
ーレベルであれば、同相信号Ｈ１としてローレベルを出
力し、逆相信号Ｈ２としてハイレベルを出力する。逆
に、ＰＷＭ信号がハイレベルであれば、同相信号Ｈ１と
してハイレベルを出力し、逆相信号Ｈ２としてローレベ
ルを出力する。即ち、相補信号生成回路３０１Ｈは、Ｐ
ＷＭ信号の信号レベルを同相信号Ｈ１と逆相信号Ｈ２と
の信号レベルの組み合わせに変換し、これら信号レベル
の大小関係として表現し直す。

【００３６】図４に示す波形図では、初期状態におい
て、変調回路２００から出力されたＰＷＭ信号はハイレ
ベルにあり、これを入力する相補信号生成回路３０１Ｈ
は、同相信号Ｈ１としてハイレベルを出力し、逆相信号
Ｈ２としてローレベルを出力する。従って、初期状態に
おいて同相信号Ｈ１と逆相信号Ｈ２との間には、電源Ｖ
ＤＤに相当するレベル差が存在し、同相信号Ｈ１が逆相
信号Ｈ２よりも電源ＶＤＤに相当する電圧分だけ高くな
っている。

【００３７】相補信号生成回路３０１Ｈから出力された
同相信号Ｈ１と逆相信号Ｈ２は、信号変換回路３０２Ｈ
を構成する抵抗Ｒ１１，Ｒ１２を介して同相信号Ｈ３お
よび逆相信号Ｈ４として駆動回路３０３Ｈ側に供給され
る。このとき、この駆動回路３０３Ｈを構成するコンパ
レータＣＭ１の入力部は、抵抗Ｒ１３，Ｒ１４を介して
バイアス回路Ｐ１１に接続されているので、同相信号Ｈ
３の信号レベルは、バイアス回路Ｐ１１が発生する電圧
ＶＲ１と同相信号Ｈ１との間の電位差を抵抗Ｒ１１，Ｒ
１３により分圧して得られる電圧を示し、逆相信号Ｈ４
の信号レベルは、電圧ＶＲ１と逆相信号Ｈ２との間の電
位差を抵抗Ｒ１２，Ｒ１４により分圧して得られる電圧
を示す。従って、同相信号Ｈ３および逆相信号Ｈ４は、
大小関係を維持したまま電圧ＶＲ１に追従して変化する
ものとなる。

【００３８】駆動回路３０３ＨのコンパレータＣＭ１
は、同相信号Ｈ３と逆相信号Ｈ４との大小関係に応じた
信号レベルを出力する。初期状態では、同相信号Ｈ３が
逆相信号Ｈ４よりも信号レベルが大きいので、コンパレ
ータＣＭ１はハイレベルを出力し、これを入力するバッ
ファＢ１４は、パワーＭＯＳトランジスタ４０１のソー
スを基準として電源ＶＤＤに相当する信号レベルを有す
る信号Ｈ５をそのゲートに出力する。これにより、パワ
ーＭＯＳトランジスタ４０１はオン状態となる。後述す
るように、パワーＭＯＳトランジスタ４０１，４０２は
相補的に導通するように制御されるから、パワーＭＯＳ
トランジスタ４０１がオン状態になると、パワーＭＯＳ
トランジスタ４０２がオフ状態となり、出力信号ＯＵＴ
の信号レベル（即ちソース電圧ＶＳ）が正電源ＶＰＰ＋
の電源電圧にまで上昇する。

【００３９】このとき、駆動回路３０３Ｈは、内部電源
Ｐ１２から、ソース電圧ＶＳを基準とした電圧ＶＤ１を
供給されるので、この駆動回路３０３Ｈの電源系がパワ
ーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従し
て上昇する。このため、コンパレータＣＭ１の入力閾値
もソース電圧ＶＳと共に上昇するが、バイアス回路Ｐ１
１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上
昇するので、同相信号Ｈ３と逆相信号Ｈ４の各信号レベ
ルは駆動回路３０３ＨをなすコンパレータＣＭ１の入力
特性に適合した状態を維持し、パワーＭＯＳトランジス
タ４０１はオン状態に維持される。この状態では、信号
Ｈ５の信号レベルは正電源ＶＰＰ＋より電圧ＶＤ１（＝
ＶＤＤ）分だけ高い状態となる。

【００４０】即ち、内部電源Ｐ１２は、図３に示す内部
電源Ｐ１１と同様に構成されているので、出力信号ＯＵ
Ｔの信号レベルが正電源ＶＰＰ＋にまで上昇すると、安
定化コンデンサＰＣに相当するコンデンサを介して電圧
ＶＤ１が昇圧され、これを受けて信号Ｈ５の信号レベル
が正電源ＶＰＰ＋より電圧ＶＤ１（＝ＶＤＤ）分だけ高
くなる。この状態では、図３に示す抵抗ＰＲに相当する
抵抗の存在により電圧ＶＤ１は正電源ＶＰＰ＋の電圧に
低下しようとするが、この種の増幅器では出力信号ＯＵ
Ｔの周波数が高いので、安定化コンデンサＰＣに相当す
るコンデンサにより、電圧ＶＤ１が昇圧された状態に維
持され、信号Ｈ５の信号レベルが正電源ＶＰＰ＋よりも
高い状態に維持される。

【００４１】一方のローサイドドライバでは、初期状態
においてハイレベルにあるＰＷＭ信号を入力する相補信
号生成回路３０１Ｌは、逆相信号Ｌ１としてローレベル
を出力し、同相信号Ｌ２としてハイレベルを出力する。
従って、初期状態では逆相信号Ｌ１と同相信号Ｌ２との
間には、その大小関係に応じて電源ＶＤＤに相当するレ
ベル差が存在し、逆相信号Ｌ１が同相信号Ｌ２よりも電
源ＶＤＤに相当する電圧分だけ低くなっている。

【００４２】相補信号生成回路３０１Ｌから出力された
逆相信号Ｌ１と同相信号Ｌ２は、信号変換回路３０２Ｌ
を構成する抵抗Ｒ２１，Ｒ２２を介して逆相信号Ｌ３お
よび同相信号Ｌ４として駆動回路３０３Ｌ側に供給され
る。このとき、逆相信号Ｌ３の信号レベルは、バイアス
回路Ｐ２１が発生する電圧ＶＲ２と逆相信号Ｌ１との間
の電位差を抵抗Ｒ２１，Ｒ２３により分圧して得られた
電圧を示し、同相信号Ｌ４の信号レベルは、電圧ＶＲ２
と同相信号Ｌ２との間の電位差を抵抗Ｒ２２，Ｒ２４に
より分圧して得られた電圧を示す。従って、逆相信号Ｌ
３および同相信号Ｌ４は、大小関係を維持したまま電圧
ＶＲ２に追従して低下する。

【００４３】駆動回路３０３ＬのコンパレータＣＭ２
は、初期状態では逆相信号Ｌ３が同相信号Ｌ４よりも信
号レベルが小さいのでローレベルを出力し、これを入力
するバッファＢ２４は、パワーＭＯＳトランジスタ４０
２のソース電圧（ＶＰＰ−）に等しい信号レベルを有す
る信号Ｌ５をそのゲートに出力する。このため、パワー
ＭＯＳトランジス４０２はオフ状態となる。このとき、
内部電源Ｐ２２は、負電源ＶＰＰ−を基準とした電圧Ｖ
Ｄ２を発生しているため、駆動回路３０３Ｌの電源系は
低い状態にあり、この駆動回路３０３Ｌの入力閾値が低
下した状態にある。しかし、バイアス回路Ｐ２１が発生
する電圧ＶＲ２もパワーＭＯＳトランジスタ４０１のソ
ース電圧に追従して低下した状態にあるため、逆相信号
Ｌ３と同相信号Ｌ４の各信号レベルは駆動回路３０３Ｌ
をなすコンパレータＣＭ１の入力特性に適合したものと
なり、パワーＭＯＳトランジスタ４０２はオフ状態に維
持される。従って、初期状態では、パワーＭＯＳトラン
ジスタ４０１がオン状態となり、パワーＭＯＳトランジ
スタ４０２がオフ状態となって、出力信号ＯＵＴとして
正電源ＶＰＰ＋の電圧に相当するハイレベルが出力され
た状態となっている。

【００４４】このような初期状態から、図４に示す時刻
ｔ１においてＰＷＭ信号がローレベルに遷移すると、こ
れに応答して同相信号Ｈ１がローレベルとなり逆相信号
Ｈ２がハイレベルになる。このため、同相信号Ｈ１と逆
相信号Ｈ２との大小関係が逆転し、時刻ｔ２において同
相信号Ｈ３と逆相信号Ｈ４の大小関係も逆転する。従っ
て、同相信号Ｈ３と逆相信号Ｈ４を入力するコンパレー
タＣＭ１の出力信号がハイレベル（正電源ＶＰＰ＋より
電圧ＶＤ１分だけ高い電圧状態）からローレベル（正電
源ＶＰＰ＋に相当する電圧状態）に変化し、これを入力
するバッファＢ１４の出力信号Ｈ５もローレベル（正電
源ＶＰＰ＋に相当する電圧状態）に変化する。この結
果、パワーＭＯＳトランジスタ４０１のゲート電圧がソ
ース電圧ＶＳ（＝正電源ＶＰＰ＋）と等しくなり、この
パワーＭＯＳトランジスタ４０１がオフ状態となる。

【００４５】一方、時刻ｔ１においてＰＷＭ信号がロー
レベルに遷移すると、これに応答して逆相信Ｌ１がハイ
レベルとなり、同相信号Ｌ２がローレベルになる。この
ため、逆相信号Ｌ１と同相信号Ｌ２との大小関係が逆転
し、これに応じて逆相信号Ｌ３と同相信号Ｌ４の大小関
係も逆転する。したがって、コンパレータＣＭ２の出力
信号がローレベル（負電源ＶＰＰ−に相当する電圧状
態）からハイレベル（負電源ＶＰＰ−より電圧ＶＤ２分
だけ高い電圧状態）に変化し、これを入力するバッファ
Ｂ２４の出力信号Ｌ５もハイレベルに変化する。この結
果、パワーＭＯＳトランジスタ４０２のゲート電圧がソ
ース電圧に対して電圧ＶＤ２分だけ高くなり、このパワ
ーＭＯＳトランジスタ４０２がオン状態となる。

【００４６】パワーＭＯＳトランジスタ４０２がオン状
態になると、パワーＭＯＳトランジスタ４０１のソース
電圧ＶＳは出力信号ＯＵＴに伴って低下し、これを基準
として内部電源Ｐ１２が発生する電圧ＶＤ１も低下す
る。このとき、バイアス回路Ｐ１１が発生する電圧ＶＲ
１もパワーＭＯＳトランジスタ４０１のソース電圧ＶＳ
の変化に伴って低下するので、同相信号Ｈ１と逆相信号
Ｈ２の大小関係が維持されたまま、これら信号レベルが
駆動回路３０３Ｈの電源系と共に低下する。従って、コ
ンパレータＣＭ１が出力する信号レベルはローレベル
（ソース電圧ＶＳ）を維持する。よって、出力信号ＯＵ
Ｔがローレベル（負電源ＶＰＰ−）に遷移する過程にお
いて、パワーＭＯＳトランジスタ４０１はオフ状態を維
持する。以上により、初期状態から時刻ｔ１においてＰ
ＷＭ信号がローレベルに遷移すると、一方のパワーＭＯ
Ｓトランジスタ４０１がオフ状態となり、他方のパワー
ＭＯＳトランジスタ４０２がオン状態となって、出力信
号ＯＵＴが正電源ＶＰＰ＋から負電源ＶＰＰ−に遷移
し、ローレベルが出力される。

【００４７】次に、時刻ｔ３においてＰＷＭ信号がハイ
レベルに回復すると、これに応答して時刻ｔ４において
ハイサイドドライバ側の同相信号Ｈ３がハイレベルとな
り逆相信号Ｈ４がローレベルとなる。従って、これら同
相信号Ｈ３と逆相信号Ｈ４を入力するコンパレータＣＭ
１はハイレベルを出力し、パワーＭＯＳトランジスタ４
０１がオン状態となる。一方のローサイドドライバ側で
は、逆相信号Ｌ３がローレベルになり、同相信号Ｌ４が
ハイレベルになる。従って、これら逆相信号Ｌ３と同相
信号Ｌ４を入力するコンパレータＣＭ２はローレベルを
出力し、パワーＭＯＳトランジスタ４０２はオフ状態と
なる。

【００４８】ここで、パワーＭＯＳトランジスタ４０１
がオン状態になると、そのソース電圧ＶＳが出力信号Ｏ
ＵＴに伴って上昇し、これを基準として内部電源Ｐ１２
が発生する電圧ＶＤ１も上昇する。しかし、バイアス回
路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従
して上昇し、同相信号Ｈ１と逆相信号Ｈ２の大小関係が
維持されるので、コンパレータＣＭ１が出力する出力信
号の信号レベルはハイレベル（ソース電圧ＶＳに対して
電圧ＶＤ１分だけ高い電圧状態）を保つ。従って、出力
信号ＯＵＴがハイレベルに遷移する過程において、パワ
ーＭＯＳトランジスタ４０１はオン状態を維持する。よ
って、時刻ｔ３においてＰＷＭ信号がハイレベルになる
と、パワーＭＯＳトランジスタ４０１がオン状態とな
り、パワーＭＯＳトランジスタ４０２がオフ状態となっ
て、出力信号ＯＵＴとして正電源ＶＰＰ＋に相当するハ
イレベルが出力される。

【００４９】ここで、ハイサイドドライバ側の同相信号
Ｈ３および逆相信号Ｈ４の各信号レベルは以下のように
求められる。 （同相信号Ｈ３のハイレベル）＝[Ｒ１１{(ＶＰＰ＋)＋
ＶＲ１}＋Ｒ１３×ＶＤＤ]／(Ｒ１１＋Ｒ１３) （同相信号Ｈ３のローレベル）＝[Ｒ１１{(ＶＰＰ＋)＋
ＶＲ１}＋Ｒ１３×０]／(Ｒ１１＋Ｒ１３) （逆相信号Ｈ４のハイレベル）＝[Ｒ１２{(ＶＰＰ＋)＋
ＶＲ１}＋Ｒ１４×ＶＤＤ]／(Ｒ１２＋Ｒ１４) （逆相信号Ｈ４のローレベル）＝[Ｒ１２{(ＶＰＰ＋)＋
ＶＲ１}＋Ｒ１４×０]／(Ｒ１２＋Ｒ１４)

【００５０】同様に、ローサイドドライバ側の逆相信号
Ｌ３，Ｌ４の各信号レベルは以下のように求められる。 （逆相信号Ｌ３のハイレベル）＝[Ｒ２１{(ＶＰＰ−)＋
ＶＲ２}＋Ｒ２３×ＶＤＤ]／(Ｒ２１＋Ｒ２３) （逆相信号Ｌ３のローレベル）＝[Ｒ２１{(ＶＰＰ−)＋
ＶＲ２}＋Ｒ２３×０]／(Ｒ２１＋Ｒ２３) （同相信号Ｌ４のハイレベル）＝[Ｒ２２{(ＶＰＰ−)＋
ＶＲ２}＋Ｒ２４×ＶＤＤ]／(Ｒ２２＋Ｒ２４) （同相信号Ｌ４のローレベル）＝[Ｒ２２{(ＶＰＰ−)＋
ＶＲ２}＋Ｒ２４×０]／(Ｒ２２＋Ｒ２４) 以上により、この実施の形態１の動作を説明した。

【００５１】この実施の形態１によれば、特殊な回路技
術や電子部品を用いることなく、変調回路２００の出力
信号をパワーＭＯＳトランジスタに適合する信号レベル
に変換することが可能となる。したがって、入力段１０
０や変調回路２００を電源ＶＤＤで動作するものとして
構成することが可能となり、高耐圧プロセスの使用を必
要最小限に抑えることができる。また、抵抗を用いて信
号レベルの変換を行うので、回路構成の複雑化を必要最
小限に抑え、コストを有効に抑えることができる。

【００５２】（実施の形態２）次に、この発明の実施の
形態２を説明する。上述の実施の形態１では、相補信号
生成回路３０１Ｈ，３０１Ｌが生成した同相信号と逆相
信号を伝送する信号経路上に寄生する容量を考慮してい
ないが、実際には各種の寄生容量が存在する。この寄生
容量が同相信号と逆相信号とについてアンバランスとな
っていると、同相信号と逆相信号の振幅が小さくなり、
これらの信号レベルの大小関係が逆転するなどの問題を
生じることがある。また、この寄生容量が過大になって
いると、例えば駆動回路３０３Ｈに入力される同相信号
Ｈ３および逆相信号Ｈ４が、この駆動回路のグランドに
相当するソース電圧ＶＳよりも低くなり、コンパレータ
ＣＭ１が動作しなくなるなどの問題を生じることがあ
る。

【００５３】図６（ａ）に、信号経路上に寄生容量のア
ンバランスが存在しない場合の同相信号Ｈ３および逆相
信号Ｈ４の波形例を示す。また、図６（ｂ）に、各信号
経路とソース電圧ＶＳが現れるノードとの間の寄生容量
のアンバランスが存在する場合の波形例を示す。この波
形例は、同相信号Ｈ３の信号経路とソース電圧ＶＳが現
れるノードとの間に寄生する容量が、逆相信号Ｈ４の信
号経路に比較して大きくなっている場合のものである。
さらに、図６（ｃ）に、各信号経路とグランドなどの固
定ノードとの間の寄生容量が過大となっている場合の波
形例を示す。これらの波形例は、前述の図４において、
出力信号ＯＵＴがローレベルからハイレベルに立ち上が
る際の波形を拡大したものに対応する。

【００５４】同相信号Ｈ３および逆相信号Ｈ４の信号経
路上に寄生する容量にアンバランスが存在しない場合、
図６（ａ）に示すように、同相信号Ｈ３および逆相信号
Ｈ４は、時刻ｔ４で信号レベルが確定すると、その大小
関係を維持したまま、出力信号ＯＵＴに追従して上昇す
る。従って、これを入力するコンパレータＣＭ１は誤動
作することなく、時刻ｔ４で確定した同相信号Ｈ３と逆
相信号Ｈ４の大小関係に応じた信号レベルを維持する。

【００５５】これに対し、抵抗Ｒ１１，Ｒ１２に並列に
接続される寄生容量にアンバランスが存在する場合、図
６（ｂ）に示すように、信号Ｈ１，Ｈ２が変化する過程
において、寄生容量のアンバランスの影響を受けて同相
信号Ｈ３と逆相信号Ｈ４との大小関係が逆転する場合が
ある。同相信号Ｈ３と逆相信号Ｈ４との大小関係が逆転
すると、コンパレータＣＭ１が誤動作し、パワーＭＯＳ
トランジスタ４０１が一時的にオフ状態となる場合があ
る。同様に、ローサイドドライバ側の抵抗Ｒ２１，Ｒ２
２に寄生する容量にアンバランスが存在する場合もコン
パレータＣＭ２の誤動作を招く場合がある。

【００５６】また、寄生容量が過大となっている場合に
は、図６（ｃ）に示すように、同相信号Ｈ３，Ｈ４の信
号レベルが出力信号ＯＵＴ（即ちソース電圧ＶＳ）の変
化に追従できなくなり、出力信号ＯＵＴよりも低くなる
場合がある。このため、ソース電圧ＶＳを基準とした電
圧ＶＤ１を電源電圧とするコンパレータＣＭ１の入力特
性を満足することができなくなり、コンパレータＣＭ１
が誤動作する場合がある。そこで、この実施の形態２で
は、上述の実施の形態１の構成において、信号変換回路
の一対の出力ノードから駆動回路の一対の入力ノードに
至る信号経路上に寄生する容量成分のアンバランスを補
正するためのコンデンサを備える。

【００５７】図５に、ハイサイドドライバ側に補正用の
コンデンサＣ１３，Ｃ１４を設けた例を示す。同図に示
すように、同相信号Ｈ３の信号経路に接続されるコンパ
レータＣＭ１の非反転入力部と、ソース電圧ＶＳが現れ
るノードとの間に補正用のコンデンサＣ１３を接続す
る。また、逆相信号Ｈ４の信号経路に接続されるコンパ
レータＣＭ１の反転入力部と、ソース電圧ＶＳが現れる
ノードとの間に補正用のコンデンサＣ１４を接続する。
コンデンサＣ１３，Ｃ１４の値は、同相信号Ｈ３および
逆相信号Ｈ４の各信号経路に接続される容量が略等しく
なるように設定される。これにより、出力信号ＯＵＴの
変化によって各信号経路に生じる電圧変動量が略等しく
なり、同相信号Ｈ３と逆相信号Ｈ４の大小関係が維持さ
れる。

【００５８】また、各信号経路とグランドなどの固定ノ
ードとの間に寄生する容量に対し、コンデンサＣ１３，
Ｃ１４の値を十分大きく設定すれば、出力信号ＯＵＴの
信号レベルが変化する際に、出力信号ＯＵＴがコンデン
サＣ１３，Ｃ１４を介して同相信号Ｈ３および逆相信号
Ｈ４を出力信号ＯＵＴよりも高く押し上げる。これによ
り、同相信号Ｈ３および逆相信号Ｈ４はコンパレータＣ
Ｍ１の入力特性を満足し、このコンパレータＣＭ１が動
作しなくなる事態が回避される。また、図５に示す例で
は、抵抗Ｒ１１，Ｒ１２に対してコンデンサＣ１１，Ｃ
１２をそれぞれ並列接続している。これにより、バッフ
ァＢ１２，Ｂ１３から出力された同相信号Ｈ１および逆
相信号Ｈ２の信号レベルの変化が速やかにコンパレータ
ＣＭ１側に伝達され、抵抗Ｒ１１，Ｒ１２による信号遅
延が改善される。

【００５９】次に、図５に示すコンデンサと抵抗の各設
定値の一例を説明する。なお、図５において、説明の便
宜上、各コンデンサを表す符合をその容量値とし、各抵
抗を表す符合をその抵抗値とする。寄生容量にアンバラ
ンスがない場合、Ｒ１１：Ｒ１３＝Ｃ１３：Ｃ１１と
し、Ｒ１２：Ｒ１４＝Ｃ１４：Ｃ１２とすれば、ＤＣ特
性（静的動作特性）およびＡＣ特性（動的動作特性）に
ついてインピーダンスが揃い、オーバーシュートのない
波形を得ることができる。ただし、Ｃ１４：Ｃ１２＝Ｃ
１３：Ｃ１１としている。例えば、Ｒ１１＝Ｒ１２＝１
００ｋΩ、Ｒ１３＝Ｒ１４＝５ｋΩとしたとき、Ｃ１１
＝Ｃ１２＝１ｐＦ、Ｃ１３＝Ｃ１４＝２０ｐＦとする。
この状態では、ハイサイドドライバ側のソース電圧ＶＳ
（即ち出力信号ＯＵＴ）が変化すると、相信号Ｈ３およ
び逆相信号Ｈ４がソース電圧ＶＳに追従して変化し、コ
ンパレータＣＭ１の入力特性を満足する。

【００６０】これに対し、寄生容量にアンバランスが存
在する場合、上述のように同相信号と逆相信号との大小
関係が逆転し、誤動作の原因となる。そこで、寄生容量
のアンバランスを打ち消すように、ハイサイドドライバ
側の容量Ｃ１３、Ｃ１４をアンバランスにする。例え
ば、Ｒ１１＝Ｒ１２＝１００ｋΩ、Ｒ１３＝Ｒ１４＝５
ｋΩ、Ｃ１１＝Ｃ１２＝１ｐＦとした場合、Ｃ１３＝１
８ｐＦ、Ｃ１４＝１２ｐＦとする。これにより、動作マ
ージンを得ることができ、寄生容量にアンバランスが存
在したとしても、このアンバランスに起因した誤動作を
防止することができる。図６（ｄ）に、ハイサイドドラ
イバ側の容量Ｃ１３、Ｃ１４にアンバランスを設け、そ
の容量値を補正した場合の波形例を示す。この図に示す
例では、出力信号ＯＵＴが遷移する過程において、同相
信号Ｈ３と逆相信号Ｈ４との信号レベルの差分が拡大さ
れる。従って、同相信号Ｈ３と逆相信号Ｈ４との信号レ
ベルが逆転することがなくなり、これら信号を入力する
コンパレータＣＭ１が誤動作することがなくなる。以上
で、実施の形態２を説明した。

【００６１】（実施の形態３）以下、この発明の実施の
形態３を説明する。この実施の形態３では、上述の実施
の形態１，２において、ハイサイドドライバ側の抵抗Ｒ
１１，Ｒ１２、およびローサイドドライバ側の抵抗Ｒ２
１，Ｒ２２を流れる同相電流をキャンセルすることによ
り高速化を図る。ここで、図７を参照し、抵抗Ｒ１１，
Ｒ１２を例として同相電流の発生メカニズムと、同相電
流による問題点を説明しておく。図７は、前述の図２に
おいて、相補信号生成回路３０１ＨのバッファＢ１２，
Ｂ１３から駆動回路３０３ＨのコンパレータＣＭ１に至
る信号経路を示すもので、図２に示す要素と同一要素に
は同一符号を付している。

【００６２】図７において、ソース電圧ＶＳが出力信号
ＯＵＴに追従して上昇すると、これを基準としてバイア
ス回路Ｐ１１が発生する電圧ＶＲ１も上昇する。このた
め、バイアス回路Ｐ１１の出力ノードの電圧がバッファ
Ｂ１２，Ｂ１３が出力する信号レベルよりも高くなり、
バイアス回路Ｐ１１からバッファＢ１２，Ｂ１３に向け
て抵抗Ｒ１１，Ｒ１２に同相電流Ｉ１，Ｉ２がそれぞれ
流れる。このため、同相信号Ｈ３および逆相信号Ｈ４の
信号レベルは、バイアス回路Ｐ１１が発生する電圧ＶＲ
１よりも多少低くなる。逆に、ソース電圧ＶＳが出力信
号ＯＵＴに追従して低下すると、これを基準としてバイ
アス回路Ｐ１１が発生する電圧ＶＲ１も低下する。この
場合、バッファＢ１２，Ｂ１３からバイアス回路Ｐ１１
に向けて抵抗Ｒ１１，Ｒ１２に同相電流Ｉ１，Ｉ２が逆
方向に流れる。このため、同相信号Ｈ３および逆相信号
Ｈ４の信号レベルは、バイアス回路Ｐ１１が発生する電
圧ＶＲ１よりも多少高くなる。

【００６３】ここで、Ｒ１１／Ｒ１３の比を小さく設定
すれば、同相信号Ｈ３と逆相信号Ｈ４との差分を大きく
することができ、高速化できる。しかしながら、上述の
ように、同相信号Ｈ３および逆相信号Ｈ４の信号レベル
は、出力信号ＯＵＴの変化に従って電圧ＶＲ１に対して
上下変動するため、同相信号Ｈ３および逆相信号Ｈ４が
コンパレータＣＭ１の同相入力範囲を超えないように、
Ｒ１１／Ｒ１３、Ｒ１２／Ｒ１４の各比を設定しなけれ
ばならない。このため、Ｒ１１／Ｒ１３の比を任意に小
さくすることができず、従ってコンパレータＣＭ１に入
力される同相信号Ｈ３と逆相信号Ｈ４との差分を十分と
ることができなくなる。従って、これを入力するコンパ
レータＣＭ１の応答速度に影響を与えることになる。こ
の実施の形態３では、上述の同相電流Ｉ１，Ｉ２をキャ
ンセルすることにより、抵抗Ｒ１３，Ｒ１４に流れる電
流を逆相電流（同相信号と逆相信号との差分に基づく電
流成分）のみとし、コンパレータＣＭ１の入力変動を抑
える。これにより、Ｒ１１／Ｒ１３の比を小さくするこ
とを可能とし、コンパレータの応答速度を改善する。

【００６４】以下、この実施の形態３の構成を具体的に
説明する。図８に、この実施の形態３に係るＤ級増幅器
の構成上の特徴を示す。同図において、前述の実施の形
態１に係る図２に示す構成要素と同一要素には同一符号
を付す。図８は、ハイサイドドライバ側の構成を示し、
図２に示す構成において、バッファＢＤ１２，ＢＤ１
３、抵抗ＲＤ１１，ＲＤ１２、ＮＭＯＳトランジスタＮ
１１〜Ｎ１４、ＰＭＯＳトランジスタＰ１１〜Ｐ１４を
さらに備え、これらは、上述の同相電流Ｉ１，Ｉ２を打
ち消すための電流を抵抗Ｒ１１，Ｒ１２に注入するため
の電流注入回路を構成する。

【００６５】ここで、バッファＢＤ１２，ＢＤ１３はア
ナログバッファであり、上述のバッファＢ１２，Ｂ１３
に対応するものであるが、後述するように、ＮＭＯＳト
ランジスタＮ１４およびＰＭＯＳトランジスタＰ１４の
各ソースに電圧ＶＲ１に相当する電圧が現れる程度に抵
抗ＲＤ１１，ＲＤ１２を駆動するものであり、これらの
入力部には電源ＶＤＤの２分の１の電圧に相当する電圧
ＶＲＥＦＣが共通に印加されている。抵抗ＲＤ１１，Ｒ
Ｄ１２は上述の抵抗Ｒ１１，Ｒ１２と同等の抵抗値を有
するものであり、抵抗ＲＤ１１はバッファＢＤ１２の出
力ノードとＮＭＯＳトランジスタＮ１４のソースとの間
に接続され、抵抗ＲＤ１２はバッファＢＤ１３の出力ノ
ードとＰＭＯＳトランジスタＰ１４のソースとの間に接
続される。

【００６６】ＮＭＯＳトランジスタＮ１４は、抵抗ＲＤ
１１に流れる電流を設定するもので、そのソース電圧が
上述の電圧ＶＲ１に等しくなるように、そのゲート電圧
ＶＲＰ１が設定される。ＰＭＯＳトランジスタＰ１４
は、抵抗ＲＤ１２に流れる電流を設定するもので、その
ソース電圧が上述の電圧ＶＲ１に等しくなるように、そ
のゲート電圧ＶＲＮ１が設定される。また、ＰＭＯＳト
ランジスタＰ１１のソースには電圧ＶＤ１が供給され、
そのドレインはゲートと共にＮＭＯＳトランジスタＮ１
４のドレインに接続される。ＰＭＯＳトランジスタＰ１
２，Ｐ１３のソースには電圧ＶＤ１が供給され、これら
のドレインはコンパレータＣＭ１の反転入力部および非
反転入力部にそれぞれ接続される。これらＰＭＯＳトラ
ンジスタＰ１１，Ｐ１２，Ｐ１３は、抵抗ＲＤ１１を流
れる電流をモニタして抵抗Ｒ１１，Ｒ１２に電流を注入
するためのカレントミラーを構成する。なお、図８にお
いて、電圧ＶＲ１は、図２における電圧ＶＲ１と同一で
あって、ソース電圧ＶＳを基準としている電圧であり、
電圧ＶＤ１も同様である。従って、ゲート電圧ＶＲＰ
１，ＶＲＮ１の電位もソース電圧ＶＳを基準として与え
られる。

【００６７】同様に、ＮＭＯＳトランジスタＮ１１のソ
ースには電圧ＶＳが供給され、そのドレインはゲートと
共にＰＭＯＳトランジスタＰ１４のドレインに接続され
る。ＮＭＯＳトランジスタＮ１２，Ｎ１３のソースには
電圧ＶＳが供給され、これらのドレインはコンパレータ
ＣＭ１の反転入力部および非反転入力部にそれぞれ接続
される。これらＮＭＯＳトランジスタＮ１１，Ｎ１２，
Ｎ１３は、抵抗ＲＤ１２を流れる電流をモニタして抵抗
Ｒ１１，Ｒ１２に電流を注入するためのカレントミラー
を構成する。

【００６８】以下、上述の電流注入回路に着目して、こ
の実施の形態３の動作を説明する。上述の構成によれ
ば、抵抗Ｒ１１に相当する抵抗ＲＤ１１とＮＭＯＳトラ
ンジスタＮ１４のソースとの接続ノードの電圧ＨＤ３
と、抵抗Ｒ１２に相当する抵抗ＲＤ１２とＰＭＯＳトラ
ンジスタＰ１４のソースとの接続点に現れる信号ＨＤ４
の電圧は、概ね電圧ＶＲ１に等しく、出力信号ＯＵＴは
正電源ＶＰＰ＋と負電源ＶＰＰ−との間を往復する。こ
こで、出力信号ＯＵＴが正電源ＶＰＰ＋にあるときに
は、ＰＭＯＳトランジスタＰ１１に流れる電流ＩＰ１１
は、以下のように表される。 ＩＰ１１＝{（ＶＰＰ＋）＋ＶＲ１−ＶＲＥＦＣ}／ＲＤ１１ また、出力信号ＯＵＴがＶＰＰ−にあるときには、ＮＭ
ＯＳトランジスタＮ１１に流れる電流ＩＮ１１は、以下
のように表される。 ＩＮ１１＝{ＶＲＥＦＣ−（ＶＰＰ−）−ＶＲ１}／ＲＤ１２

【００６９】これらの電流ＩＰ１１，ＩＮ１１は、抵抗
Ｒ１１，Ｒ１２に流れる同相電流Ｉ１，Ｉ２に概ね等し
くなり、これら同相電流をモニタした電流となる。この
うち、電流ＩＰ１１に相当する電流は、ＰＭＯＳトラン
ジスタＰ１１と共にカレントミラーを構成するＰＭＯＳ
トランジスタＰ１２，Ｐ１３から抵抗Ｒ１１，Ｒ１２に
注入される。また、電流ＩＮ１１に相当する電流は、Ｎ
ＭＯＳトランジスタＮ１１と共にカレントミラーを構成
するＮＭＯＳトランジスタＮ１２，Ｎ１３から抵抗Ｒ１
１，Ｒ１２に注入される。この結果、抵抗Ｒ１１，Ｒ１
２に流れる同相電流Ｉ１，Ｉ２が打ち消され、抵抗Ｒ１
３，Ｒ１４には、見かけ上、同相電流Ｉ１，Ｉ２が存在
しなくなり、逆相電流のみとなる。このため、その逆相
電流に基づく電圧降下により、同相信号Ｈ３と逆相信号
Ｈ４とが電圧ＶＲ１を中心に現れるようになり、駆動回
路３０３ＨのコンパレータＣＭ１の同相入力範囲が小さ
くなる。

【００７０】この実施の形態３によれば、抵抗Ｒ１３，
Ｒ１４に流れる同相電流が打ち消され、これらの抵抗に
流れる電流が小さくなるので、抵抗Ｒ１３，Ｒ１４の値
を大きく設定することが可能になる。従って、コンパレ
ータＣＭ１の入力信号の差分（差動電位差）を大きくす
ることができるため、高速化が可能となり、しかも回路
動作を安定化させることができ、信頼性を向上させるこ
とが可能になる。また、同相入力範囲が小さいまま、コ
ンパレータＣＭ１の入力信号の差分を大きくすることが
できるので、正電源ＶＰＰ＋および負電源ＶＰＰ−をさ
らに高くすることができ、Ｄ級増幅器の大出力化に対応
することが可能になる。

【００７１】（実施の形態４）以下、この実施の形態４
を説明する。上述の実施の形態３では、抵抗ＲＤ１１，
ＲＤ１２を流れる電流をモニタして電流を注入し、バイ
アス回路Ｐ１１により抵抗Ｒ１３，Ｒ１４を電圧ＶＲ１
にバイアスするものとしたが、この実施の形態４では、
オペアンプを用いて電流注入を行うと共に抵抗Ｒ１３，
Ｒ１４を電圧ＶＲ１にバイアスする。図９に、この実施
の形態４に係るＤ級増幅器の構成上の特徴を示す。この
実施の形態４では、前述の図２に示す実施の形態１の構
成において、一対の出力部Ｏ１，Ｏ２を有する２出力型
のオペアンプＯＰ６０をバイアス回路として備える。こ
こで、その反転入力部は、抵抗Ｒ１３，Ｒ１４の共通接
続端に接続され、その非反転入力部には電圧ＶＲ１が印
加され、その一対の出力部は、一対の抵抗Ｒ１３，Ｒ１
４の他端側にそれぞれ接続されている。

【００７２】図１０に、オペアンプＯＰ６０の構成を示
す。同図において、定電流源ＳＩ１、ＰＭＯＳトランジ
スタＰ２０，Ｐ２１、ＮＭＯＳトランジスタＮ２０，Ｎ
２１は差動アンプを構成し、その出力部はＮＭＯＳトラ
ンジスタＮ２２，Ｎ２３のゲートに接続される。これら
ＮＭＯＳトランジスタＮ２２，Ｎ２３のドレインには、
定電流源ＳＩ２，ＳＩ３を介して電圧ＶＤ１が供給さ
れ、これらトランジスタのソースにはソース電圧ＶＳが
供給される。これらＮＭＯＳトランジスタＮ２２，Ｎ２
３のドレインが一対の出力部とされる。このオペアンプ
ＯＰ６０の構成によれば、ＰＭＯＳトランジスタＰ２
０，Ｐ２１のゲートに印加される差動電位差に応じて一
対の出力部Ｏ１，Ｏ２に電流が出力される。

【００７３】ここで、説明を図９に戻し、この実施の形
態４の動作を説明する。図２に示す出力信号ＯＵＴが電
源ＶＰＰ＋の電圧に相当する電圧状態にあり、ハイサイ
ドドライバ側の駆動回路３０３Ｈが電源ＶＰＰ＋側にあ
る場合、図９に示す同相信号Ｈ３および逆相信号Ｈ４の
電位は同相電流Ｉ１，Ｉ２により低下しようとするが、
オペアンプＯＰ６０の反転入力部に印加されている基準
電圧は電圧ＶＲ１であるから、ノードＱの電圧が電圧Ｖ
Ｒ１に等しくなるようにオペアンプＯＰ６０が一対の出
力部から同相電流を抵抗Ｒ１１、Ｒ１２に注入し、ノー
ドＱの電圧が電圧ＶＲ１に等しくなったところで、オペ
アンプＯＰ６０の出力電流は安定する。

【００７４】出力信号ＯＵＴがＶＰＰ−側にあるときに
は、同相信号Ｈ３および逆相信号Ｈ４の電圧が同相電流
により上昇しようとするが、ノードＱの電圧が電圧ＶＲ
１に等しくなるようにオペアンプＯＰ６０が同相電流を
抵抗Ｒ１１，Ｒ１２に注入する。これにより、抵抗Ｒ１
３，Ｒ１４には、逆相電流のみが流れることになり、同
相信号Ｈ３および逆相信号Ｈ４は、逆相電流に基づく電
位効果により、電圧ＶＲ１を中心としてコンパレータＣ
Ｍ１に差動入力される。同相入力も電圧ＶＲ１を中心と
して振れる。この実施の形態４によれば、抵抗Ｒ１３，
Ｒ１４を大きくしても、コンパレータＣＭ１の差動電位
差を広げることができる。従って、消費電流を抑えなが
ら、動作速度を改善することが可能になる。また、同相
入力範囲が小さいので、正電源ＶＰＰ＋および負電源Ｖ
ＰＰ−を高くすることができる。

【００７５】以上、この発明の一実施形態を説明した
が、この発明は、上述の実施の形態に限られるものでは
なく、この発明の要旨を逸脱しない範囲の設計変更等が
あっても本発明に含まれる。例えば上述の実施の形態１
では、相補信号生成回路３０１Ｈ，３０１Ｌはハイレベ
ルまたはローレベルの２値を出力するものとしたが、ア
ナログ信号を出力するものとしてもよい。

【００７６】その構成例を図１１に示す。同図におい
て、アンプＢ５２，Ｂ５３は図２に示すバッファＢ１
２，Ｂ１３に対応するものであり、ＰＷＭ信号に応じた
アナログ信号を出力する。オペアンプＯＰ５１、抵抗５
２，Ｒ５３は差動増幅器を構成し、抵抗Ｒ１１，Ｒ１２
を介してアンプＢ５２，Ｂ５３から入力したアナログ信
号の差分を増幅する。抵抗Ｒ５４，Ｒ５５、オペアンプ
ＯＰ５２は、パワートランジスタ５０１のエミッタ電圧
に追従する基準電圧ＶＲＥＦを振幅の中心とする波形に
変換するための増幅器を構成する。パワートランジスタ
５０１は図示しない出力端子を駆動するためのものであ
る。このように構成することにより、リニアアンプへの
適用も可能となる。

【００７７】

【発明の効果】以上説明したように、この発明によれ
ば、変調されたパルス信号の同相信号および逆相信号か
らなる第１の相補信号を生成し、前記同相信号の信号レ
ベルと前記逆相信号の信号レベルとの間の大小関係を維
持したまま、前記第１の相補信号を所定の電圧に追従す
る第２の相補信号にレベル変換し、前記第２の相補信号
に含まれる前記同相信号の信号成分と前記逆相信号の信
号成分との大小関係に基づき出力用トランジスタを駆動
するようにしたので、特殊な製造プロセスや電子部品を
用いることなく出力用のパワーＭＯＳトランジスタを駆
動制御することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係るＤ級増幅器の
全体構成を示す図である。

【図２】 この発明の実施の形態１に係る信号変換回路
の構成を示す回路図である。

【図３】 この発明の実施の形態１に係るバイアス回路
の構成を示す図である。

【図４】 この発明の実施の形態１に係るＤ級増幅器の
動作を説明するための波形図である。

【図５】 この発明の実施の形態２に係るＤ級増幅器の
構成上の特徴部を示す図である。

【図６】 この発明の実施の形態２に係るＤ級増幅器の
動作を説明するための波形図である。

【図７】 この発明の実施の形態３に係る同相電流の発
生メカニズムを説明するための回路図である。

【図８】 この発明の実施の形態３に係るＤ級増幅器の
構成上の特徴部を示す図である。

【図９】 この発明の実施の形態４に係るＤ級増幅器の
構成上の特徴部を示す図である。

【図１０】 この発明の実施の形態３に係る２出力型オ
ペアンプの構成を示す図である。

【図１１】 この発明の変形例に係るＤ級増幅器の構成
上の特徴部を示す図である。

【図１２】 従来技術に係るＤ級増幅器の構成を説明す
るための図である。

【符号の説明】

ＳＩＧ：信号源、ＣＩＮ：コンデンサ、ＤＡＭＰ：Ｄ級
増幅器、１００：入力段、２００：変調回路、３００：
駆動制御回路、３０１Ｈ，３０１Ｌ：信号生成回路、３
０２Ｈ，３０２Ｌ：信号変換回路、３０３Ｈ，３０３
Ｌ：駆動回路、４０１，４０２：出力用ＭＯＳトランジ
スタ、Ｌ：インダクタ（コイル）、Ｃ：キャパシタ（コ
ンデンサ）、ＳＰＫ：スピーカ、Ｂ１１，Ｂ１２，Ｂ１
３，Ｂ１４，Ｂ２１，Ｂ２２，Ｂ２３，Ｂ２４，ＢＤ１
２，ＢＤ１３：バッファ、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ
１４，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２４，Ｒ５２，Ｒ５
３，Ｒ５４，Ｒ５５：抵抗、Ｃ１１，Ｃ１２，Ｃ１３，
Ｃ１４：コンデンサ、Ｐ１１，Ｐ１２：バイアス回路、
ＣＭ１，ＣＭ２：コンパレータ、Ｐ１２，Ｐ２２：内部
電源、Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４：ＰＭＯＳトラ
ンジスタ、Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４：ＮＭＯＳ
トランジスタ、ＯＰ６０，ＯＰ５２：オペアンプ、Ｂ５
２，Ｂ５３：アンプ、５０１：トランジスタ（ｎｐｎ
型）。

フロントページの続き Ｆターム(参考） 5J091 AA01 AA17 AA41 AA66 CA87 CA92 FA08 HA10 HA17 HA19 HA25 HA29 HA33 KA01 KA02 KA03 KA04 KA05 KA09 KA12 KA17 KA42 KA53 MA11 MA23 SA05 TA01 TA06 UW01 UW10 5J500 AA01 AA17 AA41 AA66 AC87 AC92 AF08 AH10 AH17 AH19 AH25 AH29 AH33 AK01 AK02 AK03 AK04 AK05 AK09 AK12 AK17 AK42 AK53 AM11 AM23 AS05 AT01 AT06 WU01 WU10

Claims (6)

【特許請求の範囲】
1. 【請求項１】 正電源と出力端子との間に電流経路が接
   続された第１の出力用トランジスタと、負電源と前記出
   力端子との間に電流経路が接続された第２の出力用トラ
   ンジスタとを有し、入力端子を介して外部から入力され
   た信号に含まれる情報成分をパルス幅に反映させて該信
   号をパルス信号に変調し、該パルス信号に基づき前記第
   １および第２の出力用トランジスタを相補的に導通させ
   るように構成されたＤ級増幅器において、 前記パルス信号の同相信号および逆相信号からなる第１
   の相補信号を生成して出力する相補信号生成回路と、 前記同相信号の信号レベルと前記逆相信号の信号レベル
   との間の大小関係を維持したまま、前記第１の相補信号
   を、前記第１または第２の出力用トランジスタのソース
   電圧を基準とした所定の電圧に追従する第２の相補信号
   にレベル変換する信号変換回路と、 前記ソース電圧を基準とした内部電源で作動し、前記第
   ２の相補信号を入力して該第２の相補信号に含まれる前
   記同相信号の信号成分と前記逆相信号の信号成分との大
   小関係に基づき前記第１または第２の出力用トランジス
   タを駆動する駆動回路と、 を備えたことを特徴とするＤ級増幅器。
2. 【請求項２】 前記変換回路が、 前記第１の相補信号が現れる前記信号変換回路の一対の
   出力部と前記第２の相補信号が現れる前記駆動回路の一
   対の入力部との間に接続された一対の第１の抵抗と、 一端側が前記駆動回路の一対の入力部に接続された一対
   の第２の抵抗と、 前記一対の第２の抵抗の他端側を前記所定の電圧にバイ
   アスするバイアス回路と、 を備えたことを特徴とする請求項１に記載されたＤ級増
   幅器。
3. 【請求項３】 前記信号変換回路の一対の出力部から前
   記駆動回路の一対の入力部に至る信号経路上に寄生する
   容量成分のアンバランスを補正するためのコンデンサを
   さらに備えたことを特徴とする請求項２に記載されたＤ
   級増幅器。
4. 【請求項４】 前記一対の第１の抵抗を流れる同相電流
   を打ち消すように、該一対の第１の抵抗に電流を注入す
   る電流注入回路をさらに備えたことを特徴とする請求項
   ２または３に記載されたＤ級増幅器。
5. 【請求項５】 前記電流注入回路が、 前記一対の第１の抵抗を流れる同相電流をモニタする電
   流モニタ回路と、 前記電流モニタ回路でモニタされた電流を入力し、該電
   流と等価な電流を前記一対の第１の抵抗に出力するカレ
   ントミラー回路と、 からなることを特徴とする請求項４に記載されたＤ級増
   幅器。
6. 【請求項６】 前記バイアス回路が、 前記第２の抵抗の他端側に接続された反転入力部と、前
   記所定電圧が印加された非反転入力部と、前記一対の第
   ２の抵抗の一端側が接続された一対の出力部とを有する
   ２出力型のオペアンプから構成されたことを特徴とする
   請求項２または３に記載されたＤ級増幅器。