JP3922129B2 - Ｄ級増幅器 - Google Patents
Ｄ級増幅器 Download PDFInfo
- Publication number
- JP3922129B2 JP3922129B2 JP2002226628A JP2002226628A JP3922129B2 JP 3922129 B2 JP3922129 B2 JP 3922129B2 JP 2002226628 A JP2002226628 A JP 2002226628A JP 2002226628 A JP2002226628 A JP 2002226628A JP 3922129 B2 JP3922129 B2 JP 3922129B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- output
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、音楽信号などのアナログ信号をパルス信号に変換して電力増幅するＤ級増幅器（デジタルアンプ）に関し、特に出力用のパワーＭＯＳトランジスタを駆動制御するための回路技術に関する。
【０００２】
【従来の技術】
従来、音楽信号などのアナログ信号を入力信号とし、これをパルス信号に変換して電力増幅するＤ級増幅器が知られており、その出力端子には、ローパスフィルタを介してスピーカの入力端子が接続される。このＤ級増幅器によれば、入力信号の振幅（情報成分）がパルス幅に反映されて電力増幅されたパルス信号が出力される。そして、このパルス信号がローパスフィルタを通過することにより、電力増幅されたアナログ量の音楽信号が抽出され、この音楽信号がスピーカを駆動する。Ｄ級増幅器は、シリコンチップ上に形成することができるため、小型かつ安価に実現することができ、低消費電力が要求される携帯端末やパソコンなどに多用されている。
【０００３】
図７に、Ｄ級増幅器９００の構成と、その適用例を示す。
同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とするアナログ量の音楽信号ＶＩＮの発生源であり、この音楽信号に含まれる直流成分をカットするための入力コンデンサ（図示省略）を介してＤ級増幅器９００の入力端子ＴＩに接続される。Ｄ級増幅器９００は、いわゆるＰＷＭ増幅器（ＰＷＭ；Pulse Width Modulation）であって、入力段９０１、変調回路９０２、駆動回路９０３、ｎ型のパワーＭＯＳトランジスタ９０４，９０５からなる。
【０００４】
入力段９０１は、音楽信号ＶＩＮの中点を移動させて、電源ＶＤＤ（例えば１０Ｖ）で動作する変調回路９０２の入力特性に適合する信号に音楽信号ＶＩＮを変換するものである。変調回路９０２は、入力段９０１から出力された音楽信号をＰＷＭによりパルス信号に変換するものであり、音楽信号の情報成分がパルス幅に反映されて（音楽信号が）パルス信号に変調される。駆動回路９０３は、変調回路９０２により変調されたパルス信号に基づき、出力用のパワーＭＯＳトランジスタ９０４，９０５を相補的に駆動制御するものである。
【０００５】
パワーＭＯＳトランジスタ９０４は、正電源ＶＰＰ＋（例えば＋５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ハイレベルを出力するためのものである。また、パワーＭＯＳトランジスタ９０５は、負電源ＶＰＰ−（例えば−５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ローレベルを出力するためのものである。出力端子ＴＯは、インダクタＬとコンデンサＣとからなるローパスフィルタを介してスピーカＳＰＫの入力端子に接続される。
【０００６】
このＤ級増幅器９００によれば、信号源ＳＩＧから入力された音楽信号ＶＩＮが、入力段９０１および変調回路９０２を経てパルス信号に変換される。このとき、変調回路９０２は、音楽信号ＶＩＮに応じてキャリア信号をパルス幅変調する。駆動回路９０３は、変調されたパルス信号に基づきパワーＭＯＳトランジスタ９０４，９０５を相補的に導通制御し、出力端子ＴＯに電力増幅されたパルス信号を出力する。この電力増幅されたパルス信号は、インダクタＬおよびコンデンサＣからなるローパスフィルタによりキャリア周波数成分が除去され、電力増幅されたアナログ量の音楽信号となってスピーカＳＰＫに供給される。
【０００７】
【発明が解決しようとする課題】
ところで、上述の変調回路９０２は、単一の電源ＶＤＤ（例えば１０Ｖ）で作動するように構成されたものであるから、その出力信号であるパルス信号のロウレベルは接地電位（０Ｖ）となり、ハイレベルは電源ＶＤＤが供給する電圧（１０Ｖ）となる。従って、そのような信号レベルを有するパルス信号をそのまま用いたのでは、ＭＯＳトランジスタの特性上、正電源ＶＰＰ＋（＋５０Ｖ）にドレインが接続されたパワーＭＯＳトランジスタ９０４を十分にオン状態に制御することはできず、また負電源ＶＰＰ−（−５０Ｖ）にソースが接続されたパワーＭＯＳトランジスタ９０５をオフ状態に制御することができない。そこで、駆動回路９０３には、変調回路９０２で変調されたパルス信号に基づき上述のパワーＭＯＳトランジスタ９０４，９０５を制御するための機能が必要とされる。
【０００８】
以下、駆動回路９０３について説明する。正電源ＶＰＰ＋から負電源ＶＰＰ−まで変化する信号を出力するパワーＭＯＳトランジスタの導通状態を制御するためには、正電源ＶＰＰ＋および負電源ＶＰＰ−に見合った大振幅のパルス信号を駆動回路９０３からパワーＭＯＳトランジスタ９０４，９０５のゲートに供給するものとすればよいが、その場合、高耐圧トランジスタを用いて駆動回路９０３を構成しなければならず、コストの上昇を招く。そのため、パワーＭＯＳトランジスタ９０４とパワーＭＯＳトランジスタ９０５とをそれぞれ駆動する回路の電源系を分離（アイソレート）することにより、各回路に印加される実効的な電源電圧を緩和する手法を用いて駆動回路９０３が構成されている。
【０００９】
図７に示す例では、パワーＭＯＳトランジスタ９０４，９０５の双方がｎ型であるため、駆動回路９０３は、パワーＭＯＳトランジスタ９０４のソース電圧、即ち出力端子ＴＯに現れる出力信号の電圧を基準とした電源系と、パワーＭＯＳトランジスタ９０５のソース電圧、即ち負電源ＶＰＰ−が供給する電圧を基準とした電源系とに分離される。そして、パワーＭＯＳトランジスタ９０４を駆動する回路の電源系は、出力端子ＴＯに現れる出力信号の電圧変化に追従して変動する。ところが、このように駆動回路９０３の電源系を出力端子ＴＯに現れる出力信号に追従させると、前段側の変調回路９０２が出力するパルス信号の信号レベルに対し駆動回路９０３の入力閾値が変動することになり、変調回路９０２から駆動回路９０３に信号を正しく伝送できなくなるという不都合を生じる。
【００１０】
このような不都合を解消するための第１の従来技術として、ブートストラップ回路技術を用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに昇圧するものがある。
また、第２の従来技術として、絶縁トランスを用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに電圧変換するものがある。
さらに、第３の従来技術として、フォトカプラを用いることにより、変調回路９０２の出力信号を光信号に変換して駆動回路９０３側に伝送するものがある。
【００１１】
しかしながら、上述の第１の従来技術によれば、変調回路から出力される信号のレベルを変換するためにブートストラップ回路を用いているので、信号の周波数が高くなると動作が不安定になるという問題がある。
また、上述の第２、第３の従来技術によれば、絶縁トランスやフォトカプラなどの電子部品が比較的高価なためにコストが上昇する。しかも、これら電子部品を実装するためのスペースを確保しなければならず、装置が大型化する。
また、図７に示す従来構成では、変調回路９０２が１０Ｖ系の電源ＶＤＤで動作するものとしたが、仮に、入力段９０１、変調回路９０２、駆動回路９０３の全てのブロックが高電圧系の正電源ＶＰＰ＋，負電源ＶＰＰ−で動作するものとすれば、上述のように信号レベルを変換する必要はなく、回路構成を簡略化することができる。しかしこの場合、全ブロックに対して高耐圧プロセスの製造技術を使用することになるため、仮に各ブロックを別々にＩＣ化する場合であっても、個々のＩＣの製造コストが上昇することになる。
【００１２】
この発明は、上記事情に鑑みてなされたもので、特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができ、しかも高耐圧プロセスの使用を必要最小限に抑えることができるＤ級増幅器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明は、正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成する信号生成回路（例えば後述する相補信号生成回路３０１に相当する構成要素）と、前記第１の相補信号を、前記負電源を基準とした電圧成分を有する第２の相補信号に変換する信号変換回路（例えば後述する信号変換回路３０２に相当する構成要素）と、前記第２の相補信号に応答して前記負電源に向かう電流成分を有する第３の相補信号を出力する電流駆動回路（例えば後述する電流駆動回路３０３に相当する構成要素）と、前記第３の相補信号に応答して前記第１の出力用トランジスタを駆動する第１の駆動回路（例えば後述する駆動回路３０４に相当する構成要素）と、前記第２の相補信号に応答して前記第２の出力用トランジスタを駆動する第２の駆動回路（例えば後述する駆動回路３０５に相当する構成要素）と、を備え、前記信号変換回路が、グランド電位にベースが共通にバイアスされ、第１および第２の抵抗を介して前記第１の相補信号が現れる前記信号生成回路の出力部にエミッタがそれぞれ接続された第１および第２のバイポーラトランジスタと、前記第１および第２のバイポーラトランジスタのコレクタと前記負電源との間にそれぞれ接続された第３および第４の抵抗と、を備えて構成されたことを特徴とする。
【００１５】
また、請求項２に記載された発明は、請求項１に記載されたＤ級増幅器において、前記電流駆動回路が、前記第３および第４の抵抗にエミッタがそれぞれ接続され、前記負電源を基準とした所定電位にベースが共通にバイアスされた第３および第４のバイポーラトランジスタを備えたことを特徴とする。
さらに、請求項３に記載された発明は、請求項２に記載されたＤ級増幅器において、前記第３および第４のバイポーラトランジスタが、前記入力端子を介して外部から入力された信号に応じて交互にオン状態となるように、前記第１ないし第４の抵抗の値を設定したことを特徴とする。
【００１６】
この構成によれば、第１の相補信号は負電源を基準とした第２の信号に変換される。これにより、第２の相補信号に応答して第２の駆動回路が作動する。また、電流駆動回路は、第２の相補信号に応答して電流を出力する。第１の駆動回路は、電流駆動回路から出力された電流を受けて作動する。すなわち、この構成によれば、第１および第２の駆動回路は、負電源を基準として生成された信号を入力するため、第１および第２の駆動回路から望んだ入力信号の電位方向が常に一定となる。従って、例えば第１の駆動回路の電源系が出力端子の電位に追従して変化しても、その入力信号に応答して第１および第２の駆動回路により第１および第２の出力用トランジスタを駆動制御することが可能になる。
また、第１の相補信号をなす同相信号または逆相信号の何れかがハイレベルになると、第１および第２の抵抗の何れかを介して第１および第２のバイポーラトランジスタのエミッタ電圧が上昇し、これら第１および第２のバイポーラトランジスタの一方がオン状態となり、他方がオフ状態となる。いま、第１のトランジスタがオン状態になったものとすると、この第１のトランジスタと第３の抵抗との間の電位が上昇し、第３のバイポーラトランジスタのエミッタ電圧が上昇する。この結果、第３のバイポーラトランジスタがオフ状態となる。これに対し、オフ状態にある第２のバイポーラトランジスタと第４の抵抗との間の電位は低下し、第４のバイポーラトランジスタがオン状態となる。このため、第４のバイポーラトランジスタが電流を駆動する。
【００１７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１に、この実施の形態に係るＤ級増幅器ＤＡＭＰの構成を示す。同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とした振幅を有する音楽信号（アナログ量）の発生源である。信号原ＳＩＧの信号は入力コンデンサＣＩＮを介して音楽信号ＶＩＮとしてＤ級増幅器ＤＡＭＰの入力端子ＴＩに与えられる。Ｄ級増幅器ＤＡＭＰは、いわゆるＰＷＭ増幅器であって、入力段１００、変調回路２００、駆動制御回路３００、ｎ型のパワーＭＯＳトランジスタ４０１，４０２（出力用トランジスタ）から構成される。
【００１８】
入力段１００は、入力抵抗Ｒ１と帰還抵抗Ｒ２（＝Ｒ１）とオペアンプＯＰとから構成される。入力抵抗Ｒ１の一端はオペアンプＯＰの反転入力部（−）に接続され、その他端は入力端子ＴＩに接続される。帰還抵抗Ｒ２は、オペアンプＯＰの反転入力部と出力部との間に接続される。オペアンプＯＰの非反転入力部（＋）には、基準電圧ＶＲＥＦが印加される。基準電圧ＶＲＥＦは、例えば標準の電源ＶＤＤが供給する電圧を抵抗分割して発生され、電源ＶＤＤの２分の１に設定される。この実施の形態では、電源ＶＤＤの電圧を「＋１０Ｖ」とし、この技術分野において標準的な電源電圧とする。変調回路２００は、前段の入力段１００から出力された音楽信号をＰＷＭによりパルス信号（ＰＷＭ信号）に変換するものである。駆動制御回路３００は、出力用のパワーＭＯＳトランジスタ４０１，４０２を相補的に駆動制御するものである。この駆動制御回路３００の詳細については後述する。
【００１９】
パワーＭＯＳトランジスタ４０１は、出力端子ＴＯにハイレベルを出力するためのものであって、ドレインおよびソースが正電源ＶＰＰ＋（高電源）および出力端子ＴＯにそれぞれ接続される。一方のパワーＭＯＳトランジスタ４０２は、出力端子ＴＯにローレベルを出力するためのものであって、ドレインおよびソースが出力端子ＴＯおよび負電源ＶＰＰ−（低電源）にそれぞれ接続される。この実施の形態１では、正電源ＶＰＰ＋の電圧を「＋５０Ｖ」とし、負電源ＶＰＰ−の電圧を「−５０Ｖ」とする。出力端子ＴＯには、インダクタＬおよびコンデンサＣからなるローパスフィルタを介してスピーカＳＰＫの一方の入力端子が接続され、このスピーカＳＰＫの他方の入力端子は接地される。インダクタＬおよびコンデンサＣからなるローパスフィルタの定数は、出力端子ＴＯを介してＤ級増幅器ＤＡＭＰから出力されるパルス信号からキャリア周波数成分を除去し、かつ音楽信号成分を通過させるように設定される。
上述のように、このＤ級増幅器ＤＡＭＰは、標準の電源ＶＤＤ、正電源ＶＰＰ＋、負電源ＶＰＰ−の３電源で動作するものとなっている。
【００２０】
次に、駆動制御回路３００の構成を詳細に説明する。図２に、駆動制御回路３００の構成を示す。なお、図２において、図１に示す構成要素と共通する要素には同一符号を付し、また、説明の便宜上、出力用のパワーＭＯＳトランジスタ４０１，４０２を併記する。
駆動制御回路３００の初段には相補信号生成回路３０１が設けられる。この相補信号生成回路３０１は、上述の変調回路２００から出力されたＰＷＭ信号の同相信号Ｓ１と逆相信号Ｓ２からなる相補信号（第１の相補信号）を生成するものであり、図３に示すように、バッファＢ１１，Ｂ１２および負論理入力型のバッファ（反転バッファ）Ｂ１３から構成される。具体的には、バッファＢ１１の入力部は、変調回路２００から出力されたＰＷＭ信号が与えられる端子Ｑ１１に接続され、その出力部はバッファＢ１２，Ｂ１３の入力部に共通に接続され、これらバッファＢ１２，Ｂ１３の出力部は端子Ｑ１２，Ｑ１３にそれぞれ接続される。バッファＢ１１，Ｂ１２，Ｂ１３は電源ＶＤＤとグランド電位が供給されて作動し、バッファＢ１２，Ｂ１３からＰＷＭ信号の同相信号Ｓ１と逆相信号Ｓ２とが端子Ｑ１２，Ｑ１３を介してそれぞれ出力される。これら同相信号Ｓ１および逆相信号Ｓ２は、グランド電位（０Ｖ）から電源ＶＤＤ（１０Ｖ）の振幅を有し、信号変換回路３０２に供給される。
【００２１】
上述の相補信号生成回路３０１の後段には信号変換回路３０２が接続される。この信号変換回路３０２は、同相信号Ｓ１および逆相信号Ｓ２からなる相補信号を、負電源ＶＰＰ−を基準とした電圧成分を有する相補信号Ｓ３，Ｓ４および相補信号Ｓ５，Ｓ６（第２の相補信号）に変換するものであり、抵抗Ｒ３０２１〜Ｒ３０２６およびｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２から構成される。ここで、ｐｎｐ型バイポーラトランジスタＴ３０２１のエミッタは抵抗Ｒ３０２１を介して相補信号生成回路３０１の一方の出力部である端子Ｑ１２に接続され、ｐｎｐ型バイポーラトランジスタＴ３０２２のエミッタは抵抗Ｒ３０２２を介して相補信号生成回路３０１の他方の出力部である端子Ｑ１３に接続され、これらｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２のベースはグランド電位に共通にバイアスされる。また、一方のｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと負電源ＶＰＰ−との間には抵抗Ｒ３０２３および抵抗Ｒ３０２５がこの順に直列接続され、他方のｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと負電源ＶＰＰ−との間には抵抗Ｒ３０２４および抵抗Ｒ３０２６がこの順に直列接続される。
【００２２】
また、ｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと抵抗Ｒ３０２３との接続ノードＮＤ１は抵抗Ｒ３００４を介して駆動回路３０５の入力部をなす端子Ｑ３３に接続され、ｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと抵抗Ｒ３０２４との接続ノードＮＤ２は抵抗Ｒ３００３を介して同じく駆動回路３０５の入力部をなす端子Ｑ３１に接続される。駆動回路３０５の端子Ｑ３１と端子Ｑ３２との間には抵抗Ｒ３００５が接続され、端子Ｑ３２と端子Ｑ３３との間には抵抗Ｒ３００６が接続される。これら抵抗Ｒ３００５と抵抗Ｒ３００６との間の接続ノード（符号なし）は端子Ｑ３２を介して所定電圧ＶＲ２にバイアスされる。
【００２３】
上述の信号変換回路３０２の後段には、電流駆動回路３０３が接続される。この電流駆動回路３０３は、信号Ｓ５および信号Ｓ６からなる相補信号に応答して負電源ＶＰＰ−に向かう電流成分（Ｉ９，Ｉ１０）を有する信号Ｈ３および信号Ｈ４からなる相補信号（第３の相補信号）を出力するものであり、ｎｐｎ型バイポーラトランジスタＴ３０３１，Ｔ３０３２から構成される。ここで、一方のｎｐｎ型バイポーラトランジスタＴ３０３１のエミッタは、信号変換回路３０２を構成するｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと抵抗Ｒ３０２５との間、具体的には抵抗Ｒ３０２３と抵抗Ｒ３０２５との接続ノードＮＤ３に接続される。他方のｎｐｎ型バイポーラトランジスタＴ３０３２のエミッタは、信号変換回路３０２を構成するｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと抵抗Ｒ３０２６との間、具体的には抵抗Ｒ３０２４と抵抗Ｒ３０２６との接続ノードＮＤ４に接続され、これらトランジスタのベースは後述する接続ノードＮＤ５に現れる所定電位（負電源ＶＰＰ−を基準とした電位）に共通にバイアスされる。
【００２４】
また、ｎｐｎ型バイポーラトランジスタＴ３０３１のコレクタは駆動回路３０４の入力部をなす端子Ｑ２１に接続され、ｎｐｎ型バイポーラトランジスタＴ３０３２のコレクタは同じく駆動回路３０４の入力部をなす端子Ｑ２３に接続される。駆動回路３０４の端子Ｑ２１と端子Ｑ２２との間には抵抗Ｒ３００１が接続され、端子Ｑ２２と端子Ｑ２３との間には抵抗Ｒ３００２が接続される。これら抵抗Ｒ３００１と抵抗Ｒ３００２との間の接続ノード（符号なし）は端子Ｑ２２を介して所定電圧ＶＲ１にバイアスされる。
【００２５】
次に、駆動回路３０４は、信号Ｈ３および信号Ｈ４からなる相補信号に応答して出力用のパワーＭＯＳトランジスタ４０１を駆動するいわゆるハイサイドドライバとして機能するものであり、図４に示すように、バイアス回路Ｐ１１、コンパレータＣＭ１、バッファＢ１４、内部電源Ｐ１２から構成される。ここで、コンパレータＣＭ１の非反転入力部（＋）は端子Ｑ２１に接続され、その反転入力部（−）は端子Ｑ２３に接続される。このコンパレータＣＭ１の出力部はバッファＢ１４の入力部に接続され、このバッファＢ１４の出力部は端子Ｑ２４を介してパワーＭＯＳトランジスタ４０１のゲートに接続される。端子Ｑ２２にはバイアス回路Ｐ１１が接続され、前述の抵抗Ｒ３００１と抵抗Ｒ３００２との間の接続ノードがパワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準とした所定電圧ＶＲ１にバイアスされている。この実施の形態では、所定電圧ＶＲ１を、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）に設定するものとする。いま、電源ＶＤＤは１０Ｖであるから、その半分の５Ｖをソース電圧ＶＳに加算した電圧が所定電圧ＶＲ１となる。
【００２６】
図５に、バイアス回路Ｐ１１の構成例を示す。同図に示すように、バイアス回路Ｐ１１は、上述のソース電圧ＶＳが現れるノード（即ちパワーＭＯＳトランジスタ４０１のソース）と正電源ＶＰＰ＋との間に抵抗ＰＲおよびツェナー・ダイオードＰＤを直列接続し、このツェナー・ダイオードＰＤと並列に安定化コンデンサＰＣを接続して構成され、抵抗ＰＲとツェナー・ダイオードＰＤとの接続点に現れる電圧が所定電圧ＶＲ１とされる。この実施の形態１では、ツェナー・ダイオードＰＤの降伏電圧は電源ＶＤＤ（１０Ｖ）の２分の１に相当する５Ｖに設定されており、これにより、上述の所定電圧ＶＲ１としてソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）を発生するものとなっている。
【００２７】
説明を図４に戻す。内部電源Ｐ１２は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準として、電源ＶＤＤの電圧（１０Ｖ）に相当する電圧ＶＤ１を発生するものであり、基本的には上述の図５に示すバイアス回路と同様に構成される。ただしこの場合のツェナー・ダイオードＰＤの降伏電圧は電源ＶＤＤの電圧に相当する１０Ｖに設定される。この内部電源Ｐ１２は、ソース電圧ＶＳを基準として電源ＶＤＤに相当する電圧ＶＤ１を発生し、上述のコンパレータＣＭ１とバッファＢ１４に電源を供給する。従って、駆動回路３０４の電源系は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して変化すると共に、コンパレータＣＭ１およびバッファＢ１４に関する限り電源ＶＤＤと等価な電源として振る舞う。
【００２８】
さらに説明を図３に戻す。駆動回路３０５は、信号Ｌ３および信号Ｌ４からなる相補信号に応答して出力用のパワーＭＯＳトランジスタ４０２を駆動するいわゆるローサイドドライバとして機能するものであり、基本的には上述の駆動回路３０４と同様に構成される。ただし、この場合のバイアス回路Ｐ１１は、負電源ＶＰＰ−を基準として、電源ＶＤＤの２分の１に相当する電圧ＶＲ２を発生する。また、内部電源Ｐ１２は、パワーＭＯＳトランジスタ４０２のソース電圧（即ち負電源ＶＰＰ−）を基準として電源ＶＤＤに相当する電圧ＶＤ２を発生し、コンパレータＣＭ１およびバッファＢ１４に電源を供給する。端子Ｑ３１，Ｑ３２，Ｑ３３，Ｑ３４は端子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４に対応する。各構成要素の接続関係については駆動回路３０４と同様であり、その説明を省略する。
【００２９】
ここで、この実施の形態では、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態にある場合、このトランジスタを流れる電流Ｉ１を４ｍＡとし、この電流が分流された電流Ｉ３および電流Ｉ６をそれぞれ３ｍＡおよび１ｍＡとし、抵抗Ｒ３０２５を流れる電流Ｉ７が３ｍＡに達したときにｎｐｎ型バイポーラトランジスタＴ３０３１がオフ状態となり、且つｐｎｐ型バイポーラトランジスタＴ３０２１がオフ状態にある場合には電流Ｉ７が３ｍＡよりも小さな値となるように、抵抗Ｒ３０２１，Ｒ３０２３，Ｒ３０２５、および抵抗Ｒ３００７，Ｒ３００８の各値が設定されているものとする。抵抗Ｒ３０２２，Ｒ３０２４，Ｒ３０２６については、上述の抵抗Ｒ３０２１，Ｒ３０２３，Ｒ３０２５と同値に設定される。抵抗Ｒ３００１〜Ｒ３００６については、駆動回路３０４，３０５に供給すべき相補信号の振幅が適切になるように設定される。
【００３０】
次に、この実施の形態の動作を説明する。図６では、変調回路２００から出力されたＰＷＭ信号は、同相信号Ｓ１と位相が同一であるから、同相信号Ｓ１の波形を流用して表現している。
図１に示す入力段１００は、増幅率「１」の反転増幅器として機能し、基準信号ＶＲＥＦを中点として音楽信号ＶＩＮの位相を反転させた信号を出力する。これにより、音楽信号ＶＩＮが、後段側の変調回路２００の入力特性に適合する信号に変換される。変調回路２００は、前段の入力段１００から出力された音楽信号の情報成分をパルス幅に反映させてパルス信号に変調（ＰＷＭ）し、ＰＷＭ信号を生成する。駆動制御回路３００は、変調回路２００で生成されたＰＷＭ信号に基づき、出力用のパワーＭＯＳトランジスタ４０１とパワーＭＯＳトランジスタ４０２とを相補的に駆動する。これにより、出力端子ＴＯには電力増幅されたパルス信号が出力信号ＯＵＴとして現れる。
【００３１】
次に、図６を参照しながら図２に示す駆動制御回路３００の動作を詳細に説明する。相補信号生成回路３０１は、図１に示す変調回路２００から出力されたＰＷＭ信号に応答して、このＰＷＭ信号と同じ位相を有する同相信号Ｓ１と、逆の位相を有する逆相信号Ｓ２を生成する。図６に示す波形図では、初期状態において、変調回路２００から出力されたＰＷＭ信号はハイレベルにあり、これを入力する相補信号生成回路３０１は、同相信号Ｓ１としてハイレベルを出力し、逆相信号Ｓ２としてローレベルを出力する。従って、初期状態において同相信号Ｓ１と逆相信号Ｓ２との間には、電源ＶＤＤ（１０Ｖ）に相当するレベル差が存在し、同相信号Ｓ１が逆相信号Ｓ２よりも電源ＶＤＤに相当する電圧分だけ高くなっている。
【００３２】
相補信号生成回路３０１から出力された同相信号Ｓ１と逆相信号Ｓ２は、信号変換回路３０２を構成する抵抗Ｒ３０２１，Ｒ３０２２を介してｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２のエミッタに与えられる。ここで、抵抗Ｒ３０２１を介してハイレベルが与えられると、ｐｎｐ型バイポーラトランジスタＴ３０２１のエミッタからベースに向かって電流が流れ、そのエミッタ電圧がグランド電位にバイアスされたベース電圧よりもベース・エミッタ電圧Ｖｂｅだけ高い電圧に達すると、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態となる。このときにｐｎｐ型バイポーラトランジスタＴ３０２１を流れる電流Ｉ１は、抵抗Ｒ３０２１の値と端子間電圧とにより決定される一定電流（４ｍＡ）となる。この電流Ｉ１は、接続ノードＮＤ１において、抵抗Ｒ３０２３および抵抗Ｒ３０２５の直列抵抗と、抵抗Ｒ３００４および抵抗Ｒ３００６の直列抵抗との比率で電流Ｉ３（３ｍＡ）と電流Ｉ６（１ｍＡ）に分流される。電流Ｉ３は、抵抗Ｒ３０２３を介して接続ノードＮＤ３に向かって流れ、電流Ｉ６は、抵抗Ｒ３００４および抵抗Ｒ３００６を介して端子Ｑ３２に向かって流れる。
【００３３】
電流Ｉ３は、接続ノードＮＤ３において、ｎｐｎ型バイポーラトランジスタＴ３０３１から流れ込む電流と共に電流Ｉ７として抵抗Ｒ３０２５を介して負電源ＶＰＰ−に流れ込む。ここで、３ｍＡの電流Ｉ３を含む電流Ｉ７が抵抗Ｒ３０２５を流れると、接続ノードＮＤ３の電圧が上昇し、ｎｐｎ型バイポーラトランジスタＴ３０３１のエミッタに対するベースの電圧が、ベース・エミッタ電圧Ｖｂｅ以下となる。従って、ｎｐｎ型バイポーラトランジスタＴ３０３１がオフ状態となり、ｎｐｎ型バイポーラトランジスタＴ３０３１は電流Ｉ９を流さなくなる。以上のように、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態になると、電流Ｉ６として１ｍＡの電流が、駆動回路３０５の端子に接続された抵抗Ｒ３００６を介して端子Ｑ３２に向かって流れ、駆動回路３０４の端子間に接続された抵抗Ｒ３００１に電流は流れない（即ち電流Ｉ９が０ｍＡ）。
【００３４】
一方、この時、ｐｎｐ型バイポーラトランジスタＴ３０２２は、逆相信号Ｓ２がローレベルであるのでオフ状態となり、このｐｎｐ型バイポーラトランジスタＴ３０２２は電流を流さなくなる（Ｉ２＝０ｍＡ）。従って、接続ノードＮＤ２の電位は低下し、接続ノードＮＤ２には、駆動回路３０５の端子Ｑ３２から、抵抗Ｒ３００５、抵抗Ｒ３００３、抵抗Ｒ３０２４、抵抗Ｒ３０２６で定まる電流Ｉ５が流れ込む。即ち、電流Ｉ５が、駆動回路３０５の端子間に接続された抵抗Ｒ３００５を介して端子Ｑ３２から流れ出す。また、ｐｎｐ型バイポーラトランジスタＴ３０２２がオフ状態であるから、上述の電流Ｉ５は、抵抗Ｒ３０２４を介して接続ノードＮＤ４に向かって電流Ｉ４としてそのまま流れるが、前述したようにこの場合に抵抗Ｒ３０２６を流れる電流Ｉ８は３ｍＡよりも小さくなる。この結果、ｎｐｎ型バイポーラトランジスタＴ３０３２のエミッタに対するベースの電圧がベース・エミッタ電圧Ｖｂｅ以上となり、このｎｐｎ型バイポーラトランジスタＴ３０３２がオン状態となって電流Ｉ１０を流す。即ち、駆動回路３０４の端子間に接続された抵抗Ｒ３００２を介して端子Ｑ２２から電流Ｉ１０が流れ出す。
【００３５】
上述のように、電流Ｉ９は流れずに電流Ｉ１０が抵抗Ｒ３００２を介して駆動回路３０４の端子Ｑ２２から流れ出すのであるから、駆動回路３０４の端子Ｑ２１がバイアス電圧ＶＲ１に等しくなり、端子Ｑ２３がバイアス電圧ＶＲ１よりも低くなる結果、信号Ｈ３が信号Ｈ４よりも信号レベルが大きくなる。駆動回路３０４のコンパレータＣＭ１は、信号Ｈ３と信号Ｈ４との大小関係に応じた信号レベルを出力する。いま、信号Ｈ３が信号Ｈ４よりも信号レベルが大きいので、コンパレータＣＭ１はハイレベルを出力し、これを入力するバッファＢ１４は、パワーＭＯＳトランジスタ４０１のソースを基準として電源ＶＤＤに相当する信号レベルを有する信号Ｈ５をそのゲートに出力する。これにより、パワーＭＯＳトランジスタ４０１はオン状態となる。後述するように、パワーＭＯＳトランジスタ４０１，４０２は相補的に導通するように制御されるから、パワーＭＯＳトランジスタ４０１がオン状態、パワーＭＯＳトランジスタ４０２がオフ状態となり、出力信号ＯＵＴの信号レベル（即ちソース電圧ＶＳ）が正電源ＶＰＰ＋の電源電圧にまで上昇する。
【００３６】
このとき、駆動回路３０４の内部回路は、内部電源Ｐ１２から、ソース電圧ＶＳを基準とした電圧ＶＤ１を供給されるので、この駆動回路３０４の電源系はパワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して上昇する。このため、コンパレータＣＭ１の入力閾値もソース電圧ＶＳと共に上昇するが、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇するので、信号Ｈ３と信号Ｈ４の各信号レベルは駆動回路３０３ＨをなすコンパレータＣＭ１の入力特性に適合した状態を維持し、パワーＭＯＳトランジスタ４０１はオン状態に維持される。この状態では、信号Ｈ５の信号レベルは正電源ＶＰＰ＋より電圧ＶＤ１（＝ＶＤＤ）分だけ高い状態となる。
【００３７】
一方、電流Ｉ５が抵抗Ｒ３００５を介して駆動回路３０５の端子Ｑ３２から流れ出し、電流Ｉ６が抵抗Ｒ３００６を介して端子Ｑ３２に流れ込むのであるから、駆動回路３０５の端子Ｑ３１に与えられる信号Ｌ３がバイアス電圧ＶＲ２よりも低くなり、端子Ｑ３３に与えられる信号Ｌ４がバイアス電圧ＶＲ２よりも高くなる。この結果、信号Ｌ４が信号Ｌ３よりも信号レベルが大きくなる。従って、駆動回路３０５は、パワーＭＯＳトランジスタ４０２のソース電圧（ＶＰＰ−）に等しい信号レベルを有する信号Ｌ５をそのゲートに出力する。これにより、パワーＭＯＳトランジス４０２はオフ状態となる。
以上のように、初期状態ではパワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋の電圧に相当するハイレベルが出力された状態となっている。
【００３８】
このような初期状態から、図６に示す時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、これに応答してｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２がそれぞれオフ状態およびオン状態となる。このため、電流Ｉ９が流れ出し、電流Ｉ１０が流れなくなり、時刻ｔ２において信号Ｈ３と信号Ｈ４の大小関係が逆転する。そして、これら信号Ｈ３と信号Ｈ４を入力するコンパレータＣＭ１の出力信号がハイレベル（正電源ＶＰＰ＋より電圧ＶＤ１分だけ高い電圧状態）からローレベル（図４におけるソース電圧ＶＳに相当する電圧状態）に変化し、これを入力するバッファＢ１４の出力信号Ｈ５もローレベルに変化する。この結果、パワーＭＯＳトランジスタ４０１のゲート電圧がソース電圧ＶＳ（＝出力端子ＴＯの電位）と等しくなり、このパワーＭＯＳトランジスタ４０１がオフ状態となる。
【００３９】
また、時刻ｔ１においてＰＷＭ信号がローレベルに遷移し、ｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２がそれぞれオフ状態およびオン状態になると、これに応答して電流Ｉ５および電流Ｉ６がそれまでとは逆方向に流れ出し、信号Ｌ３と信号Ｌ４との大小関係が逆転する。従って、これを入力する駆動回路３０５から出力される信号Ｌ５がハイレベルに変化する。この結果、パワーＭＯＳトランジスタ４０２のゲート電圧がソース電圧に対して電圧ＶＤ２分だけ高くなり、このパワーＭＯＳトランジスタ４０２がオン状態となる。パワーＭＯＳトランジスタ４０２がオン状態になると、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳは出力信号ＯＵＴに伴って低下し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も低下する。
【００４０】
このとき、バイアス回路Ｐ１１が発生する電圧ＶＲ１もパワーＭＯＳトランジスタ４０１のソース電圧ＶＳの変化に伴って低下するので、信号Ｈ３と信号Ｈ４の大小関係が維持されたまま、これら信号レベルが駆動回路３０４の電源系と共に低下する。従ってコンパレータＣＭ１が出力する信号レベルはローレベル（ソース電圧ＶＳ）を維持し、出力信号ＯＵＴがローレベル（負電源ＶＰＰ−）に遷移する過程において、パワーＭＯＳトランジスタ４０１はオフ状態を維持する。
以上により、初期状態から時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、一方のパワーＭＯＳトランジスタ４０１がオフ状態となり、他方のパワーＭＯＳトランジスタ４０２がオン状態となって、出力信号ＯＵＴが正電源ＶＰＰ＋から負電源ＶＰＰ−に遷移し、ローレベルが出力される。
【００４１】
続いて、時刻ｔ３においてＰＷＭ信号がハイレベルに回復すると、これに応答して時刻ｔ４において信号Ｈ３がハイレベルとなり信号Ｈ４がローレベルとなる。従って、これら信号Ｈ３と信号Ｈ４を入力する駆動回路３０４は信号Ｈ５としてハイレベルを出力し、パワーＭＯＳトランジスタ４０１がオン状態となる。一方のローサイドドライバ側では、信号Ｌ３がローレベルになり、信号Ｌ４がハイレベルになる。従って、これら信号Ｌ３と信号Ｌ４を入力する駆動回路３０５は信号Ｌ５としてローレベルを出力し、パワーＭＯＳトランジスタ４０２はオフ状態となる。
【００４２】
ここで、パワーＭＯＳトランジスタ４０１がオン状態になると、そのソース電圧ＶＳ（＝出力信号ＯＵＴ）が上昇し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も上昇する。しかし、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇し、信号Ｈ３と信号Ｈ４の大小関係が維持されるので、コンパレータＣＭ１が出力する出力信号の信号レベルはハイレベル（ソース電圧ＶＳに対して電圧ＶＤ１分だけ高い電圧状態）を保つ。従って、出力信号ＯＵＴがハイレベルに遷移する過程において、パワーＭＯＳトランジスタ４０１はオン状態を維持する。よって、時刻ｔ３においてＰＷＭ信号がハイレベルになると、パワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋に相当するハイレベルが出力される。
以上により、音楽信号ＶＩＮに基づき変調されたパルス信号が電力増幅されて出力信号ＯＵＴとして出力される。
【００４３】
上述した実施の形態によれば、基本的には電流により信号が相補信号生成回路３０１から駆動回路３０４，３０５に伝達され、回路インピーダンスを低く出来るので、仮にこの信号経路と出力端子ＴＯとの間に寄生容量が形成されていたとしても、出力信号ＯＵＴが遷移する際に信号経路にノイズが重畳することが少ない。従って、増幅動作を安定化させることが可能になる。
以上、この発明の一実施形態を説明したが、この発明は、上述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、上述の実施の形態では、信号変換回路３０２および電流駆動回路３０３をバイポーラトランジスタを用いて構成したが、ＭＯＳトランジスタを用いて構成してもよい。
【００４４】
【発明の効果】
この発明によれば、ＰＷＭ信号から第１の相補信号を生成し、この第１の相補信号を、負電源を基準とする第２の相補信号に変換し、この第２の相補信号を駆動回路に供給するようにしたので、特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができ、しかも高耐圧プロセスの使用を必要最小限に抑えることができる。
【図面の簡単な説明】
【図１】 この発明の実施形態に係るＤ級増幅器の構成を示す図である。
【図２】 この実施形態に係る駆動制御回路の構成を示す回路図である。
【図３】 この実施形態に係る信号生成回路の構成を示す回路図である。
【図４】 この実施形態に係る駆動回路の構成を示す回路図である。
【図５】 この実施形態に係るバイアス回路の構成を示す図である。
【図６】 この実施形態に係るＤ級増幅器の動作を説明するための波形図である。
【図７】 従来技術に係るＤ級増幅器の構成図である。
【符号の説明】
ＤＡＭＰ：Ｄ級増幅器、１００：入力段、２００：変調回路、３００：駆動制御回路、３０１：相補信号生成回路、３０２：信号変換回路、３０３：電流駆動回路、４０１，４０２：パワーＭＯＳトランジスタ、Ｒ３０２１〜Ｒ３０２６，Ｒ３００１〜Ｒ３００８：抵抗、Ｔ３０２１，Ｔ３０２２：ｐｎｐ型バイポーラトランジスタ、Ｔ３０３１，Ｔ３０３２：ｎｐｎ型バイポーラトランジスタ、ＴＩ：入力端子、ＴＯ：出力端子。
【発明の属する技術分野】
本発明は、音楽信号などのアナログ信号をパルス信号に変換して電力増幅するＤ級増幅器（デジタルアンプ）に関し、特に出力用のパワーＭＯＳトランジスタを駆動制御するための回路技術に関する。
【０００２】
【従来の技術】
従来、音楽信号などのアナログ信号を入力信号とし、これをパルス信号に変換して電力増幅するＤ級増幅器が知られており、その出力端子には、ローパスフィルタを介してスピーカの入力端子が接続される。このＤ級増幅器によれば、入力信号の振幅（情報成分）がパルス幅に反映されて電力増幅されたパルス信号が出力される。そして、このパルス信号がローパスフィルタを通過することにより、電力増幅されたアナログ量の音楽信号が抽出され、この音楽信号がスピーカを駆動する。Ｄ級増幅器は、シリコンチップ上に形成することができるため、小型かつ安価に実現することができ、低消費電力が要求される携帯端末やパソコンなどに多用されている。
【０００３】
図７に、Ｄ級増幅器９００の構成と、その適用例を示す。
同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とするアナログ量の音楽信号ＶＩＮの発生源であり、この音楽信号に含まれる直流成分をカットするための入力コンデンサ（図示省略）を介してＤ級増幅器９００の入力端子ＴＩに接続される。Ｄ級増幅器９００は、いわゆるＰＷＭ増幅器（ＰＷＭ；Pulse Width Modulation）であって、入力段９０１、変調回路９０２、駆動回路９０３、ｎ型のパワーＭＯＳトランジスタ９０４，９０５からなる。
【０００４】
入力段９０１は、音楽信号ＶＩＮの中点を移動させて、電源ＶＤＤ（例えば１０Ｖ）で動作する変調回路９０２の入力特性に適合する信号に音楽信号ＶＩＮを変換するものである。変調回路９０２は、入力段９０１から出力された音楽信号をＰＷＭによりパルス信号に変換するものであり、音楽信号の情報成分がパルス幅に反映されて（音楽信号が）パルス信号に変調される。駆動回路９０３は、変調回路９０２により変調されたパルス信号に基づき、出力用のパワーＭＯＳトランジスタ９０４，９０５を相補的に駆動制御するものである。
【０００５】
パワーＭＯＳトランジスタ９０４は、正電源ＶＰＰ＋（例えば＋５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ハイレベルを出力するためのものである。また、パワーＭＯＳトランジスタ９０５は、負電源ＶＰＰ−（例えば−５０Ｖ）と出力端子ＴＯとの間に電流経路が接続され、ローレベルを出力するためのものである。出力端子ＴＯは、インダクタＬとコンデンサＣとからなるローパスフィルタを介してスピーカＳＰＫの入力端子に接続される。
【０００６】
このＤ級増幅器９００によれば、信号源ＳＩＧから入力された音楽信号ＶＩＮが、入力段９０１および変調回路９０２を経てパルス信号に変換される。このとき、変調回路９０２は、音楽信号ＶＩＮに応じてキャリア信号をパルス幅変調する。駆動回路９０３は、変調されたパルス信号に基づきパワーＭＯＳトランジスタ９０４，９０５を相補的に導通制御し、出力端子ＴＯに電力増幅されたパルス信号を出力する。この電力増幅されたパルス信号は、インダクタＬおよびコンデンサＣからなるローパスフィルタによりキャリア周波数成分が除去され、電力増幅されたアナログ量の音楽信号となってスピーカＳＰＫに供給される。
【０００７】
【発明が解決しようとする課題】
ところで、上述の変調回路９０２は、単一の電源ＶＤＤ（例えば１０Ｖ）で作動するように構成されたものであるから、その出力信号であるパルス信号のロウレベルは接地電位（０Ｖ）となり、ハイレベルは電源ＶＤＤが供給する電圧（１０Ｖ）となる。従って、そのような信号レベルを有するパルス信号をそのまま用いたのでは、ＭＯＳトランジスタの特性上、正電源ＶＰＰ＋（＋５０Ｖ）にドレインが接続されたパワーＭＯＳトランジスタ９０４を十分にオン状態に制御することはできず、また負電源ＶＰＰ−（−５０Ｖ）にソースが接続されたパワーＭＯＳトランジスタ９０５をオフ状態に制御することができない。そこで、駆動回路９０３には、変調回路９０２で変調されたパルス信号に基づき上述のパワーＭＯＳトランジスタ９０４，９０５を制御するための機能が必要とされる。
【０００８】
以下、駆動回路９０３について説明する。正電源ＶＰＰ＋から負電源ＶＰＰ−まで変化する信号を出力するパワーＭＯＳトランジスタの導通状態を制御するためには、正電源ＶＰＰ＋および負電源ＶＰＰ−に見合った大振幅のパルス信号を駆動回路９０３からパワーＭＯＳトランジスタ９０４，９０５のゲートに供給するものとすればよいが、その場合、高耐圧トランジスタを用いて駆動回路９０３を構成しなければならず、コストの上昇を招く。そのため、パワーＭＯＳトランジスタ９０４とパワーＭＯＳトランジスタ９０５とをそれぞれ駆動する回路の電源系を分離（アイソレート）することにより、各回路に印加される実効的な電源電圧を緩和する手法を用いて駆動回路９０３が構成されている。
【０００９】
図７に示す例では、パワーＭＯＳトランジスタ９０４，９０５の双方がｎ型であるため、駆動回路９０３は、パワーＭＯＳトランジスタ９０４のソース電圧、即ち出力端子ＴＯに現れる出力信号の電圧を基準とした電源系と、パワーＭＯＳトランジスタ９０５のソース電圧、即ち負電源ＶＰＰ−が供給する電圧を基準とした電源系とに分離される。そして、パワーＭＯＳトランジスタ９０４を駆動する回路の電源系は、出力端子ＴＯに現れる出力信号の電圧変化に追従して変動する。ところが、このように駆動回路９０３の電源系を出力端子ＴＯに現れる出力信号に追従させると、前段側の変調回路９０２が出力するパルス信号の信号レベルに対し駆動回路９０３の入力閾値が変動することになり、変調回路９０２から駆動回路９０３に信号を正しく伝送できなくなるという不都合を生じる。
【００１０】
このような不都合を解消するための第１の従来技術として、ブートストラップ回路技術を用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに昇圧するものがある。
また、第２の従来技術として、絶縁トランスを用いることにより、変調回路９０２が出力するパルス信号を駆動回路９０３側に適合した信号レベルに電圧変換するものがある。
さらに、第３の従来技術として、フォトカプラを用いることにより、変調回路９０２の出力信号を光信号に変換して駆動回路９０３側に伝送するものがある。
【００１１】
しかしながら、上述の第１の従来技術によれば、変調回路から出力される信号のレベルを変換するためにブートストラップ回路を用いているので、信号の周波数が高くなると動作が不安定になるという問題がある。
また、上述の第２、第３の従来技術によれば、絶縁トランスやフォトカプラなどの電子部品が比較的高価なためにコストが上昇する。しかも、これら電子部品を実装するためのスペースを確保しなければならず、装置が大型化する。
また、図７に示す従来構成では、変調回路９０２が１０Ｖ系の電源ＶＤＤで動作するものとしたが、仮に、入力段９０１、変調回路９０２、駆動回路９０３の全てのブロックが高電圧系の正電源ＶＰＰ＋，負電源ＶＰＰ−で動作するものとすれば、上述のように信号レベルを変換する必要はなく、回路構成を簡略化することができる。しかしこの場合、全ブロックに対して高耐圧プロセスの製造技術を使用することになるため、仮に各ブロックを別々にＩＣ化する場合であっても、個々のＩＣの製造コストが上昇することになる。
【００１２】
この発明は、上記事情に鑑みてなされたもので、特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができ、しかも高耐圧プロセスの使用を必要最小限に抑えることができるＤ級増幅器を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明は、正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器において、前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成する信号生成回路（例えば後述する相補信号生成回路３０１に相当する構成要素）と、前記第１の相補信号を、前記負電源を基準とした電圧成分を有する第２の相補信号に変換する信号変換回路（例えば後述する信号変換回路３０２に相当する構成要素）と、前記第２の相補信号に応答して前記負電源に向かう電流成分を有する第３の相補信号を出力する電流駆動回路（例えば後述する電流駆動回路３０３に相当する構成要素）と、前記第３の相補信号に応答して前記第１の出力用トランジスタを駆動する第１の駆動回路（例えば後述する駆動回路３０４に相当する構成要素）と、前記第２の相補信号に応答して前記第２の出力用トランジスタを駆動する第２の駆動回路（例えば後述する駆動回路３０５に相当する構成要素）と、を備え、前記信号変換回路が、グランド電位にベースが共通にバイアスされ、第１および第２の抵抗を介して前記第１の相補信号が現れる前記信号生成回路の出力部にエミッタがそれぞれ接続された第１および第２のバイポーラトランジスタと、前記第１および第２のバイポーラトランジスタのコレクタと前記負電源との間にそれぞれ接続された第３および第４の抵抗と、を備えて構成されたことを特徴とする。
【００１５】
また、請求項２に記載された発明は、請求項１に記載されたＤ級増幅器において、前記電流駆動回路が、前記第３および第４の抵抗にエミッタがそれぞれ接続され、前記負電源を基準とした所定電位にベースが共通にバイアスされた第３および第４のバイポーラトランジスタを備えたことを特徴とする。
さらに、請求項３に記載された発明は、請求項２に記載されたＤ級増幅器において、前記第３および第４のバイポーラトランジスタが、前記入力端子を介して外部から入力された信号に応じて交互にオン状態となるように、前記第１ないし第４の抵抗の値を設定したことを特徴とする。
【００１６】
この構成によれば、第１の相補信号は負電源を基準とした第２の信号に変換される。これにより、第２の相補信号に応答して第２の駆動回路が作動する。また、電流駆動回路は、第２の相補信号に応答して電流を出力する。第１の駆動回路は、電流駆動回路から出力された電流を受けて作動する。すなわち、この構成によれば、第１および第２の駆動回路は、負電源を基準として生成された信号を入力するため、第１および第２の駆動回路から望んだ入力信号の電位方向が常に一定となる。従って、例えば第１の駆動回路の電源系が出力端子の電位に追従して変化しても、その入力信号に応答して第１および第２の駆動回路により第１および第２の出力用トランジスタを駆動制御することが可能になる。
また、第１の相補信号をなす同相信号または逆相信号の何れかがハイレベルになると、第１および第２の抵抗の何れかを介して第１および第２のバイポーラトランジスタのエミッタ電圧が上昇し、これら第１および第２のバイポーラトランジスタの一方がオン状態となり、他方がオフ状態となる。いま、第１のトランジスタがオン状態になったものとすると、この第１のトランジスタと第３の抵抗との間の電位が上昇し、第３のバイポーラトランジスタのエミッタ電圧が上昇する。この結果、第３のバイポーラトランジスタがオフ状態となる。これに対し、オフ状態にある第２のバイポーラトランジスタと第４の抵抗との間の電位は低下し、第４のバイポーラトランジスタがオン状態となる。このため、第４のバイポーラトランジスタが電流を駆動する。
【００１７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１に、この実施の形態に係るＤ級増幅器ＤＡＭＰの構成を示す。同図において、信号源ＳＩＧは、接地電位（０Ｖ）を振幅の中点とした振幅を有する音楽信号（アナログ量）の発生源である。信号原ＳＩＧの信号は入力コンデンサＣＩＮを介して音楽信号ＶＩＮとしてＤ級増幅器ＤＡＭＰの入力端子ＴＩに与えられる。Ｄ級増幅器ＤＡＭＰは、いわゆるＰＷＭ増幅器であって、入力段１００、変調回路２００、駆動制御回路３００、ｎ型のパワーＭＯＳトランジスタ４０１，４０２（出力用トランジスタ）から構成される。
【００１８】
入力段１００は、入力抵抗Ｒ１と帰還抵抗Ｒ２（＝Ｒ１）とオペアンプＯＰとから構成される。入力抵抗Ｒ１の一端はオペアンプＯＰの反転入力部（−）に接続され、その他端は入力端子ＴＩに接続される。帰還抵抗Ｒ２は、オペアンプＯＰの反転入力部と出力部との間に接続される。オペアンプＯＰの非反転入力部（＋）には、基準電圧ＶＲＥＦが印加される。基準電圧ＶＲＥＦは、例えば標準の電源ＶＤＤが供給する電圧を抵抗分割して発生され、電源ＶＤＤの２分の１に設定される。この実施の形態では、電源ＶＤＤの電圧を「＋１０Ｖ」とし、この技術分野において標準的な電源電圧とする。変調回路２００は、前段の入力段１００から出力された音楽信号をＰＷＭによりパルス信号（ＰＷＭ信号）に変換するものである。駆動制御回路３００は、出力用のパワーＭＯＳトランジスタ４０１，４０２を相補的に駆動制御するものである。この駆動制御回路３００の詳細については後述する。
【００１９】
パワーＭＯＳトランジスタ４０１は、出力端子ＴＯにハイレベルを出力するためのものであって、ドレインおよびソースが正電源ＶＰＰ＋（高電源）および出力端子ＴＯにそれぞれ接続される。一方のパワーＭＯＳトランジスタ４０２は、出力端子ＴＯにローレベルを出力するためのものであって、ドレインおよびソースが出力端子ＴＯおよび負電源ＶＰＰ−（低電源）にそれぞれ接続される。この実施の形態１では、正電源ＶＰＰ＋の電圧を「＋５０Ｖ」とし、負電源ＶＰＰ−の電圧を「−５０Ｖ」とする。出力端子ＴＯには、インダクタＬおよびコンデンサＣからなるローパスフィルタを介してスピーカＳＰＫの一方の入力端子が接続され、このスピーカＳＰＫの他方の入力端子は接地される。インダクタＬおよびコンデンサＣからなるローパスフィルタの定数は、出力端子ＴＯを介してＤ級増幅器ＤＡＭＰから出力されるパルス信号からキャリア周波数成分を除去し、かつ音楽信号成分を通過させるように設定される。
上述のように、このＤ級増幅器ＤＡＭＰは、標準の電源ＶＤＤ、正電源ＶＰＰ＋、負電源ＶＰＰ−の３電源で動作するものとなっている。
【００２０】
次に、駆動制御回路３００の構成を詳細に説明する。図２に、駆動制御回路３００の構成を示す。なお、図２において、図１に示す構成要素と共通する要素には同一符号を付し、また、説明の便宜上、出力用のパワーＭＯＳトランジスタ４０１，４０２を併記する。
駆動制御回路３００の初段には相補信号生成回路３０１が設けられる。この相補信号生成回路３０１は、上述の変調回路２００から出力されたＰＷＭ信号の同相信号Ｓ１と逆相信号Ｓ２からなる相補信号（第１の相補信号）を生成するものであり、図３に示すように、バッファＢ１１，Ｂ１２および負論理入力型のバッファ（反転バッファ）Ｂ１３から構成される。具体的には、バッファＢ１１の入力部は、変調回路２００から出力されたＰＷＭ信号が与えられる端子Ｑ１１に接続され、その出力部はバッファＢ１２，Ｂ１３の入力部に共通に接続され、これらバッファＢ１２，Ｂ１３の出力部は端子Ｑ１２，Ｑ１３にそれぞれ接続される。バッファＢ１１，Ｂ１２，Ｂ１３は電源ＶＤＤとグランド電位が供給されて作動し、バッファＢ１２，Ｂ１３からＰＷＭ信号の同相信号Ｓ１と逆相信号Ｓ２とが端子Ｑ１２，Ｑ１３を介してそれぞれ出力される。これら同相信号Ｓ１および逆相信号Ｓ２は、グランド電位（０Ｖ）から電源ＶＤＤ（１０Ｖ）の振幅を有し、信号変換回路３０２に供給される。
【００２１】
上述の相補信号生成回路３０１の後段には信号変換回路３０２が接続される。この信号変換回路３０２は、同相信号Ｓ１および逆相信号Ｓ２からなる相補信号を、負電源ＶＰＰ−を基準とした電圧成分を有する相補信号Ｓ３，Ｓ４および相補信号Ｓ５，Ｓ６（第２の相補信号）に変換するものであり、抵抗Ｒ３０２１〜Ｒ３０２６およびｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２から構成される。ここで、ｐｎｐ型バイポーラトランジスタＴ３０２１のエミッタは抵抗Ｒ３０２１を介して相補信号生成回路３０１の一方の出力部である端子Ｑ１２に接続され、ｐｎｐ型バイポーラトランジスタＴ３０２２のエミッタは抵抗Ｒ３０２２を介して相補信号生成回路３０１の他方の出力部である端子Ｑ１３に接続され、これらｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２のベースはグランド電位に共通にバイアスされる。また、一方のｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと負電源ＶＰＰ−との間には抵抗Ｒ３０２３および抵抗Ｒ３０２５がこの順に直列接続され、他方のｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと負電源ＶＰＰ−との間には抵抗Ｒ３０２４および抵抗Ｒ３０２６がこの順に直列接続される。
【００２２】
また、ｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと抵抗Ｒ３０２３との接続ノードＮＤ１は抵抗Ｒ３００４を介して駆動回路３０５の入力部をなす端子Ｑ３３に接続され、ｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと抵抗Ｒ３０２４との接続ノードＮＤ２は抵抗Ｒ３００３を介して同じく駆動回路３０５の入力部をなす端子Ｑ３１に接続される。駆動回路３０５の端子Ｑ３１と端子Ｑ３２との間には抵抗Ｒ３００５が接続され、端子Ｑ３２と端子Ｑ３３との間には抵抗Ｒ３００６が接続される。これら抵抗Ｒ３００５と抵抗Ｒ３００６との間の接続ノード（符号なし）は端子Ｑ３２を介して所定電圧ＶＲ２にバイアスされる。
【００２３】
上述の信号変換回路３０２の後段には、電流駆動回路３０３が接続される。この電流駆動回路３０３は、信号Ｓ５および信号Ｓ６からなる相補信号に応答して負電源ＶＰＰ−に向かう電流成分（Ｉ９，Ｉ１０）を有する信号Ｈ３および信号Ｈ４からなる相補信号（第３の相補信号）を出力するものであり、ｎｐｎ型バイポーラトランジスタＴ３０３１，Ｔ３０３２から構成される。ここで、一方のｎｐｎ型バイポーラトランジスタＴ３０３１のエミッタは、信号変換回路３０２を構成するｐｎｐ型バイポーラトランジスタＴ３０２１のコレクタと抵抗Ｒ３０２５との間、具体的には抵抗Ｒ３０２３と抵抗Ｒ３０２５との接続ノードＮＤ３に接続される。他方のｎｐｎ型バイポーラトランジスタＴ３０３２のエミッタは、信号変換回路３０２を構成するｐｎｐ型バイポーラトランジスタＴ３０２２のコレクタと抵抗Ｒ３０２６との間、具体的には抵抗Ｒ３０２４と抵抗Ｒ３０２６との接続ノードＮＤ４に接続され、これらトランジスタのベースは後述する接続ノードＮＤ５に現れる所定電位（負電源ＶＰＰ−を基準とした電位）に共通にバイアスされる。
【００２４】
また、ｎｐｎ型バイポーラトランジスタＴ３０３１のコレクタは駆動回路３０４の入力部をなす端子Ｑ２１に接続され、ｎｐｎ型バイポーラトランジスタＴ３０３２のコレクタは同じく駆動回路３０４の入力部をなす端子Ｑ２３に接続される。駆動回路３０４の端子Ｑ２１と端子Ｑ２２との間には抵抗Ｒ３００１が接続され、端子Ｑ２２と端子Ｑ２３との間には抵抗Ｒ３００２が接続される。これら抵抗Ｒ３００１と抵抗Ｒ３００２との間の接続ノード（符号なし）は端子Ｑ２２を介して所定電圧ＶＲ１にバイアスされる。
【００２５】
次に、駆動回路３０４は、信号Ｈ３および信号Ｈ４からなる相補信号に応答して出力用のパワーＭＯＳトランジスタ４０１を駆動するいわゆるハイサイドドライバとして機能するものであり、図４に示すように、バイアス回路Ｐ１１、コンパレータＣＭ１、バッファＢ１４、内部電源Ｐ１２から構成される。ここで、コンパレータＣＭ１の非反転入力部（＋）は端子Ｑ２１に接続され、その反転入力部（−）は端子Ｑ２３に接続される。このコンパレータＣＭ１の出力部はバッファＢ１４の入力部に接続され、このバッファＢ１４の出力部は端子Ｑ２４を介してパワーＭＯＳトランジスタ４０１のゲートに接続される。端子Ｑ２２にはバイアス回路Ｐ１１が接続され、前述の抵抗Ｒ３００１と抵抗Ｒ３００２との間の接続ノードがパワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準とした所定電圧ＶＲ１にバイアスされている。この実施の形態では、所定電圧ＶＲ１を、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）に設定するものとする。いま、電源ＶＤＤは１０Ｖであるから、その半分の５Ｖをソース電圧ＶＳに加算した電圧が所定電圧ＶＲ１となる。
【００２６】
図５に、バイアス回路Ｐ１１の構成例を示す。同図に示すように、バイアス回路Ｐ１１は、上述のソース電圧ＶＳが現れるノード（即ちパワーＭＯＳトランジスタ４０１のソース）と正電源ＶＰＰ＋との間に抵抗ＰＲおよびツェナー・ダイオードＰＤを直列接続し、このツェナー・ダイオードＰＤと並列に安定化コンデンサＰＣを接続して構成され、抵抗ＰＲとツェナー・ダイオードＰＤとの接続点に現れる電圧が所定電圧ＶＲ１とされる。この実施の形態１では、ツェナー・ダイオードＰＤの降伏電圧は電源ＶＤＤ（１０Ｖ）の２分の１に相当する５Ｖに設定されており、これにより、上述の所定電圧ＶＲ１としてソース電圧ＶＳに電源ＶＤＤの２分の１を加えた値（＝ＶＳ＋ＶＤＤ／２）を発生するものとなっている。
【００２７】
説明を図４に戻す。内部電源Ｐ１２は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳを基準として、電源ＶＤＤの電圧（１０Ｖ）に相当する電圧ＶＤ１を発生するものであり、基本的には上述の図５に示すバイアス回路と同様に構成される。ただしこの場合のツェナー・ダイオードＰＤの降伏電圧は電源ＶＤＤの電圧に相当する１０Ｖに設定される。この内部電源Ｐ１２は、ソース電圧ＶＳを基準として電源ＶＤＤに相当する電圧ＶＤ１を発生し、上述のコンパレータＣＭ１とバッファＢ１４に電源を供給する。従って、駆動回路３０４の電源系は、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して変化すると共に、コンパレータＣＭ１およびバッファＢ１４に関する限り電源ＶＤＤと等価な電源として振る舞う。
【００２８】
さらに説明を図３に戻す。駆動回路３０５は、信号Ｌ３および信号Ｌ４からなる相補信号に応答して出力用のパワーＭＯＳトランジスタ４０２を駆動するいわゆるローサイドドライバとして機能するものであり、基本的には上述の駆動回路３０４と同様に構成される。ただし、この場合のバイアス回路Ｐ１１は、負電源ＶＰＰ−を基準として、電源ＶＤＤの２分の１に相当する電圧ＶＲ２を発生する。また、内部電源Ｐ１２は、パワーＭＯＳトランジスタ４０２のソース電圧（即ち負電源ＶＰＰ−）を基準として電源ＶＤＤに相当する電圧ＶＤ２を発生し、コンパレータＣＭ１およびバッファＢ１４に電源を供給する。端子Ｑ３１，Ｑ３２，Ｑ３３，Ｑ３４は端子Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４に対応する。各構成要素の接続関係については駆動回路３０４と同様であり、その説明を省略する。
【００２９】
ここで、この実施の形態では、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態にある場合、このトランジスタを流れる電流Ｉ１を４ｍＡとし、この電流が分流された電流Ｉ３および電流Ｉ６をそれぞれ３ｍＡおよび１ｍＡとし、抵抗Ｒ３０２５を流れる電流Ｉ７が３ｍＡに達したときにｎｐｎ型バイポーラトランジスタＴ３０３１がオフ状態となり、且つｐｎｐ型バイポーラトランジスタＴ３０２１がオフ状態にある場合には電流Ｉ７が３ｍＡよりも小さな値となるように、抵抗Ｒ３０２１，Ｒ３０２３，Ｒ３０２５、および抵抗Ｒ３００７，Ｒ３００８の各値が設定されているものとする。抵抗Ｒ３０２２，Ｒ３０２４，Ｒ３０２６については、上述の抵抗Ｒ３０２１，Ｒ３０２３，Ｒ３０２５と同値に設定される。抵抗Ｒ３００１〜Ｒ３００６については、駆動回路３０４，３０５に供給すべき相補信号の振幅が適切になるように設定される。
【００３０】
次に、この実施の形態の動作を説明する。図６では、変調回路２００から出力されたＰＷＭ信号は、同相信号Ｓ１と位相が同一であるから、同相信号Ｓ１の波形を流用して表現している。
図１に示す入力段１００は、増幅率「１」の反転増幅器として機能し、基準信号ＶＲＥＦを中点として音楽信号ＶＩＮの位相を反転させた信号を出力する。これにより、音楽信号ＶＩＮが、後段側の変調回路２００の入力特性に適合する信号に変換される。変調回路２００は、前段の入力段１００から出力された音楽信号の情報成分をパルス幅に反映させてパルス信号に変調（ＰＷＭ）し、ＰＷＭ信号を生成する。駆動制御回路３００は、変調回路２００で生成されたＰＷＭ信号に基づき、出力用のパワーＭＯＳトランジスタ４０１とパワーＭＯＳトランジスタ４０２とを相補的に駆動する。これにより、出力端子ＴＯには電力増幅されたパルス信号が出力信号ＯＵＴとして現れる。
【００３１】
次に、図６を参照しながら図２に示す駆動制御回路３００の動作を詳細に説明する。相補信号生成回路３０１は、図１に示す変調回路２００から出力されたＰＷＭ信号に応答して、このＰＷＭ信号と同じ位相を有する同相信号Ｓ１と、逆の位相を有する逆相信号Ｓ２を生成する。図６に示す波形図では、初期状態において、変調回路２００から出力されたＰＷＭ信号はハイレベルにあり、これを入力する相補信号生成回路３０１は、同相信号Ｓ１としてハイレベルを出力し、逆相信号Ｓ２としてローレベルを出力する。従って、初期状態において同相信号Ｓ１と逆相信号Ｓ２との間には、電源ＶＤＤ（１０Ｖ）に相当するレベル差が存在し、同相信号Ｓ１が逆相信号Ｓ２よりも電源ＶＤＤに相当する電圧分だけ高くなっている。
【００３２】
相補信号生成回路３０１から出力された同相信号Ｓ１と逆相信号Ｓ２は、信号変換回路３０２を構成する抵抗Ｒ３０２１，Ｒ３０２２を介してｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２のエミッタに与えられる。ここで、抵抗Ｒ３０２１を介してハイレベルが与えられると、ｐｎｐ型バイポーラトランジスタＴ３０２１のエミッタからベースに向かって電流が流れ、そのエミッタ電圧がグランド電位にバイアスされたベース電圧よりもベース・エミッタ電圧Ｖｂｅだけ高い電圧に達すると、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態となる。このときにｐｎｐ型バイポーラトランジスタＴ３０２１を流れる電流Ｉ１は、抵抗Ｒ３０２１の値と端子間電圧とにより決定される一定電流（４ｍＡ）となる。この電流Ｉ１は、接続ノードＮＤ１において、抵抗Ｒ３０２３および抵抗Ｒ３０２５の直列抵抗と、抵抗Ｒ３００４および抵抗Ｒ３００６の直列抵抗との比率で電流Ｉ３（３ｍＡ）と電流Ｉ６（１ｍＡ）に分流される。電流Ｉ３は、抵抗Ｒ３０２３を介して接続ノードＮＤ３に向かって流れ、電流Ｉ６は、抵抗Ｒ３００４および抵抗Ｒ３００６を介して端子Ｑ３２に向かって流れる。
【００３３】
電流Ｉ３は、接続ノードＮＤ３において、ｎｐｎ型バイポーラトランジスタＴ３０３１から流れ込む電流と共に電流Ｉ７として抵抗Ｒ３０２５を介して負電源ＶＰＰ−に流れ込む。ここで、３ｍＡの電流Ｉ３を含む電流Ｉ７が抵抗Ｒ３０２５を流れると、接続ノードＮＤ３の電圧が上昇し、ｎｐｎ型バイポーラトランジスタＴ３０３１のエミッタに対するベースの電圧が、ベース・エミッタ電圧Ｖｂｅ以下となる。従って、ｎｐｎ型バイポーラトランジスタＴ３０３１がオフ状態となり、ｎｐｎ型バイポーラトランジスタＴ３０３１は電流Ｉ９を流さなくなる。以上のように、ｐｎｐ型バイポーラトランジスタＴ３０２１がオン状態になると、電流Ｉ６として１ｍＡの電流が、駆動回路３０５の端子に接続された抵抗Ｒ３００６を介して端子Ｑ３２に向かって流れ、駆動回路３０４の端子間に接続された抵抗Ｒ３００１に電流は流れない（即ち電流Ｉ９が０ｍＡ）。
【００３４】
一方、この時、ｐｎｐ型バイポーラトランジスタＴ３０２２は、逆相信号Ｓ２がローレベルであるのでオフ状態となり、このｐｎｐ型バイポーラトランジスタＴ３０２２は電流を流さなくなる（Ｉ２＝０ｍＡ）。従って、接続ノードＮＤ２の電位は低下し、接続ノードＮＤ２には、駆動回路３０５の端子Ｑ３２から、抵抗Ｒ３００５、抵抗Ｒ３００３、抵抗Ｒ３０２４、抵抗Ｒ３０２６で定まる電流Ｉ５が流れ込む。即ち、電流Ｉ５が、駆動回路３０５の端子間に接続された抵抗Ｒ３００５を介して端子Ｑ３２から流れ出す。また、ｐｎｐ型バイポーラトランジスタＴ３０２２がオフ状態であるから、上述の電流Ｉ５は、抵抗Ｒ３０２４を介して接続ノードＮＤ４に向かって電流Ｉ４としてそのまま流れるが、前述したようにこの場合に抵抗Ｒ３０２６を流れる電流Ｉ８は３ｍＡよりも小さくなる。この結果、ｎｐｎ型バイポーラトランジスタＴ３０３２のエミッタに対するベースの電圧がベース・エミッタ電圧Ｖｂｅ以上となり、このｎｐｎ型バイポーラトランジスタＴ３０３２がオン状態となって電流Ｉ１０を流す。即ち、駆動回路３０４の端子間に接続された抵抗Ｒ３００２を介して端子Ｑ２２から電流Ｉ１０が流れ出す。
【００３５】
上述のように、電流Ｉ９は流れずに電流Ｉ１０が抵抗Ｒ３００２を介して駆動回路３０４の端子Ｑ２２から流れ出すのであるから、駆動回路３０４の端子Ｑ２１がバイアス電圧ＶＲ１に等しくなり、端子Ｑ２３がバイアス電圧ＶＲ１よりも低くなる結果、信号Ｈ３が信号Ｈ４よりも信号レベルが大きくなる。駆動回路３０４のコンパレータＣＭ１は、信号Ｈ３と信号Ｈ４との大小関係に応じた信号レベルを出力する。いま、信号Ｈ３が信号Ｈ４よりも信号レベルが大きいので、コンパレータＣＭ１はハイレベルを出力し、これを入力するバッファＢ１４は、パワーＭＯＳトランジスタ４０１のソースを基準として電源ＶＤＤに相当する信号レベルを有する信号Ｈ５をそのゲートに出力する。これにより、パワーＭＯＳトランジスタ４０１はオン状態となる。後述するように、パワーＭＯＳトランジスタ４０１，４０２は相補的に導通するように制御されるから、パワーＭＯＳトランジスタ４０１がオン状態、パワーＭＯＳトランジスタ４０２がオフ状態となり、出力信号ＯＵＴの信号レベル（即ちソース電圧ＶＳ）が正電源ＶＰＰ＋の電源電圧にまで上昇する。
【００３６】
このとき、駆動回路３０４の内部回路は、内部電源Ｐ１２から、ソース電圧ＶＳを基準とした電圧ＶＤ１を供給されるので、この駆動回路３０４の電源系はパワーＭＯＳトランジスタ４０１のソース電圧ＶＳに追従して上昇する。このため、コンパレータＣＭ１の入力閾値もソース電圧ＶＳと共に上昇するが、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇するので、信号Ｈ３と信号Ｈ４の各信号レベルは駆動回路３０３ＨをなすコンパレータＣＭ１の入力特性に適合した状態を維持し、パワーＭＯＳトランジスタ４０１はオン状態に維持される。この状態では、信号Ｈ５の信号レベルは正電源ＶＰＰ＋より電圧ＶＤ１（＝ＶＤＤ）分だけ高い状態となる。
【００３７】
一方、電流Ｉ５が抵抗Ｒ３００５を介して駆動回路３０５の端子Ｑ３２から流れ出し、電流Ｉ６が抵抗Ｒ３００６を介して端子Ｑ３２に流れ込むのであるから、駆動回路３０５の端子Ｑ３１に与えられる信号Ｌ３がバイアス電圧ＶＲ２よりも低くなり、端子Ｑ３３に与えられる信号Ｌ４がバイアス電圧ＶＲ２よりも高くなる。この結果、信号Ｌ４が信号Ｌ３よりも信号レベルが大きくなる。従って、駆動回路３０５は、パワーＭＯＳトランジスタ４０２のソース電圧（ＶＰＰ−）に等しい信号レベルを有する信号Ｌ５をそのゲートに出力する。これにより、パワーＭＯＳトランジス４０２はオフ状態となる。
以上のように、初期状態ではパワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋の電圧に相当するハイレベルが出力された状態となっている。
【００３８】
このような初期状態から、図６に示す時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、これに応答してｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２がそれぞれオフ状態およびオン状態となる。このため、電流Ｉ９が流れ出し、電流Ｉ１０が流れなくなり、時刻ｔ２において信号Ｈ３と信号Ｈ４の大小関係が逆転する。そして、これら信号Ｈ３と信号Ｈ４を入力するコンパレータＣＭ１の出力信号がハイレベル（正電源ＶＰＰ＋より電圧ＶＤ１分だけ高い電圧状態）からローレベル（図４におけるソース電圧ＶＳに相当する電圧状態）に変化し、これを入力するバッファＢ１４の出力信号Ｈ５もローレベルに変化する。この結果、パワーＭＯＳトランジスタ４０１のゲート電圧がソース電圧ＶＳ（＝出力端子ＴＯの電位）と等しくなり、このパワーＭＯＳトランジスタ４０１がオフ状態となる。
【００３９】
また、時刻ｔ１においてＰＷＭ信号がローレベルに遷移し、ｐｎｐ型バイポーラトランジスタＴ３０２１，Ｔ３０２２がそれぞれオフ状態およびオン状態になると、これに応答して電流Ｉ５および電流Ｉ６がそれまでとは逆方向に流れ出し、信号Ｌ３と信号Ｌ４との大小関係が逆転する。従って、これを入力する駆動回路３０５から出力される信号Ｌ５がハイレベルに変化する。この結果、パワーＭＯＳトランジスタ４０２のゲート電圧がソース電圧に対して電圧ＶＤ２分だけ高くなり、このパワーＭＯＳトランジスタ４０２がオン状態となる。パワーＭＯＳトランジスタ４０２がオン状態になると、パワーＭＯＳトランジスタ４０１のソース電圧ＶＳは出力信号ＯＵＴに伴って低下し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も低下する。
【００４０】
このとき、バイアス回路Ｐ１１が発生する電圧ＶＲ１もパワーＭＯＳトランジスタ４０１のソース電圧ＶＳの変化に伴って低下するので、信号Ｈ３と信号Ｈ４の大小関係が維持されたまま、これら信号レベルが駆動回路３０４の電源系と共に低下する。従ってコンパレータＣＭ１が出力する信号レベルはローレベル（ソース電圧ＶＳ）を維持し、出力信号ＯＵＴがローレベル（負電源ＶＰＰ−）に遷移する過程において、パワーＭＯＳトランジスタ４０１はオフ状態を維持する。
以上により、初期状態から時刻ｔ１においてＰＷＭ信号がローレベルに遷移すると、一方のパワーＭＯＳトランジスタ４０１がオフ状態となり、他方のパワーＭＯＳトランジスタ４０２がオン状態となって、出力信号ＯＵＴが正電源ＶＰＰ＋から負電源ＶＰＰ−に遷移し、ローレベルが出力される。
【００４１】
続いて、時刻ｔ３においてＰＷＭ信号がハイレベルに回復すると、これに応答して時刻ｔ４において信号Ｈ３がハイレベルとなり信号Ｈ４がローレベルとなる。従って、これら信号Ｈ３と信号Ｈ４を入力する駆動回路３０４は信号Ｈ５としてハイレベルを出力し、パワーＭＯＳトランジスタ４０１がオン状態となる。一方のローサイドドライバ側では、信号Ｌ３がローレベルになり、信号Ｌ４がハイレベルになる。従って、これら信号Ｌ３と信号Ｌ４を入力する駆動回路３０５は信号Ｌ５としてローレベルを出力し、パワーＭＯＳトランジスタ４０２はオフ状態となる。
【００４２】
ここで、パワーＭＯＳトランジスタ４０１がオン状態になると、そのソース電圧ＶＳ（＝出力信号ＯＵＴ）が上昇し、これを基準として内部電源Ｐ１２が発生する電圧ＶＤ１も上昇する。しかし、バイアス回路Ｐ１１が発生する電圧ＶＲ１もソース電圧ＶＳに追従して上昇し、信号Ｈ３と信号Ｈ４の大小関係が維持されるので、コンパレータＣＭ１が出力する出力信号の信号レベルはハイレベル（ソース電圧ＶＳに対して電圧ＶＤ１分だけ高い電圧状態）を保つ。従って、出力信号ＯＵＴがハイレベルに遷移する過程において、パワーＭＯＳトランジスタ４０１はオン状態を維持する。よって、時刻ｔ３においてＰＷＭ信号がハイレベルになると、パワーＭＯＳトランジスタ４０１がオン状態となり、パワーＭＯＳトランジスタ４０２がオフ状態となって、出力信号ＯＵＴとして正電源ＶＰＰ＋に相当するハイレベルが出力される。
以上により、音楽信号ＶＩＮに基づき変調されたパルス信号が電力増幅されて出力信号ＯＵＴとして出力される。
【００４３】
上述した実施の形態によれば、基本的には電流により信号が相補信号生成回路３０１から駆動回路３０４，３０５に伝達され、回路インピーダンスを低く出来るので、仮にこの信号経路と出力端子ＴＯとの間に寄生容量が形成されていたとしても、出力信号ＯＵＴが遷移する際に信号経路にノイズが重畳することが少ない。従って、増幅動作を安定化させることが可能になる。
以上、この発明の一実施形態を説明したが、この発明は、上述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば、上述の実施の形態では、信号変換回路３０２および電流駆動回路３０３をバイポーラトランジスタを用いて構成したが、ＭＯＳトランジスタを用いて構成してもよい。
【００４４】
【発明の効果】
この発明によれば、ＰＷＭ信号から第１の相補信号を生成し、この第１の相補信号を、負電源を基準とする第２の相補信号に変換し、この第２の相補信号を駆動回路に供給するようにしたので、特殊な回路技術や電子部品を用いることなく出力用のパワーＭＯＳトランジスタを駆動制御することができ、しかも高耐圧プロセスの使用を必要最小限に抑えることができる。
【図面の簡単な説明】
【図１】 この発明の実施形態に係るＤ級増幅器の構成を示す図である。
【図２】 この実施形態に係る駆動制御回路の構成を示す回路図である。
【図３】 この実施形態に係る信号生成回路の構成を示す回路図である。
【図４】 この実施形態に係る駆動回路の構成を示す回路図である。
【図５】 この実施形態に係るバイアス回路の構成を示す図である。
【図６】 この実施形態に係るＤ級増幅器の動作を説明するための波形図である。
【図７】 従来技術に係るＤ級増幅器の構成図である。
【符号の説明】
ＤＡＭＰ：Ｄ級増幅器、１００：入力段、２００：変調回路、３００：駆動制御回路、３０１：相補信号生成回路、３０２：信号変換回路、３０３：電流駆動回路、４０１，４０２：パワーＭＯＳトランジスタ、Ｒ３０２１〜Ｒ３０２６，Ｒ３００１〜Ｒ３００８：抵抗、Ｔ３０２１，Ｔ３０２２：ｐｎｐ型バイポーラトランジスタ、Ｔ３０３１，Ｔ３０３２：ｎｐｎ型バイポーラトランジスタ、ＴＩ：入力端子、ＴＯ：出力端子。
Claims (3)
- 正電源と出力端子との間に電流経路が接続された第１の出力用トランジスタと、負電源と前記出力端子との間に電流経路が接続された第２の出力用トランジスタとを有し、入力端子を介して外部から入力された信号に含まれる情報成分をパルス幅に反映させて該信号をパルス信号に変調し、該パルス信号に基づき前記第１および第２の出力用トランジスタを相補的に導通させるように構成されたＤ級増幅器 において、
前記パルス信号の同相信号および逆相信号からなる第１の相補信号を生成する信号生成回路と、
前記第１の相補信号を、前記負電源を基準とした電圧成分を有する第２の相補信号に変換する信号変換回路と、
前記第２の相補信号に応答して前記負電源に向かう電流成分を有する第３の相補信号を出力する電流駆動回路と、
前記第３の相補信号に応答して前記第１の出力用トランジスタを駆動する第１の駆動回路と、
前記第２の相補信号に応答して前記第２の出力用トランジスタを駆動する第２の駆動回路と、を備え、
前記信号変換回路が、
グランド電位にベースが共通にバイアスされ、第１および第２の抵抗を介して前記第１の相補信号が現れる前記信号生成回路の出力部にエミッタがそれぞれ接続された第１および第２のバイポーラトランジスタと、
前記第１および第２のバイポーラトランジスタのコレクタと前記負電源との間にそれぞれ接続された第３および第４の抵抗と、
を備えて構成されたことを特徴とするＤ級増幅器。 - 前記電流駆動回路が、
前記第３および第４の抵抗にエミッタがそれぞれ接続され、前記第１の駆動回路の入力部にコレクタが接続され、前記負電源を基準とした所定電位にベースが共通にバイアスされた第３および第４のバイポーラトランジスタを備えて構成されたことを特徴とする請求項１に記載されたＤ級増幅器。 - 前記第３および第４のバイポーラトランジスタが、前記入力端子を介して外部から入力された信号に応じて交互にオン状態となるように、前記第１ないし第４の抵抗の値を設定したことを特徴とする請求項２に記載されたＤ級増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002226628A JP3922129B2 (ja) | 2002-08-02 | 2002-08-02 | Ｄ級増幅器 |
| US10/632,248 US6937091B2 (en) | 2002-08-02 | 2003-08-01 | Class D amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002226628A JP3922129B2 (ja) | 2002-08-02 | 2002-08-02 | Ｄ級増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072276A JP2004072276A (ja) | 2004-03-04 |
| JP3922129B2 true JP3922129B2 (ja) | 2007-05-30 |
Family
ID=31185081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002226628A Expired - Fee Related JP3922129B2 (ja) | 2002-08-02 | 2002-08-02 | Ｄ級増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6937091B2 (ja) |
| JP (1) | JP3922129B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7209468B2 (en) * | 2000-12-22 | 2007-04-24 | Terahop Networks, Inc. | Forming communication cluster of wireless AD HOC network based on common designation |
| SE0201859D0 (sv) * | 2002-06-17 | 2002-06-17 | Ericsson Telefon Ab L M | An arrangement in a pulse amplifier |
| JP2006050151A (ja) * | 2004-08-03 | 2006-02-16 | Pioneer Electronic Corp | Ｄ級増幅器 |
| JP4820544B2 (ja) * | 2004-10-27 | 2011-11-24 | 株式会社エヌエフ回路設計ブロック | リニア動作の電力増幅回路および電力増幅器 |
| US7423894B2 (en) * | 2006-03-03 | 2008-09-09 | Advanced Energy Industries, Inc. | Interleaved soft switching bridge power converter |
| US7463089B1 (en) * | 2006-07-28 | 2008-12-09 | National Semiconductor Corporation | Class D audio power amplifier for mobile applications |
| JP2009118447A (ja) * | 2007-10-18 | 2009-05-28 | Onkyo Corp | スイッチングアンプ |
| KR101569902B1 (ko) | 2008-02-13 | 2015-11-18 | 페어차일드코리아반도체 주식회사 | 컨버터 |
| WO2009128130A1 (ja) * | 2008-04-14 | 2009-10-22 | 株式会社フライングモール | デジタル電力増幅器 |
| US7982525B2 (en) * | 2009-02-20 | 2011-07-19 | Conexant Systems, Inc. | Systems and methods for driving high power stages using lower voltage processes |
| US8410839B2 (en) * | 2009-02-20 | 2013-04-02 | Conexant Systems, Inc. | Systems and methods for driving high power states using lower voltage processes |
| US8421518B2 (en) | 2011-03-09 | 2013-04-16 | Conexant Systems, Inc. | High speed level shifters and method of operation |
| CN107567144B (zh) * | 2017-09-26 | 2023-12-26 | 上海晶丰明源半导体股份有限公司 | 调色控制器、调色控制芯片及调光调色led驱动控制电路 |
| US11271566B2 (en) * | 2018-12-14 | 2022-03-08 | Integrated Device Technology, Inc. | Digital logic compatible inputs in compound semiconductor circuits |
| JP7411411B2 (ja) * | 2019-12-27 | 2024-01-11 | ローランド株式会社 | 楽音信号の増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838193A (en) * | 1996-11-26 | 1998-11-17 | Motorola, Inc. | Time-delay compensating wideband class-s modulator and method therefor |
-
2002
- 2002-08-02 JP JP2002226628A patent/JP3922129B2/ja not_active Expired - Fee Related
-
2003
- 2003-08-01 US US10/632,248 patent/US6937091B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040021512A1 (en) | 2004-02-05 |
| US6937091B2 (en) | 2005-08-30 |
| JP2004072276A (ja) | 2004-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3922129B2 (ja) | Ｄ級増幅器 | |
| US7400191B2 (en) | Switching power amplifier | |
| US7463089B1 (en) | Class D audio power amplifier for mobile applications | |
| US7339425B2 (en) | Class-D audio amplifier with half-swing pulse-width-modulation | |
| KR101606400B1 (ko) | 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버 | |
| US7705672B1 (en) | Buck converters as power amplifier | |
| JP2004336643A (ja) | 電力増幅回路 | |
| US8433078B2 (en) | High perceived audio quality class D amplifier | |
| JP3928515B2 (ja) | Ｄ級増幅器 | |
| JP2013546284A (ja) | Ｐｗｍコンパレータ及びｄ級増幅器 | |
| US7414474B2 (en) | Operational amplifier | |
| JP3941549B2 (ja) | Ｄ級増幅器 | |
| US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
| JP2006501718A (ja) | 電力ｍｏｓトランジスタのゲート駆動回路 | |
| JP5465548B2 (ja) | レベルシフト回路 | |
| US8030864B2 (en) | Motor drive circuit | |
| JP3988555B2 (ja) | Ｄ級増幅器 | |
| JP2000022451A (ja) | 信号処理回路装置 | |
| JP2002344250A (ja) | オーディオ用ｍｏｓ・ｆｅｔ電力増幅回路 | |
| JP3124179B2 (ja) | パルス幅変調回路 | |
| US6184728B1 (en) | Output circuit | |
| JP2006229501A (ja) | 振幅設定回路 | |
| JP5042500B2 (ja) | 演算増幅器 | |
| JP2003318667A (ja) | オペアンプ | |
| JP2002314351A (ja) | 電子回路装置及びこれを使用したスィチング回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |