JP2013546284A - Ｐｗｍコンパレータ及びｄ級増幅器 - Google Patents

Abstract

本発明は、ＰＷＭコンパレータ及びＤ級増幅器に関する。本発明のＰＷＭコンパレータに電流フィードバック回路が設けられ、且つ受信した高周波三角波信号の波形状態とオーディオ信号のテータス状態により、動的にヒステリシスを変換することができる。同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。

Description

本発明は、オーディオパワー増幅器に関し、特にＤ級増幅器に関するものである。

現在、Ｄ級オーディオパワー増幅器は、ＭＰ３、携帯電話、ホームシアターなどに広く使用され、且つ、オーディオシステムにおいて優先的に選ばれる装置になっている。

Ｄ級アンプの出力増幅管がオン状態になる場合、理論的効率が１００％まで達し、実際効率も９０％以上まで達することができる。しかし、従来の線形アンプの効率は、６０％又は６０％以下までしか達することができない。効率を大幅に向上させる場合、エネルギー消耗と放熱が減少する２つの利点を招来することができる。放熱が減少する場合、Ｄ級アンプのチップ用放熱器のサイズと、回路基板のサイズとを大幅に小さくすることができる。従って、このようなＤ級アンプを携帯型電子製品又は大衆消費電子製品に広く用いることができる。

現在、Ｄ級オーディオパワーアンプによく用いられる変調方法は、パルス幅変調（ＰＷＭ、Pulse Width Modulation）である。図１は、ＰＷＭ変調方法に基づいたハーフブリッジ式Ｄ級アンプを示す図である。図１に示すとおり、前記ハーフブリッジ式Ｄ級アンプは、前置オペアンプと、ＰＷＭコンパレータと、ロジック回路と、２つのＭＯＳトランジスターにより構成される出力増幅管と、増幅されたオーディオ信号の回復する外接用ローパスフィルタ（インダクタンスＬとコンデンサーＣとにより構成される）と、を含む。

前記ＰＷＭが変調する方法は、以下の通りである。入力されたオーディオ信号Ｖ_ｉが前置オペアンプにより増幅されるとともに、増幅されたオーディオ信号Ｖ_ｓｉｎを出力する。前記増幅されたオーディオ信号Ｖ_ｓｉｎは、ＰＷＭコンパレータの高周波三角波信号Ｖ_ＯＳＣによりパルス信号Ｖ_Ｐに変調され、且つ前記パルス信号をＰＷＭ信号とする。ロジック回路を通過した前記ＰＷＭ信号Ｖ_Ｐは、スイッチ信号Ｖ_ｍを出力するように前記出力増幅管を駆動する。前記スイッチ信号Ｖ_ｍは、ＬＣローパスフィルタによりオーディオ信号Ｖ_ｏｕｔに回復される。

前記ＰＷＭコンパレータの理想的な入力波形と理想的な出力波形は、図２に示すとおりである。図２に示すとおり、Ｖ_ｓｉｎがＶ_ＯＳＣより大きい場合、高テータスのＰＷＭ信号Ｖ_Ｐを出力し、Ｖ_ｓｉｎがＶ_ＯＳＣより小さい場合、低テータスのＰＷＭ信号Ｖ_Ｐを出力する。前述した変調方法は、通常「自然的なサンプリング」と言う。前述した変調方法において、前記高周波三角波信号Ｖ_ＯＳＣの周波数ｆ_ＯＳＣをサンプル周波数とする。実際の応用において、効率とコストとの間のバランスを取るため、通常前記高周波三角波信号Ｖ_ＯＳＣの周波数ｆ_ＯＳＣを約２５０ｋＨｚとする。前記周波数ｆ_ＯＳＣを２５０ｋＨｚより大きくする場合、逆の効果を招来する。前記高周波三角波信号Ｖ_ＯＳＣの周波数ｆ_ＯＳＣがオーディオの周波数（２０Ｈｚ〜２０ｋＨｚ）より遥かに大きいので、高周波三角波信号の各々の周期内において、ＰＷＭ信号Ｖ_Ｐのパルス幅（デューティ比）が増幅されたオーディオ信号Ｖ_ｉｎの幅に正比例する。即ち、オーディオ信号がデューティ比の異なるパルス信号に変換される。

前述したとおり、ＰＷＭコンパレータは、ＰＷＭ信号を生成する重要なモジュールである。オーディオデータを処理する実際のＰＷＭコンパレータにおいて、良好なＰＷＭコンパレータは、以下の特徴を有している。（１）広帯域幅により、信号を高速に変換すること。（２）高いゲインにより、高精度を得ること。（３）良好なアンチノイズにより、ノイズの環境においてもＰＷＭ信号Ｖ_Ｐを正確に変調させること。図２に示すとおり、正確な変調方法において、ＰＷＭ信号Ｖ_Ｐが高テータスから低レベルに変化することは、三角波信号Ｖ_ＯＳＣの立ち上がりエッジでのみ発生することができる。且つ、低レベルから高レベルに変化することは、三角波信号Ｖ_ＯＳＣの立ち下がりエッジでのみ発生することができる。

図３に示すとおり、従来のＰＷＭコンパレータは、予増幅回路と、判断回路と、出力バッファ回路とを含む。前記判断回路において、ＮＭＯＳ電界効果トランジスターＭ６のゲートがＮＭＯＳ電界効果トランジスターＭ７のドレインに接続し、ＮＭＯＳ電界効果トランジスターＭ７のゲートがＮＭＯＳ電界効果トランジスターＭ６のドレインに接続されているので、ポジティブフィードバックを実現し、判断回路のゲインを高めることができる。且つ、前述した接続方法は、一定のヒステリシスを生成することによりノイズを制御する。Ｖ_ｓｉｎを受信したＮＭＯＳ電界効果トランジスターＭ１のトランスコンダクタンスｇｍ1とＶ_ＯＳＣを受信したＮＭＯＳ電界効果トランジスターＭ２のトランスコンダクタンスｇｍ２とがｇｍと等しいと仮定する場合、ＮＭＯＳ電界効果トランジスターＭ６とＭ７との幅／長さの比率（Ｗ／Ｌ）_６、７＝β_Ｂであり、ＮＭＯＳ電界効果トランジスターＭ５とＭ８との幅／長さの比率（Ｗ／Ｌ）_５、８＝β_Ａであり、且つβ_Ｂがβ_Ａより大きいか或いは等しい。安定な状況において、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ７が遮断地域又は線形地域でのみ作動することを確保する。最初の状態において、ＮＭＯＳ電界効果トランジスターＭ３のドレインの電流Ｉ_Ｄ３＝Ｉ_ＳＳであり、ＮＭＯＳ電界効果トランジスターＭ４のドレインの電流Ｉ_Ｄ４＝０であると仮定する場合、ＮＭＯＳ電界効果トランジスターＭ５、Ｍ７が導通され、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ８が遮断される。電流Ｉ_Ｄ４が大きくなり、電流Ｉ_Ｄ３が小さくなる場合、ＮＭＯＳ電界効果トランジスターＭ７のドレインの電位は、飽和状態まで漸次に増加する。この場合、以下のような式１を得ることができる。

前記電流Ｉ_Ｄ４の臨界点は、ＰＷＭ信号Ｖ_Ｐが高レベルから低レベルに変化する臨界点である。この後は、ＮＭＯＳ電界効果トランジスターＭ５、Ｍ７が遮断され、ＮＭＯＳ電界効果トランジスターＭ６、Ｍ８が導通される。電流Ｉ_Ｄ３が大きくなり、電流Ｉ_Ｄ４が小さくなる場合、前記電流Ｉ_Ｄ３の臨界点は、ＰＷＭ信号Ｖ_Ｐが低レベルから高レベルに変化する臨界点である。即ち、以下の式２を満たす。

また、以下の式３も満たす。

前述した式１〜３により、以下の式４を得ることができる。

前述した式において、Ｖ_ＳＰＨは、ＰＷＭコンパレータの変換上限（レベル状態が低レベルから高レベルになる場合）であり、Ｖ_ＳＰＬは、ＰＷＭコンパレータの変換下限（レベル状態が高レベルから低レベルになる場合）である。

図４は、ＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。図４において、横座標は、Ｖ_ｓｉｎ−Ｖ_ＯＳＣの値を示し、縦座標は、Ｖ_Ｐの値を示す。ＰＷＭコンパレータが出力したＰＷＭ信号Ｖ_Ｐの状態変換は、式５と式６の通りである。
Ｖ_ｓｉｎ−Ｖ_ＯＳＣがＶ_ＳＰＨより大きい場合、Ｖ_Ｐ＝ＧＮＤ→ＶＣＣであり、且つ、Ｖ_ｓｉｎ−Ｖ_ＯＳＣがＶ_ＳＰＨより小さい場合、Ｖ_Ｐ＝ＶＣＣ→ＧＮＤである。（式５）

しかし、従来のＰＷＭコンパレータは、以下のような欠点を有している。

（１）式４と式５に示すとおり、部品のサイズ（幅／長さの比率）を設定した後は、変換上限Ｖ_ＳＰＨと変換下限Ｖ_ＳＰＬとが変換不可能になるので、ヒステリシスＶ_Ｈを変換することができない。オーディオに応用するＰＷＭ変調において、ヒステリシスＶ_Ｈを変換することができないＰＷＭコンパレータは望ましくない。Ｖ_ｓｉｎの幅とＶ_ＯＳＣの幅とが接近する時、ノイズが発生する。従って、ＰＷＭコンパレータのＶ_Ｈを小さく設定する場合、変調する時に間違い変換が発生しやすい。即ち、三角波信号の立ち上がりエッジにおいて、生じたノイズによりＰＷＭ信号Ｖ_Ｐのレベル状態が低レベルから高レベルに変換されることができる。

三角波信号の立ち下がりエッジにおいて、ＰＷＭ信号Ｖ_Ｐのレベル状態が高レベルから低レベルに変換されることができる（即ち、間違い変換）。このような状況は、スイッチ信号が１００％のデューティ比に接近するか、或いはほぼ１００％のデューティ比になる場合に発生する。この時は、三角波信号が立ち上がりエッジから立ち下がりエッジに変換する時である。通常、コンデンサーを充電放電することにより三角波信号を生成するが、コンデンサーを充電放電することにより大きいノイズも発生する。ヒステリシスＶ_Ｈを大きくする場合、ＰＷＭコンパレータのレゾリューションが悪くなり、ディストーションを招来することができる。

以上の問題点に鑑みて、アンチノイズ能力を向上させることができるＰＷＭコンパレータ及びＤ級増幅器を提供することを目的とする。

上記の課題を解決するため、本発明において、予増幅回路と、フィードバック回路と、判断回路とを含むＰＷＭコンパレータを提供する。前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力する。前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備する。前記フィードバック回路は、前記予増幅回路から受信した高周波三角波信号の波形状況と、ＰＷＭコンパレータのＰＷＭ信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節する。前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る。

上記の課題を解決するため、前記ＰＷＭコンパレータを含むＤ級増幅器も提供する。

前記ＰＷＭコンパレータとＤ級増幅器は、以下の発明の効果を招来することができる。即ち、前記ＰＷＭコンパレータに２つの電流フィードバック回路が設けられているので、受信した高周波三角波信号の波形状態とオーディオ信号のテータス状態により、動的にヒステリシスを変換することができる。同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。

ＰＷＭ変調方法に使われるハーフブリッジ式Ｄ級アンプを示す図である。 ＰＷＭ変調方法においての理想的な波形を示す図である。 従来のＰＷＭコンパレータの回路構造を示す図である。 図３のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。 本発明の実施例に係るＰＷＭコンパレータの回路構造を示す図である。 図５のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。 本発明の他の実施例に係るＰＷＭコンパレータの回路構造を示す図である。 図７のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である 図７のＰＷＭコンパレータの交流ゲインのシミュレーション波形を示す図である。 図７のＰＷＭコンパレータの瞬間シミュレーション波形を示す図である。

以下、本発明の実施例に係る技術的内容について詳しく説明する。本発明の実施例を詳しく説明することは、これにより本発明の技術的範囲を定めるものではなく、本発明をいろいろな分野に応用できるということを説明するためである。本発明の図面に示した部品において、必需になる部品を除く、他の部品は需要によりその数を加減することができる。

本発明において、従来のヒステリシスＰＷＭコンパレータに電流フィードバック回路を設けることができる。前記電流フィードバック回路により、高周波三角波信号Ｖ_ＯＳＣの波形状態（立ち上がりエッジ又は立ち下がりエッジ）とＰＷＭ信号Ｖ_Ｐのテータス状態（高テータス又は低テータス）とを検出することができる。且つ、高周波三角波信号Ｖ_ＯＳＣの形状とＰＷＭ信号Ｖ_Ｐの形状との間の相違点により、ヒステリシスを確定ことができる。

図５は、本発明の実施例に係るＰＷＭコンパレータを示す図である。図５のＰＷＭコンパレータは、予増幅回路１０と、フィードバック回路２０と、判断回路３０と、出力バッファ回路４０とを含む。前記予増幅回路１０は、２つの入力端を具備する。１つの入力端は、高周波三角波信号Ｖ_ＯＳＣを受信し、他の１つの入力端は、オーディオ信号Ｖ_ｓｉｎを受信する。前記出力バッファ回路４０は、前記高周波三角波信号Ｖ_ＯＳＣとオーディオ信号Ｖ_ｓｉｎのサイズに基づいて、応じるＰＷＭ信号Ｖ_Ｐを出力する。

前記予増幅回路１０は、第一入力ＮＭＯＳ電界効果トランジスターＭ_１と、第二入力ＮＭＯＳ電界効果トランジスターＭ_２と、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１と、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１とを含む。第一入力ＮＭＯＳ電界効果トランジスターＭ_１のゲートは、入力されたオーディオ信号Ｖ_ｓｉｎを受信する。第一入力ＮＭＯＳ電界効果トランジスターＭ_１のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のドレインに接続され、第一入力ＮＭＯＳ電界効果トランジスターＭ_１のソースは、第二入力ＮＭＯＳ電界効果トランジスターＭ_２のソースに接続されている。第二入力ＮＭＯＳ電界効果トランジスターＭ_２のゲートは、入力された高周波三角波信号Ｖ_ＯＳＣを受信する。第二入力ＮＭＯＳ電界効果トランジスターＭ_２のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のドレインに接続されている。第一入力ＮＭＯＳ電界効果トランジスターＭ_１又は第二入力ＮＭＯＳ電界効果トランジスターＭ_２のソースと、接地端ＧＮＤとの間には、電流Ｉ_ＳＳを出力する第一電流源１１が形成されている。第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のゲートとドレインとは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のソースは、電源Ｖ_ＣＣに接続されている。第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のゲートとドレインとは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のソースは、電源Ｖ_ＣＣに接続されている。

前記フィードバック回路２０は、第二電流源２１と、第三電流源２２と、第一スイッチＫ_１と、第二スイッチＫ_２とを含む。第二電流源２１と第三電流源２２は、電流Ｉ_１と電流Ｉ_２をそれぞれ出力する。電流Ｉ_１＝電流Ｉ_２＝電流Ｉである。第一スイッチＫ_１の一端は、第二電流源２１に接続され、他端は、高周波三角波信号Ｖ_ＯＳＣの波形により第一接続端ａ又は第二接続端ｂに接続される。第一接続端ａは、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のゲートに接続され、第二接続端ｂは、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のゲートに接続されている。第二スイッチＫ_２の一端は、第三電流源２２に接続され、他端は、ＰＷＭ信号Ｖ_Ｐのテータス状態により第三接続端ｃ又は第四接続端ｄに接続される。第三接続端ｃは、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のゲートに接続され、第四接続端ｄは、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のゲートに接続されている。第一スイッチＫ_１と第二スイッチＫ_２は、以下のとおり作動する。即ち、高周波三角波信号Ｖ_ＯＳＣが立ち上がりエッジになる場合、第一スイッチＫ_１が第一接続端ａに接続され、高周波三角波信号Ｖ_ＯＳＣが立ち下がりエッジになる場合、第一スイッチＫ_１が第二接続端ｂに接続される。且つ、ＰＷＭ信号Ｖ_Ｐが低テータス状態になる場合、第二スイッチＫ_２が第三接続端ｃに接続され、ＰＷＭ信号Ｖ_Ｐが高テータス状態になる場合、第二スイッチＫ_２が第四接続端ｄに接続される。

前記判断回路３０は、第三画像ＰＭＯＳ電界効果トランジスターＭ_３と、第四画像ＰＭＯＳ電界効果トランジスターＭ_４と、第一比較ＮＭＯＳ電界効果トランジスターＭ_５と、第二比較ＮＭＯＳ電界効果トランジスターＭ_６と、第三比較ＮＭＯＳ電界効果トランジスターＭ_７と、第四比較ＮＭＯＳ電界効果トランジスターＭ_８と、を含む。第三画像ＰＭＯＳ電界効果トランジスターＭ_３のソースは、電源Ｖ_ＣＣに接続され、第三画像ＰＭＯＳ電界効果トランジスターＭ_３のゲートは、第一画像ＰＭＯＳ電界効果トランジスターＭ_３１のゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターＭ_３のドレインは、第一比較ＮＭＯＳ電界効果トランジスターＭ_５のドレインに接続されている。第三画像ＰＭＯＳ電界効果トランジスターＭ_３と第一画像ＰＭＯＳ電界効果トランジスターＭ_３１とにより、電流ミラーが構成される。第四画像ＰＭＯＳ電界効果トランジスターＭ_４のソースは、電源Ｖ_ＣＣに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ_４のゲートは、第二画像ＰＭＯＳ電界効果トランジスターＭ_４１のゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ_４のドレインは、第四比較ＮＭＯＳ電界効果トランジスターＭ_８のドレインに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ_４のソースと第二画像ＰＭＯＳ電界効果トランジスターＭ_４１とにより、電流ミラーが構成される。第一比較ＮＭＯＳ電界効果トランジスターＭ_５のゲートとドレインとは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターＭ_５のソースは、接地されている。第二比較ＮＭＯＳ電界効果トランジスターＭ_６のゲートは、第三比較ＮＭＯＳ電界効果トランジスターＭ_７のドレインに接続され、第二比較ＮＭＯＳ電界効果トランジスターＭ_６のドレインは、第三比較ＮＭＯＳ電界効果トランジスターＭ_７のゲートに接続されている。第二比較ＮＭＯＳ電界効果トランジスターＭ_６のソースと、第三比較ＮＭＯＳ電界効果トランジスターＭ_７のソースとは、両方とも接地されている。第三比較ＮＭＯＳ電界効果トランジスターＭ_７のゲートは、第三画像ＰＭＯＳ電界効果トランジスターＭ_３のドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターＭ_７のドレインは、第四画像ＰＭＯＳ電界効果トランジスターＭ_４のドレインに接続されている。第四比較ＮＭＯＳ電界効果トランジスターＭ_８のゲートとドレインとは、短絡され、第四比較ＮＭＯＳ電界効果トランジスターＭ_８のソースは、接地されている。

前記出力バッファ回路４０は、２つの入力端と、１つの出力端とを含む。２つの入力端は、第三比較ＮＭＯＳ電界効果トランジスターＭ_７のゲートとドレインにそれぞれ接続され、１つの出力端は、ＰＷＭ信号Ｖ_Ｐを出力する。

図５に示すＰＷＭコンパレータについて、以下の通り説明する。

前記ＰＷＭコンパレータのヒステリシス（Hysteresis）は、第一スイッチＫ_１と第二スイッチＫ_２の状態により変わる。即ち、前記ＰＷＭコンパレータは、動的コンパレータである。

フィードバック回路は、第一スイッチＫ_１と第二スイッチＫ_２がどんな状態になっても、以下のような式７を満たす。
Ｉ_Ｄ３＋Ｉ_Ｄ４＝２Ｉ＋Ｉ_ＳＳ （式７）

この場合、第二比較ＮＭＯＳ電界効果トランジスターＭ_６と第三比較ＮＭＯＳ電界効果トランジスターＭ_７との幅／長さの比率（Ｗ／Ｌ）_６、７＝β_Ｃであり、第一比較ＮＭＯＳ電界効果トランジスターＭ_５と第四比較ＮＭＯＳ電界効果トランジスターＭ_８との幅／長さの比率（Ｗ／Ｌ）_５、８＝β_Ａである。且つ、高周波三角波信号Ｖ_ＯＳＣとＰＷＭ信号Ｖ_Ｐとに基づいて、各々のスイッチが色々な状態になった時の前記ＰＷＭコンパレータのヒステリシスをそれぞれ検出する。

（１）高周波三角波信号Ｖ_ＯＳＣが立ち上がりエッジになるとともに、ＰＷＭ信号Ｖ_Ｐの高テータス状態になる場合、スイッチＫ_１が接続端ａに接続され、スイッチＫ_２が接続端ｂに接続され、且つ、以下の式８を満たす。

この場合、ＰＷＭ信号Ｖ_Ｐのテータス状態が高テータスから低テータスになるしかないので、変換下限Ｖ_ＳＰＬ０のみを考慮しても良い。検出した前記ＰＷＭコンパレータのヒステリシスに基づいて、且つ式（１）、式（２）、式（７）、式（８）によるβ_Ｃをβ_Ｂに変換する。変換下限Ｖ_ＳＰＬ０は、以下の式（９）を満たす。

（２）高周波三角波信号Ｖ_ＯＳＣが立ち上がりエッジになるとともに、ＰＷＭ信号Ｖ_Ｐの低テータス状態になる場合、スイッチＫ_１が接続端ａに接続され、スイッチＫ_２が接続端ｃに接続され、且つ、以下の式１０を満たす。

この場合、ＰＷＭ信号Ｖ_Ｐのテータス状態が低テータスから高テータスになるしかないので、変換上限Ｖ_ＳＰＬ１のみを考慮しても良い。変換上限Ｖ_ＳＰＬ１は、以下の式（１１）を満たす。

（３）高周波三角波信号Ｖ_ＯＳＣが立ち下がりエッジになるとともに、ＰＷＭ信号Ｖ_Ｐの低テータス状態になる場合、スイッチＫ_１が接続端ｂに接続され、スイッチＫ_２が接続端ｃに接続され、且つ、以下の式１２を満たす。

この場合、ＰＷＭ信号Ｖ_Ｐのテータス状態が低テータスから高テータスになるしかないので、変換上限Ｖ_ＳＰＬ０のみを考慮しても良い。変換上限Ｖ_ＳＰＬ０は、以下の式（１３）を満たす。

（４）高周波三角波信号Ｖ_ＯＳＣが立ち下がりエッジになるとともに、ＰＷＭ信号Ｖ_Ｐの高テータス状態になる場合、スイッチＫ_１が接続端ｂに接続され、スイッチＫ_２が接続端ｄに接続され、且つ、以下の式１４を満たす。

この場合、ＰＷＭ信号Ｖ_Ｐのテータス状態が高テータスから低テータスになるしかないので、変換下限Ｖ_ＳＰＬ１のみを考慮しても良い。変換下限Ｖ_ＳＰＬ１は、以下の式（１５）を満たす。

図６は、図５のＰＷＭコンパレータの状態トランスファー特性を示す曲線図である。図６の座標において、横座標は、Ｖ_ｓｉｎ−Ｖ_ＯＳＣの値を示し、縦座標は、Ｖ_Ｐを示す。図５と図６に示すとおり、Ｖ_Ｈ０＝Ｖ_ＳＰＨ０−Ｖ_ＳＰＬ０、Ｖ_Ｈ１＝Ｖ_ＳＰＨ１−Ｖ_ＳＰＬ１である。前述した座標に示すよう通り、正確な変換は、前述したステップ（１）と（３）において生じるしかない。即ち、ステップ（２）と（４）において生じる変換は、間違い変換である。Ｖ_Ｈ０はＰＷＭコンパレータのレゾリューションに影響を与え、Ｖ_Ｈ１によりアンチノイズの範囲が決まる。β_Ｃ＝β_Ｂになるとともに、Ｖ_０＝Ｖ_Ｈになるようにβ_Ｃを変換して、図５と図３に示すＰＷＭコンパレータのレゾリューションが互いに同様になるようにする。式（９）、式（１１）、式（１３）、式（１５）により、以下の式（１６）を得ることができる。

前述したとおり、動的ヒステリシスＰＷＭコンパレータにおいて、異なるヒステリシス値がＰＷＭコンパレータのレゾリューション（精度）とアンチノイズの範囲に影響をそれぞれ与える。本実施例において、レゾリューションとアンチノイズと含む２つの特徴を分離した。式（１６）に示す通り、レゾリューションが同じである場合、図５に示すＰＷＭコンパレータが図３に示す従来のＰＷＭコンパレータより大きいアンチノイズ値を有する。

図７は、本発明の他の実施例に係るＰＷＭコンパレータを示す図である。図７のＰＷＭコンパレータは、予増幅回路１００と、フィードバック回路２００と、判断回路３００と、出力バッファ回路４００とを含む。前記予増幅回路１００は、２つの入力端を具備する。１つの入力端は、高周波三角波信号Ｖ_ＯＳＣを受信し、他の１つの入力端は、オーディオ信号Ｖ_ｓｉｎを受信する。前記出力バッファ回路４００は、前記高周波三角波信号Ｖ_ＯＳＣとオーディオ信号Ｖ_ｓｉｎのサイズに基づいて、応じるＰＷＭ信号Ｖ_Ｐを出力する。

前記予増幅回路１００は、第一入力ＮＰＮトランジスターＱ_１と、第二入力ＮＰＮトランジスターＱ_２と、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａと、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａと、第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａと、第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａと、を含む。第一入力ＮＰＮトランジスターＱ_１のベース電極は、入力されたオーディオ信号Ｖ_ｓｉｎを受信する。第一入力ＮＰＮトランジスターＱ_１の集電極は、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのドレインに接続され、第一入力ＮＰＮトランジスターＱ_１のエミッターは、第二入力ＮＰＮトランジスターＱ_２のエミッターに接続されている。第二入力ＮＰＮトランジスターＱ_２のベース電極は、高周波三角波信号Ｖ_ＯＳＣを受信し、第二入力ＮＰＮトランジスターＱ_２の集電極は、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのドレインに接続されている。第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａと第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａとにより、電流ミラーが構成される。第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａのドレインは、電流源１０１の一端に接続され、第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａのドレインは、第一入力ＮＰＮトランジスターＱ_１と第二入力ＮＰＮトランジスターＱ_２のエミッターにそれぞれ接続されている。第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａのソースと第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａのソースは、両方とも接地されている。

前記電流源１０１の他端は、電源Ｖ_ＣＣに接続されている。前記電流源１０１は、基準電流Ｉ_ｒを提供する。第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのゲートとドレインは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのソースは、電源Ｖ_ＣＣに接続されている。第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのゲートとドレインは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのソースは、電源Ｖ_ＣＣに接続されている。

前記フィードバック回路２００は、第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７と、第二フィードバックＮＭＯＳ電界効果トランジスターＭ_１８と、第三フィードバックＮＭＯＳ電界効果トランジスターＭ_１９と、第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０と、第三画像ＮＭＯＳ電界効果トランジスターＭ_３ａと、第四画像ＮＭＯＳ電界効果トランジスターＭ_４ａと、を含む。前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７のゲートは、外部からの制御信号Ｖ_ＣＴＬを受信する。前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのゲートに接続され、前記第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７のソースは、第二フィードバックＮＭＯＳ電界効果トランジスターＭ_１８のソースに接続されるとともに、第三画像ＮＭＯＳ電界効果トランジスターＭ_３ａのドレインに接続されている。第二フィードバックＮＭＯＳ電界効果トランジスターＭ_１８のゲートは、基準電圧Ｖ_ｒを受信し、第二フィードバックＮＭＯＳ電界効果トランジスターＭ_１８のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのゲートに接続されている。第三フィードバックＮＭＯＳ電界効果トランジスターＭ_１９のゲートは、基準電圧Ｖ_ｒを受信する。第三フィードバックＮＭＯＳ電界効果トランジスターＭ_１９のドレインは、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのゲートに接続され、第三フィードバックＮＭＯＳ電界効果トランジスターＭ_１９のソースは、第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０のソースに接続されるとともに、第四画像ＮＭＯＳ電界効果トランジスターＭ_４ａのドレインに接続されている。第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０のゲートは、出力バッファ回路４００の出力端に接続されて、ＰＷＭ信号Ｖ_Ｐを受信する。第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０のドレインは、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのゲートに接続されている。第三画像ＮＭＯＳ電界効果トランジスターＭ_３ａと第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａとにより、電流ミラーが形成され、第四画像ＮＭＯＳ電界効果トランジスターＭ_４ａと第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａとにより、電流ミラーが形成される。第三画像ＮＭＯＳ電界効果トランジスターＭ_３ａのソースと、第四画像ＮＭＯＳ電界効果トランジスターＭ_４ａのソースとは、両方とも接地されている。

前記判断回路３００は、第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａと、第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａと、第一比較ＮＭＯＳ電界効果トランジスターＭ_９と、第二比較ＮＭＯＳ電界効果トランジスターＭ_１０と、第三比較ＮＭＯＳ電界効果トランジスターＭ_１１と、第四比較ＮＭＯＳ電界効果トランジスターＭ_１２と、第五画像ＮＭＯＳ電界効果トランジスターＭ_１３と、第六画像ＮＭＯＳ電界効果トランジスターＭ_１４と、第五画像ＰＭＯＳ電界効果トランジスターＭ_１５と、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６と、を含む。前記第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａのソースは、電源Ｖ_ＣＣに接続され、前記第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａのゲートは、第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａのゲートに接続されている。前記第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａと第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａとにより、電流ミラーが形成され、第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａのドレインは、第一比較ＮＭＯＳ電界効果トランジスターＭ_９のドレインに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａのソースは、電源Ｖ_ＣＣに接続され、第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａのゲートは、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａのゲートに接続されている。第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａと第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａとにより、電流ミラーが形成され、第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａのドレインは、第二比較ＮＭＯＳ電界効果トランジスターＭ_１０のドレインに接続されている。第一比較ＮＭＯＳ電界効果トランジスターＭ_９のゲートとドレインは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターＭ_９のソースは、接地されている。第三比較ＮＭＯＳ電界効果トランジスターＭ_１１のゲートは、第四比較ＮＭＯＳ電界効果トランジスターＭ_１２のドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターＭ_１１のドレインは、第四比較ＮＭＯＳ電界効果トランジスターＭ_１２のゲートに接続されている。第三比較ＮＭＯＳ電界効果トランジスターＭ_１１のソースと第四比較ＮＭＯＳ電界効果トランジスターＭ_１２のソースとは、両方とも接地されている。第四比較ＮＭＯＳ電界効果トランジスターＭ_１２のゲートは、第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａのドレインに接続され、第四比較ＮＭＯＳ電界効果トランジスターＭ_１２のドレインは、第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａのドレインに接続されている。第二比較ＮＭＯＳ電界効果トランジスターＭ_１０のゲートとドレインは、短絡され、第二比較ＮＭＯＳ電界効果トランジスターＭ_１０のソースは、接地されている。第五画像ＮＭＯＳ電界効果トランジスターＭ_１３と第一比較ＮＭＯＳ電界効果トランジスターＭ_９とにより、電流ミラーが形成される。第五画像ＮＭＯＳ電界効果トランジスターＭ_１３のソースは、接地され、第五画像ＮＭＯＳ電界効果トランジスターＭ_１３のドレインは、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６のドレインに接続されている。第六画像ＮＭＯＳ電界効果トランジスターＭ_１４と第二比較ＮＭＯＳ電界効果トランジスターＭ_１０とにより、電流ミラーが形成される。第六画像ＮＭＯＳ電界効果トランジスターＭ_１４のソースは、接地され、第六画像ＮＭＯＳ電界効果トランジスターＭ_１４のドレインは、第五画像ＰＭＯＳ電界効果トランジスターＭ_１５のドレインに接続されている。第五画像ＰＭＯＳ電界効果トランジスターＭ_１５と第六画像ＰＭＯＳ電界効果トランジスターＭ_１６とにより、電流ミラーが形成される。第五画像ＰＭＯＳ電界効果トランジスターＭ_１５のソースと、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６のソースとは、両方とも電源Ｖ_ＣＣに接続されている。

前記出力バッファ回路４００は、順番に接続されている第一インバーター４０３と、シュミットトリガ４０１と、第二インバーター４０２とを含む。前記第一インバーター４０３の入力端は、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６のドレインに接続されている。第二インバーター４０２は、ＰＷＭ信号Ｖ_Ｐを出力する。

図７に示すＰＷＭコンパレータを以下の通り説明する。

予増幅回路１００に形成される２つのトランジスターＱ_１、Ｑ_２は、ＮＰＮトランジスターである。ＮＰＮトランジスターは、同パターンで同面積であるＭＯＳ部品より、オフセット電圧が小さく、ゲインが高い。

予増幅回路１００と判断回路３００は、ＣＭＯＳオペレーショナルトランスコンダクタンスアンプ（Operational Transconductance Amplifier、ＯＴＡ）構造を用いる。且つ、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６のドレインと第五画像ＮＭＯＳ電界効果トランジスターＭ_１３のドレインと除くすべての接続点が小抵抗の接続点であるので、広帯域幅を実現することができる。

前記出力バッファ回路４００は、２つのインバーターとシュミットトリガとにより構成され、以下の効果を奏する。（１）判断回路が出力する信号を修正し、出力したパルス信号の形状を変換する時間を短くする。（２）駆動能力を増加する。（３）外部の負荷を隔離する。（４）シュミットトリガは、一定なアンチノイズの能力を有している。

前記フィードバック回路２００の第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７〜第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０は、図５に示す第一スイッチＫ_１と第二スイッチＫ_２のような役割をし、外部制御信号Ｖ_ＣＴＬと高周波三角波信号Ｖ_ＯＳＣの波形が互いに対応する。高周波三角波信号Ｖ_ＯＳＣが立ち上がりエッジになる場合、外部制御信号Ｖ_ＣＴＬが高テータス状態になる。高周波三角波信号Ｖ_ＯＳＣが立ち下がりエッジになる場合、外部制御信号Ｖ_ＣＴＬが低テータス状態になる。

図７に示すＰＷＭコンパレータの機能をさらに検証するため、各部品のサイズを次の通り設ける。即ち、第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａと、第三画像ＮＭＯＳ電界効果トランジスターＭ_３ａと、第四画像ＮＭＯＳ電界効果トランジスターＭ_４ａとの幅／長さの比率は、同様である。第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａの幅／長さの比率は、第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａの幅／長さの比率の四倍である。第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａと、第二画像ＰＭＯＳ電界効果トランジスターＭ_６ａと、第三画像ＰＭＯＳ電界効果トランジスターＭ_７ａと、第四画像ＰＭＯＳ電界効果トランジスターＭ_８ａとの幅／長さの比率は、互いに同様であり、且つ第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａの長さの比率より大きい。第一比較ＮＭＯＳ電界効果トランジスターＭ_９と、第二比較ＮＭＯＳ電界効果トランジスターＭ_１０と、第五画像ＮＭＯＳ電界効果トランジスターＭ_１３と、第六画像ＮＭＯＳ電界効果トランジスターＭ_１４との幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａの幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａの幅／長さの比率より小さい。第三比較ＮＭＯＳ電界効果トランジスターＭ_１１と、第四比較ＮＭＯＳ電界効果トランジスターＭ_１２との幅／長さの比率は、互いに同様であり、且つ第一比較ＮＭＯＳ電界効果トランジスターＭ_９の幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターＭ_２ａの幅／長さの比率より小さい。第五画像ＰＭＯＳ電界効果トランジスターＭ_１５と、第六画像ＰＭＯＳ電界効果トランジスターＭ_１６との幅／長さの比率は、互いに同様であり、且つ第一画像ＰＭＯＳ電界効果トランジスターＭ_５ａの幅／長さの比率より大きい。第一フィードバックＮＭＯＳ電界効果トランジスターＭ_１７と、第四フィードバックＮＭＯＳ電界効果トランジスターＭ_２０との幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターＭ_１ａの幅／長さの比率より小さい。且つ、適当な基準電流と基準電圧を設定する。

前述した通り設定したサイズと基準電流／基準電圧とに基づいて、図７に示すＰＷＭコンパレータがスペクトル状態下のシミュレーションを行う場合、Ｖ_ＯＳＣ端に振幅が１〜４Ｖである三角波信号を入力し、Ｖ_ｓｉｎ端に模擬オーディオ信号を入力する。図８は、図７のＰＷＭコンパレータの状態トランスファー特性を示すシミュレーション図である。図８に示す通り、前記ＰＷＭコンパレータがステップ（１）と（３）の状態になる場合、Ｖ_ＳＰＨ０が略２．５１Ｖになり、Ｖ_ＳＰＬ０が略２．４９Ｖになる。従って、Ｖ_Ｈ０が略２０ｍＶになる。前記ＰＷＭコンパレータがステップ（２）と（４）の状態（即ち、間違い変換）になる場合、Ｖ_ＳＰＨ１が略２．５４Ｖになり、Ｖ_ＳＰＬ１が略２．４６Ｖになる。従って、Ｖ_Ｈ１が略８０ｍＶになる。前述したとおり、レゾリューションが同じである（Ｖ_Ｈ０＝Ｖ_Ｈである）場合、図７のＰＷＭコンパレータのアンチノイズの範囲が、図３のＰＷＭコンパレータよりアンチノイズの範囲より高い。即ち、図７のＰＷＭコンパレータのアンチノイズの範囲が、従来のヒステリシスＰＷＭコンパレータのアンチノイズの範囲より略６０ｍＶより高いので、コンパレータのアンチノイズを大幅に向上させることができる。

図９は、図７のＰＷＭコンパレータの交流ゲインのシミュレーション波形を示す図である。図９に示す通り、図７のＰＷＭコンパレータのゲインが７９ｄＢまで高まる。３ｄＢの帯域幅が１ＭＨｚより大きく、単位ゲインの帯域幅が１０ＭＨｚより大きいので、高速度、高精度の設計要求を満たすことができる。

図１０は、図７のＰＷＭコンパレータの瞬間シミュレーション波形を示す図である。図１０に示す通り、Ｖ_ｓｉｎ端にコモンモードボルテージが２．５Ｖで、振幅が０．５Ｖで、周波数が１０ｋＨｚである正弦波信号を入力する場合、Ｖ_ＯＳＣ端では、周波数が２５０ｋＨｚで、振幅が２〜３Ｖである三角波信号を出力する。ＰＷＭコンパレータを調節する時、デューティ比がほぼ１００％になっても図７のＰＷＭコンパレータが安定に作動することができる。

本発明において、前記ＰＷＭコンパレータを含むＤ級増幅器をさらに提供する。前記Ｄ級増幅器のＰＷＭコンパレータの前半又は後半回路には、従来のＤ級増幅器の対応する回路を用いることができる。ここでは、これについて再び詳しく説明しない。

前述したとおり、本発明のＰＷＭコンパレータに２つの電流フィードバック回路が設けられているので、動的にヒステリシスを変換することができる。即ち、同じなレゾリューションになる場合、本発明のＰＷＭコンパレータのアンチノイズが従来のヒステリシスＰＷＭコンパレータよりずいぶんよいので、入力する信号のデューティ比がほぼ１００％になっても安定に作動することができる。

前述した実施例により本発明の具体的な構造の特徴と／又は方法のロジック原理などを具体的に説明してきたが、実施例はこの発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれることは勿論である。

１０ 予増幅回路
１１ 第一電流源
２０ フィードバック回路
２１ 第二電流源
２２ 第三電流源
３０ 判断回路
４０ 出力バッファ回路
１００ 予増幅回路
１０１ 電流源
２００ フィードバック回路
３００ 判断回路
４００ 出力バッファ回路
４０１ シュミットトリガ
４０２ 第二インバーター
４０３ 第一インバーター
ａ 第一接続端
ｂ 第二接続端
ｃ 第三接続端
ｄ 第四接続端
Ｖ_ＣＣ 電源
Ｖ_ＯＳＣ 高周波三角波信号
Ｖ_ｓｉｎ オーディオ信号
Ｖ_ＳＰＬ０ 変換下限
Ｖ_ＳＰＬ１ 変換上限
Ｖ_Ｐ ＰＷＭ信号
Ｖ_ＣＴＬ 制御信号
Ｖ_ｒ 基準電圧
Ｉ 電流
Ｉ_１ 電流
Ｉ_２ 電流
Ｉ_ＳＳ 電流
Ｉ_ｒ 基準電流
ＧＮＤ 接地端
Ｋ_１ 第一スイッチ
Ｋ_２ 第二スイッチ
β_Ａ 幅／長さの比率（Ｗ／Ｌ）
β_Ｂ 幅／長さの比率（Ｗ／Ｌ）
β_Ｃ 幅／長さの比率（Ｗ／Ｌ）
Ｍ_１ 第一入力ＮＭＯＳ電界効果トランジスター
Ｍ_２ 第二入力ＮＭＯＳ電界効果トランジスター
Ｍ_３ 第三画像ＰＭＯＳ電界効果トランジスター
Ｍ_４ 第四画像ＰＭＯＳ電界効果トランジスター
Ｍ_５ 第一比較ＮＭＯＳ電界効果トランジスター
Ｍ_６ 第二比較ＮＭＯＳ電界効果トランジスター
Ｍ_７ 第三比較ＮＭＯＳ電界効果トランジスター
Ｍ_８ 第四比較ＮＭＯＳ電界効果トランジスター
Ｍ_９ 第一比較ＮＭＯＳ電界効果トランジスター
Ｍ_１０ 第二比較ＮＭＯＳ電界効果トランジスター
Ｍ_１１ 第三比較ＮＭＯＳ電界効果トランジスター
Ｍ_１２ 第四比較ＮＭＯＳ電界効果トランジスター
Ｍ_１３ 第五画像ＮＭＯＳ電界効果トランジスター
Ｍ_１４ 第六画像ＮＭＯＳ電界効果トランジスター
Ｍ_１５ 第五画像ＰＭＯＳ電界効果トランジスター
Ｍ_１６ 第六画像ＰＭＯＳ電界効果トランジスター
Ｍ_１７ 第一フィードバックＮＭＯＳ電界効果トランジスター
Ｍ_１８ 第二フィードバックＮＭＯＳ電界効果トランジスター
Ｍ_１９ 第三フィードバックＮＭＯＳ電界効果トランジスター
Ｍ_２０ 第四フィードバックＮＭＯＳ電界効果トランジスター
Ｍ_１ａ 第一画像ＮＭＯＳ電界効果トランジスター
Ｍ_２ａ 第二画像ＮＭＯＳ電界効果トランジスター
Ｍ_３ａ 第三画像ＮＭＯＳ電界効果トランジスター
Ｍ_４ａ 第四画像ＮＭＯＳ電界効果トランジスター
Ｍ_５ａ 第一画像ＰＭＯＳ電界効果トランジスター
Ｍ_６ａ 第二画像ＰＭＯＳ電界効果トランジスター
Ｍ_７ａ 第三画像ＰＭＯＳ電界効果トランジスター
Ｍ_８ａ 第四画像ＰＭＯＳ電界効果トランジスター
Ｍ_３１ 第一画像ＰＭＯＳ電界効果トランジスター
Ｍ_４１ 第二画像ＰＭＯＳ電界効果トランジスター
Ｑ_１ 第一入力ＮＰＮトランジスター
Ｑ_２ 第二入力ＮＰＮトランジスター

Claims (14)

1. 予増幅回路と、フィードバック回路と、判断回路とを含むＰＷＭコンパレータにおいて、
   前記予増幅回路は、高周波三角波信号を受信する入力端と、オーディオ信号を受信する入力端とを具備し、且つ高周波三角波信号とオーディオ信号との波形の変形状況を前記フィードバック回路と判断回路とに出力し、
   前記フィードバック回路は、前記フィードバック回路と判断回路とに接続され、内部に設けられている電流源を具備し、且つ前記予増幅回路から受信した高周波三角波信号の波形状況と、ＰＷＭコンパレータのＰＷＭ信号のテータス状態とにより、前記電流源から前記判断回路の入力端に入力される電流を調節し、
   前記判断回路は、前記フィードバック回路に接続され、前記判断回路の入力端に入力される電流の変化により高周波三角波信号とオーディオ信号との波形の変形状況を検出するとともに、高周波三角波信号とオーディオ信号とを比較した結果を得る、ことを特徴とするＰＷＭコンパレータ。
2. 前記ＰＷＭコンパレータは、前記フィードバック回路と判断回路とに接続されている出力バッファ回路をさらに含み、
   前記出力バッファ回路は、前記判断回路が出力した結果に基づいてＰＷＭ信号を生成して出力する、ことを特徴とする請求項１に記載のＰＷＭコンパレータ。
3. 前記予増幅回路は、第一入力ＮＭＯＳ電界効果トランジスターと、第二入力ＮＭＯＳ電界効果トランジスターと、第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターとを含み、
   第一入力ＮＭＯＳ電界効果トランジスターのゲートは、入力されたオーディオ信号を受信し、第一入力ＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第一入力ＮＭＯＳ電界効果トランジスターのソースは、第二入力ＮＭＯＳ電界効果トランジスターのソースに接続されており、
   第二入力ＮＭＯＳ電界効果トランジスターのゲートは、入力された高周波三角波信号を受信し、第二入力ＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
   第一入力ＮＭＯＳ電界効果トランジスター、第二入力ＮＭＯＳ電界効果トランジスターのソースと接地端との間には、第一電流源が形成されており、
   第一画像ＰＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されており、
   第二画像ＰＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項２に記載のＰＷＭコンパレータ。
4. 前記フィードバック回路は、第二電流源と、第三電流源と、第一スイッチと、第二スイッチＫ_２とを含み、
   第一スイッチの一端は、第二電流源に接続され、他端は、高周波三角波信号の波形により第一接続端又は第二接続端に接続され、第一接続端は、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第二接続端は、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
   第二スイッチの一端は、第三電流源に接続され、他端は、ＰＷＭ信号のテータス状態により第三接続端又は第四接続端に接続され、第三接続端は、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四接続端は、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されている、ことを特徴とする請求項３に記載のＰＷＭコンパレータ。
5. 高周波三角波信号が立ち上がりエッジになる場合、第一スイッチが第一接続端に接続され、高周波三角波信号が立ち下がりエッジになる場合、第一スイッチが第二接続端に接続され、ＰＷＭ信号が低テータス状態になる場合、第二スイッチが第三接続端に接続され、ＰＷＭ信号が高テータス状態になる場合、第二スイッチが第四接続端に接続される、ことを特徴とする請求項４に記載のＰＷＭコンパレータ。
6. 前記判断回路は、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターと、第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターと、を含み、
   第三画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、第三画像ＰＭＯＳ電界効果トランジスターのゲートは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターのドレインは、第一比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
   第四画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、第四画像ＰＭＯＳ電界効果トランジスターのゲートは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターのドレインは、第四比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
   第一比較ＮＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
   第二比較ＮＭＯＳ電界効果トランジスターのゲートは、第三比較ＮＭＯＳ電界効果トランジスターのドレインに接続され、第二比較ＮＭＯＳ電界効果トランジスターのドレインは、第三比較ＮＭＯＳ電界効果トランジスターのゲートに接続され、第二比較ＮＭＯＳ電界効果トランジスターのソースと第三比較ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地されており、
   第三比較ＮＭＯＳ電界効果トランジスターのゲートは、第三画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターのドレインは、第四画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
   第四比較ＮＭＯＳ電界効果トランジスターのゲートとドレインとは、短絡され、第四比較ＮＭＯＳ電界効果トランジスターのソースは、接地されている、ことを特徴とする請求項３に記載のＰＷＭコンパレータ。
7. 前記出力バッファ回路は、２つの入力端と、１つの出力端とを含み、２つの入力端は、第三比較ＮＭＯＳ電界効果トランジスターのゲートとドレインにそれぞれ接続され、１つの出力端は、ＰＷＭ信号を出力する、ことを特徴とする請求項６に記載のＰＷＭコンパレータ。
8. 前記予増幅回路と判断回路は、ＣＭＯＳオペレーショナルトランスコンダクタンスアンプ構造を用いる、ことを特徴とする請求項１に記載のＰＷＭコンパレータ。
9. 前記予増幅回路は、第一入力ＮＰＮトランジスターと、第二入力ＮＰＮトランジスターと、第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターと、第一画像ＮＭＯＳ電界効果トランジスターと、第二画像ＮＭＯＳ電界効果トランジスターと、を含み、
   第一入力ＮＰＮトランジスターのベース電極は、入力されたオーディオ信号を受信し、第一入力ＮＰＮトランジスターの集電極は、第一画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第一入力ＮＰＮトランジスターのエミッターは、第二入力ＮＰＮトランジスターのエミッターに接続されており、
   第二入力ＮＰＮトランジスターのベース電極は、高周波三角波信号を受信し、第二入力ＮＰＮトランジスターの集電極は、第二画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
   第二画像ＮＭＯＳ電界効果トランジスターのドレインは、第一入力ＮＰＮトランジスターに接続され、第二入力ＮＰＮトランジスターのエミッターに接続され、第一画像ＮＭＯＳ電界効果トランジスターのソースと第二画像ＮＭＯＳ電界効果トランジスターのソースとは、それぞれ接地されており、
   第一画像ＰＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第一画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されており、
   第二画像ＰＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第二画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続されている、ことを特徴とする請求項２に記載のＰＷＭコンパレータ。
10. 前記フィードバック回路は、第一フィードバックＮＭＯＳ電界効果トランジスターと、第二フィードバックＮＭＯＳ電界効果トランジスターと、第三フィードバックＮＭＯＳ電界効果トランジスターと、第四フィードバックＮＭＯＳ電界効果トランジスターと、第三画像ＮＭＯＳ電界効果トランジスターと、第四画像ＮＭＯＳ電界効果トランジスターと、を含み、
    第一フィードバックＮＭＯＳ電界効果トランジスターのゲートは、外部からの制御信号を受信し、第一フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第一フィードバックＮＭＯＳ電界効果トランジスターのソースは、第二フィードバックＮＭＯＳ電界効果トランジスターのソースに接続されるとともに、第三画像ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
    第二フィードバックＮＭＯＳ電界効果トランジスターのゲートは、基準電圧を受信し、第二フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
    第三フィードバックＮＭＯＳ電界効果トランジスターのゲートは、基準電圧を受信し、第三フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三フィードバックＮＭＯＳ電界効果トランジスターのソースは、第四フィードバックＮＭＯＳ電界効果トランジスターのソースに接続されるとともに、第四画像ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
    第四フィードバックＮＭＯＳ電界効果トランジスターのゲートは、出力バッファ回路の出力端に接続されてＰＷＭ信号を受信し、第四フィードバックＮＭＯＳ電界効果トランジスターのドレインは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続されており、
    第三画像ＮＭＯＳ電界効果トランジスターのソースと、第四画像ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地されている、ことを特徴とする請求項９に記載のＰＷＭコンパレータ。
11. 前記判断回路は、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターと、第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターと、第五画像ＮＭＯＳ電界効果トランジスターと、第六画像ＮＭＯＳ電界効果トランジスターと、第五画像ＰＭＯＳ電界効果トランジスターと、第六画像ＰＭＯＳ電界効果トランジスターと、を含み、
    前記第三画像ＰＭＯＳ電界効果トランジスターのソースは、電源に接続され、前記第三画像ＰＭＯＳ電界効果トランジスターのゲートは、第一画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第三画像ＰＭＯＳ電界効果トランジスターのドレインは、第一比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
    第四画像ＰＭＯＳ電界効果トランジスターのゲートは、第二画像ＰＭＯＳ電界効果トランジスターのゲートに接続され、第四画像ＰＭＯＳ電界効果トランジスターのドレインは、第二比較ＮＭＯＳ電界効果トランジスターのドレインに接続されており、
    第一比較ＮＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第一比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
    第三比較ＮＭＯＳ電界効果トランジスターのゲートは、第四比較ＮＭＯＳ電界効果トランジスターのドレインに接続され、第三比較ＮＭＯＳ電界効果トランジスターのドレインは、第四比較ＮＭＯＳ電界効果トランジスターのゲートに接続され、第三比較ＮＭＯＳ電界効果トランジスターのソースと第四比較ＮＭＯＳ電界効果トランジスターのソースとは、両方とも接地され、第四比較ＮＭＯＳ電界効果トランジスターのゲートは、第三画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第四比較ＮＭＯＳ電界効果トランジスターのドレインは、第四画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
    第二比較ＮＭＯＳ電界効果トランジスターのゲートとドレインは、短絡され、第二比較ＮＭＯＳ電界効果トランジスターのソースは、接地されており、
    第五画像ＮＭＯＳ電界効果トランジスターのソースは、接地され、第五画像ＮＭＯＳ電界効果トランジスターのドレインは、第六画像ＰＭＯＳ電界効果トランジスターのドレインに接続されており、
    第六画像ＮＭＯＳ電界効果トランジスターのソースは、接地され、第六画像ＮＭＯＳ電界効果トランジスターのドレインは、第五画像ＰＭＯＳ電界効果トランジスターのドレインに接続されている、ことを特徴とする請求項１０に記載のＰＷＭコンパレータ。
12. 前記出力バッファ回路は、順番に接続されている第一インバーターと、シュミットトリガと、第二インバーターとを含み、第一インバーターの入力端は、第六画像ＰＭＯＳ電界効果トランジスターのドレインに接続され、第二インバーターは、ＰＷＭ信号を出力する、ことを特徴とする請求項１１に記載のＰＷＭコンパレータ。
13. 第一画像ＮＭＯＳ電界効果トランジスターと、第三画像ＮＭＯＳ電界効果トランジスターと、第四画像ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、同様であり、
    第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率は、第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率の四倍であり、
    第一画像ＰＭＯＳ電界効果トランジスターと、第二画像ＰＭＯＳ電界効果トランジスターと、第三画像ＰＭＯＳ電界効果トランジスターと、第四画像ＰＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第二画像ＮＭＯＳ電界効果トランジスターの長さの比率より大きく、
    第一比較ＮＭＯＳ電界効果トランジスターと、第二比較ＮＭＯＳ電界効果トランジスターと、第五画像ＮＭＯＳ電界効果トランジスターと、第六画像ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、且つ第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さく、
    第三比較ＮＭＯＳ電界効果トランジスターと、第四比較ＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一比較ＮＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、第二画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さく、
    第五画像ＰＭＯＳ電界効果トランジスターと、第六画像ＰＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＰＭＯＳ電界効果トランジスターの幅／長さの比率より大きく、
    第一フィードバックＮＭＯＳ電界効果トランジスターと、第四フィードバックＮＭＯＳ電界効果トランジスターとの幅／長さの比率は、互いに同様であり、且つ第一画像ＮＭＯＳ電界効果トランジスターの幅／長さの比率より小さい、ことを特徴とする請求項１１に記載のＰＷＭコンパレータ。
14. Ｄ級増幅器において、請求項１〜１３のいずれに記載のＰＷＭコンパレータを含むことを特徴とするＤ級増幅器。