CN117097272B - 一种运算放大器组合电路及自调整运算放大器 - Google Patents

一种运算放大器组合电路及自调整运算放大器 Download PDF

Info

Publication number
CN117097272B
CN117097272B CN202311048146.9A CN202311048146A CN117097272B CN 117097272 B CN117097272 B CN 117097272B CN 202311048146 A CN202311048146 A CN 202311048146A CN 117097272 B CN117097272 B CN 117097272B
Authority
CN
China
Prior art keywords
output voltage
voltage
output
receives
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311048146.9A
Other languages
English (en)
Other versions
CN117097272A (zh
Inventor
丁一男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gl Microelectronics Inc
Original Assignee
Gl Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gl Microelectronics Inc filed Critical Gl Microelectronics Inc
Priority to CN202311048146.9A priority Critical patent/CN117097272B/zh
Publication of CN117097272A publication Critical patent/CN117097272A/zh
Application granted granted Critical
Publication of CN117097272B publication Critical patent/CN117097272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本文提供了一种运算放大器组合电路及自调整运算放大器，包括：所述运算放大器接收第一电压与第二电压，并输出第一输出电压和第二输出电压；所述缓冲器接收第一输出电压、第二输出电压以及调整信号，根据调整信号逐级调整所述第一输出电压，直至所述第一输出电压小于所述第二输出电压，将所述第二输出电压以及调整完成的所述第一输出电压输出，通过该缓冲器接收运算放大器输出的第一输出电压和第二输出电压后，然后通过调整信号逐级去调整接收到的第一输出电压，缩减第一输出电压与第二输出电压的差值，直至第一输出电压小于第二输出电压，令使用者使用调整完成的第一输出电压以及第二输出电压，提升运算放大器的精度。

Description

一种运算放大器组合电路及自调整运算放大器
技术领域
本发明涉及集成电路技术领域，尤其是一种运算放大器组合电路及自调整运算放大器。
背景技术
运算放大器简称运放，可以实现精确放大、积分、信号比较等各种运算功能。即使运放两个输入端的输入电压相等，在实际生产工艺中，由于器件失配、参数偏移、温度变化、封装应力等因素，导致运放输出正端和输出负端之间存在一定的差值，该差值叫做输出失调电压，通常运放的失调电压是几个毫伏到几十毫伏，无法满足高精度(失调电压为微伏)应用场景的需求。因此需要对现有的运放中的失调电压进行修正。
发明内容
针对现有技术的上述问题，本文的目的在于，提供一种运算放大器组合电路及自调整运算放大器，以解决现有技术中运放的失调电压过大的问题。
为了解决上述技术问题，本文的具体技术方案如下：
一方面，本文提供一种运算放大器组合电路，包括：运算放大器以及缓冲器；
所述运算放大器接收第一电压与第二电压，并输出第一输出电压和第二输出电压；
所述缓冲器接收第一输出电压、第二输出电压以及调整信号，根据调整信号逐级调整所述第一输出电压，直至所述第一输出电压小于所述第二输出电压，将所述第二输出电压以及调整完成的所述第一输出电压输出。
作为本文的一个实施例，所述缓冲器包括第一电压调整电路和第二电压调整电路；
所述第一电压调整电路接收所述第一电压，得到不同数值的电流，所述第一电压调整电路接收不同的调整信号逐级导通不同数值的电流，以调整所述第一输出电压；
所述第二电压调整电路接收所述第二电压，得到基准电流，所述第二电压调整电路导通所述基准电流，得到所述第二输出电压。
作为本文的一个实施例，所述第一电压调整电路包括若干电流源支路、MN1、MN2和电阻R1；
每一条电流源支路均设有一个电流源以及一个开关，每一电流源均接收高电平信号生成不同数值的电流，每一电流源均通过其电流源支路上的开关与所述MN1的漏极相连，所述开关接收调整信号进行开启/关闭；
所述MN1的漏极与栅极对接，所述MN1的源极接地，所述MN1的栅极与所述MN2的栅极相连；
所述MN2的源极接地，所述MN2的漏极通过所述电阻R1接收所述第一电压，所述MN2的漏极输出所述第一输出电压。
作为本文的一个实施例，所述第二电压调整电路包括基准电流源支路、MN3、MN4和电阻R2；
所述基准电流源支路设有一个基准电流源，所述基准电流源接收高电平信号生成所述基准电流，所述基准电流源与所述MN3的漏极相连；
所述MN3的漏极与栅极对接，所述MN3的源极接地，所述MN3的栅极与所述MN4的栅极相连；
所述MN4的源极接地，所述MN4的漏极通过所述电阻R2接收所述第二电压，所述MN4的漏极输出所述第二输出电压。
作为本文的一个实施例，还包括调整电路，所述调整电路接收并将所述第一输出电压以及所述第二输出电压进行比较，在所述第一输出电压大于所述第二输出电压时，输出所述调整信号。
作为本文的一个实施例，所述调整电路包括比较器以及反馈器；
所述比较器接收所述第一输出电压以及所述第二输出电压；当所述第一输出电压大于所述第二输出电压时，输出第一电平的比较信号；
所述反馈器与所述比较器相连，接收所述比较器输出的比较信号，所述反馈器用于在所述比较信号为第一电平时，输出所述调整信号至所述缓冲器。
作为本文的一个实施例，所述反馈器包括振荡器和计数器；
所述振荡器与所述比较器电连接，在接收到所述第一电平的比较信号时，输出振荡信号；
所述计数器与所述振荡器电连接，所计数器在接收到所述振荡信号时，采样振荡信号的上升沿输出不同类型的调整信号。
作为本文的一个实施例，所述振荡器包括MP1、MP2、MP3、MP4、MN5、MN6、MN7、MN8、MN9、第一反相器、第二反相器以及电容C1；
所述MP1、所述MP2、所述MP3以及所述MP4的源极均接收高电平信号；
所述MN7、MN8、MN9的源极均接地；
所述MN5的栅极接收所述比较信号，所述MN5的源极接收偏置电流，所述MN5的漏极与所述MP1的漏极相连；
所述MP1的栅极分别与所述MP2的栅极、所述MP3的栅极以及所述MP4的栅极相连；
所述MP4的漏极与其源极对接；
所述MP2的漏极分别与所述第一反相器的输入端以及所述MN7的漏极相连；
所述MN7的栅极与所述MN8的栅极相连，所述MN8栅极与其漏极相连；
所述MN9的栅极与所述MN8的漏极相连，所述MN9的漏极与其源极相连，
所述MN8的漏极与所述MN6的源极相连，所述MN6的漏极与所述MP3的漏极相连；
所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端与所述MN6的栅极相连；
所述电容C1的正极与所述第二反相器的输出端相连，所述电容C1的负极与所述第一反相器的输入端相连；
所述第二反相器的输出端输出所述振荡信号。
作为本文的一个实施例，所述计数器包括若干触发器；
同一级触发器的数据输入端与同一级触发器的第一输出端电连接；
第一级触发器的时钟引脚接收所述振荡信号；
除第一级触发器外，前一级的触发器的第二输出引脚与后一级的触发器的时钟引脚相连；
每一级触发器的第一输出引脚均与对应的每一电流源支路中的一个开关相连，以输出所述调整信号。
另一方面，本文还提供一种自调整运算放大器，设有上述任一项所述的运算放大器组合电路。
采用上述技术方案，通过该缓冲器接收运算放大器输出的第一输出电压和第二输出电压后，然后通过调整信号逐级去调整接收到的第一输出电压，缩减第一输出电压与第二输出电压的差值，直至第一输出电压小于第二输出电压，令使用者使用调整完成的第一输出电压以及第二输出电压，提升运算放大器的精度。
为让本文的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本文实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本文的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本文实施例一种运算放大器组合电路；
图2示出了本文实施例第一电压调整支路电路图；
图3示出了本文实施例第二电压调整支路电路图；
图4示出了本文实施例具有第一种反馈器的电路示意图；
图5示出了本文实施例振荡器示意图；
图6示出了本文实施例计数器示意图；
图7示出了本文实施例具有第二种反馈器的电路示意图。
附图符号说明：
1、运算放大器；
2、缓冲器；
3、电流源支路；
4、调整电路；
5、比较器；
6、反馈器；
61、振荡器；
611、第一反相器；
612、第二反相器；
62、计数器；
63、第三反相器；
64、ADC转换器；
65、锁存器；
51、第一触发器；
52、第二触发器；
53、第三触发器。
具体实施方式
下面将结合本文实施例中的附图，对本文实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本文一部分实施例，而不是全部的实施例。基于本文中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本文保护的范围。
需要说明的是，本文的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本文的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中，自调整运算放大器1可以包括运算放大器1以及缓冲器2组成的组合电路以及对缓冲器2进行调整的调整电路4。在本文中MP为PMOS管，MN为NMOS管。
如图1所示的一种运算放大器组合电路，包括：运算放大器1以及缓冲器2；
所述运算放大器1接收第一电压与第二电压，并输出第一输出电压和第二输出电压；
所述缓冲器2接收第一输出电压、第二输出电压以及调整信号，根据调整信号逐级调整所述第一输出电压，直至所述第一输出电压小于所述第二输出电压，将所述第二输出电压以及调整完成的所述第一输出电压输出。
采用上述技术方案，通过该缓冲器2接收运算放大器1输出的第一输出电压和第二输出电压后，然后通过调整信号逐级去调整接收到的第一输出电压，缩减第一输出电压与第二输出电压的差值，直至第一输出电压小于第二输出电压，令使用者使用调整完成的第一输出电压以及第二输出电压，提升运算放大器1的精度。
在本文中，运算放大器1可以是本领域技术中通常使用的运算放大器1，该运算放大器1的输入端包括正向输入端和反向输入端，具体的，正向输入端可以接收第一电压，反向输入端可以接收第二电压；在另一种情况中，反向输入端可以接收第一电压，正向输入端可以接收第二电压。
通常在运算放大器1接收到电压值相等的第一电压以及第二电压后，运算放大器1会由于工艺问题，输出电压值相差较大的第一输出电压以及第二输出电压，这对用户使用是非常不利的，因此需要本文的缓冲器2对第一输出电压和第二输出电压进行调整，以降低第一输出电压和第二输出电压之间的电压差。在本文中，缓冲器2中设有第一电压调整电路和第二电压调整电路，其中一路接收运算放大器1发送的第一输出电压，另一路接收运算放大器1发送的第二输出电压。
如图2所示的第一电压调整支路电路图，作为本文的一个实施例，所述第一电压调整电路接收所述第一电压，得到不同数值的电流，所述第一电压调整电路接收不同的调整信号逐级导通不同数值的电流，以调整所述第一输出电压。
具体的，在缓冲器2中，所述第一电压调整电路包括若干电流源支路3、MN1、MN2和电阻R1；
每一条电流源支路3均设有一个电流源以及一个开关，每一电流源均接收高电平信号生成不同数值的电流，每一电流源均通过其电流源支路3上的开关与所述MN1的漏极相连，所述开关接收调整信号进行开启/关闭；
所述MN1的漏极与栅极对接，所述MN1的源极接地，所述MN1的栅极与所述MN2的栅极相连；
所述MN2的源极接地，所述MN2的漏极通过所述电阻R1接收所述第一电压，所述MN2的漏极输出所述第一输出电压。
如图3所示的第二电压调整支路电路图，作为本文的一个实施例，所述第二电压调整电路接收所述第二电压，得到基准电流，所述第二电压调整电路导通所述基准电流，得到所述第二输出电压。
具体的，所述第二电压调整电路包括基准电流源支路3、MN3、MN4和电阻R2；
所述基准电流源支路3设有一个基准电流源，所述基准电流源接收高电平信号生成所述基准电流，所述基准电流源与所述MN3的漏极相连；
所述MN3的漏极与栅极对接，所述MN3的源极接地，所述MN3的栅极与所述MN4的栅极相连；
所述MN4的源极接地，所述MN4的漏极通过所述电阻R2接收所述第二电压，所述MN4的漏极输出所述第二输出电压。
由于本文中第一电压调整电路和第二电压调整电路可以配套使用，因此可以将图2和图3合并说明，在图2中，第一电压调整电路包括多个不同数值的电流源，在图2中，电流的输出种类与计数器62的输出位数相关，在计数器62为三位时，第一电流源支路3包括三种电流源，可以分别为I、2I和4I，计数器62输出的3位计数结果D1、D2、D3分别连接每种电流源上的开关中；在本文中，I的开关为S1，在本文中，2I的开关为S2，在本文中，4I的开关为S3；
当S1关闭，S2关闭，S3关闭时，其对应的电流源I不输出，电流源2I不输出，4I不输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为0；
当S1开启，S2关闭，S3关闭时，其对应的电流源I输出，电流源2I不输出，4I不输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为I；
当S1关闭，S2开启，S3关闭时，其对应的电流源I不输出，电流源2I输出，4I不输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为2I；
当S1关闭，S2关闭，S3开启时，其对应的电流源I不输出，电流源2I不输出，4I输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为4I；
当S1开启，S2开启，S3关闭时，其对应的电流源I输出，电流源2I输出，4I不输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为3I；
当S1开启，S2关闭，S3开启时，其对应的电流源I输出，电流源2I不输出，4I输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为5I；
当S1关闭，S2开启，S3开启时，其对应的电流源I不输出，电流源2I输出，4I输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为6I；
当S1开启，S2开启，S3开启时，其对应的电流源I输出，电流源2I输出，4I输出，那么第一电流源支路3的电流数值(MN1的漏极输出)为7I；
即，三路计数器控制三种电流源，可以得到23种数值的电流。
MN1和MN2组成的电流镜对MN1的漏极电流进行复制得到电流IA，最终缓冲器输出的第一输出电压(Vout1)为，Vout1＝VA-(R1×IA)，其中，R1为电阻R1的阻值，VA为运算放大器输出的第一输出电压。通过公式可见，在运算放大器输出的第一输出电压固定时，通过调整第一电压调整电路的MN1漏极输出的电流IA，可以调整缓冲器输出的第一输出电压，在增大第一电压调整电路的MN1漏极输出的电流IA时，可以令缓冲器输出的第一输出电压逐级降低，直至缓冲器输出的第一输出电压小于缓冲器输出的第二输出电压。
在图3中，第二电压调整电路仅有一个数值的电流源，即运算放大器发送的第二输出电压进入第二电压调整电路后，仅会下降固定数值。
MN3和MN4组成的电流镜对MN3的漏极电流进行复制得到电流IB，最终缓冲器输出的第二输出电压(Vout2)为，Vout2＝VB-(R2×IB)，其中，R2为电阻R2的阻值，VB为运算放大器输出的第二输出电压。通过公式可见，在运算放大器输出的第二输出电压固定时，可以通过固定第二电压调整电路的MN1漏极输出的电流IB，令缓冲器输出的第二输出电压降低固定数值。在本文中，可以令IB＝2I。
作为本文的一个实施例，还包括调整电路4，所述调整电路4接收并将所述第一输出电压以及所述第二输出电压进行比较，在所述第一输出电压大于所述第二输出电压时，输出所述调整信号。
所述调整电路4包括比较器5以及反馈器6；
所述比较器5接收所述第一输出电压以及所述第二输出电压；当所述第一输出电压大于所述第二输出电压时，输出第一电平的比较信号；
比较器5可以为模拟比较器5，该比较器5的两个输入端与缓冲器2的两个输出端相连，接收缓冲器2输出的第一输出电压以及第二输出电压，在本文中虽然缓冲器2中的第一输出电压经过调整，但是缓冲器2在每一个时间周期内仅可以调整一级，因此需要比较器5比较第一输出电压是否小于第二输出电压，在本文中比较器5接收到第一输出电压以及第二输出电压后，判断第一输出电压是否大于第二输出电压，若大于则比较器5输出第一电平的比较信号，若小于则比较器5输出第二电平的比较信号。在本文中第一电平可以为高电平，第二电平可以为低电平。
所述反馈器6与所述比较器5相连，接收所述比较器5输出的比较信号，所述反馈器6用于在所述比较信号为第一电平时，输出所述调整信号至所述缓冲器2。
如图4所示的具有第一种反馈器的电路示意图，在一种情况中，所述反馈器6包括振荡器61和计数器62；
所述振荡器61与所述比较器5电连接，在接收到所述第一电平的比较信号时，输出振荡信号；
如图5所示的振荡器示意图，所述振荡器61包括MP1、MP2、MP3、MP4、MN5、MN6、MN7、MN8、MN9、第一反相器611、第二反相器612以及电容C1；
所述MP1、所述MP2、所述MP3以及所述MP4的源极均接收高电平信号；
所述MN7、MN8、MN9的源极均接地；
所述MN5的栅极接收所述比较信号，所述MN5的源极接收偏置电流IBIAS，所述MN5的漏极与所述MP1的漏极相连；
所述MP1的栅极分别与所述MP2的栅极、所述MP3的栅极以及所述MP4的栅极相连；
所述MP4的漏极与其源极对接；
所述MP2的漏极分别与所述第一反相器611的输入端以及所述MN7的漏极相连；
所述MN7的栅极与所述MN8的栅极相连，所述MN8栅极与其漏极相连；
所述MN9的栅极与所述MN8的漏极相连，所述MN9的漏极与其源极相连，
所述MN8的漏极与所述MN6的源极相连，所述MN6的漏极与所述MP3的漏极相连；
所述第一反相器611的输出端与所述第二反相器612的输入端相连，所述第二反相器612的输出端与所述MN6的栅极相连；
所述电容C1的正极与所述第二反相器612的输出端相连，所述电容C1的负极与所述第一反相器611的输入端相连；
所述第二反相器612的输出端输出所述振荡信号。
在本实施例中，偏置电流IBIAS给振荡器61模块提供偏置电流，保证振荡器61模块工作在工作点，MN5为控制偏置电流的开关，当Vin为高电平时振荡器61工作，反之偏置电流断开，振荡器61关断。MP1、MP2、MP3组成P管电流镜分别为MN7、MN8支路提电流。MP4为MP电容用于稳定V1点电压。MN9为MN电容用于稳定V2点电压。
振荡器61采用插值法调整振荡频率，有两个通路分别为快通路和慢通路，快通路为第一反相器611、第二反相器612、MN6、MN7和MN8组成的三级环形振荡器，第一级为第一反相器、第二级为第二反相器、第三级为MN6、MN7和MN8、MP2组成的反相放大器，第三级输入为Vout输出为V3。慢通路由电容C1构成，通过调整C1的容值调整慢通路的延时，从而控制振荡器61的振荡频率，增大电容C1，输出Vout振荡频率下降，减少电容C，输出Vout振荡频率上升。
如图6所示的计数器示意图，所述计数器62与所述振荡器61电连接，所计数器62在接收到所述振荡信号时，采样振荡信号的上升沿输出不同类型的调整信号。
所述计数器62包括若干触发器；
同一级触发器的数据输入端与同一级触发器的第一输出端电连接；
第一级触发器的时钟引脚接收所述振荡信号；
除第一级触发器外，前一级的触发器的第二输出引脚与后一级的触发器的时钟引脚相连；
每一级触发器的第一输出引脚均与对应的每一电流源支路3中的一个开关相连，以输出所述调整信号。
在本实施例中，包括n个触发器，第一触发器51的数据输入端D连接输出端D1，时钟端连接时钟信号CLK，复位端连接复位信号Rst，其中振荡器61输出的方波信号连接计数器62的时钟信号CLK，方波每一个周期的上升沿计数一次；第二触发器52的数据输入端D连接输出端D2，时钟端连接第一触发器51的Q输出端，复位端连接复位信号Rst；第三触发器53的数据输入端D连接输出端D3，时钟端连接第二触发器52的Q输出端，复位端连接复位信号Rst，以此类推，将所有的触发器进行相连，得到若干调整信号。
输出电压Vout1和Vout2经过比较器5进行比较，输出高电平，振荡器61随电源上电开始振荡，产生更高频率的振荡信号，该振荡信号可以是方波、正弦波等，在本发明计数器62采用触发器的情况下，优先选择振荡方波。计数器62对振荡器61的振荡次数进行计数，振荡器61输出每振荡一次，计数器62计数增加一次，电流IA依次增大，Vout1电压逐次下降，当Vout1电压小于Vout2时，比较器5输出低电平，振荡器61关断，计数器62不再计数，Vout1电压不再下降。若比较器5精度非常高，当比较器5识别到Vout1小于Vout2时，Vout1和Vout2之间的失调电压很小，因此比较器5精度越高，电路减小失调电压的能力越强。
如图7所示的具有第二种反馈器的电路示意图，在另一种情况中，所述反馈器6包括第三反相器63、ADC转换器64和锁存器65，在本文中第三反相器63的输入端与比较器5的输出端相连，第三反相器63的输出端与ADC转换器64的shtdn引脚相连，ACD转换器的第一信号输入引脚VINP接收缓冲器2发送的第一输出电压，ACD转换器的第二信号输入引脚VINN接收缓冲器2发送的第二输出电压，锁存器65的使能引脚与第三反相器63的输出端相连，锁存器65的输入引脚与ADC转换器64的输出引脚相连，锁存器65的输出引脚输出调整信号至缓冲器2。
当电路上电后，缓冲器2发送的第一输出电压大于缓冲器2发送的第二输出电压时，比较器5输出高电平，经过第三反相器63后输出低电平。然后将低电平信号传输至ADC转换器64的shtdn引脚以及锁存器65的使能引脚，此时ADC转换器64处于工作状态，但是由于锁存器65的使能引脚接收了低电平的信号，导致锁存器65无法锁存。
n为ADC转换器64输出的位数，n越大输出精度越高。缓冲器2发送的第一输出电压以及缓冲器2发送的第二输出电压作为差分信号进入ADC转换器64，缓冲器2发送的第一输出电压以及缓冲器2发送的第二输出电压之间的差值越大，调整信号的输出越大，缓冲器2中的补偿电流越大，运算放大器1输出的第一输出电压到缓冲器2输出的第一输出电压压降越大，补偿后缓冲器2输出的第一输出电压小于缓冲器2输出的第二输出电压时，ADC转换器64关断，锁存器65接收高电平的使能信号，将前一状态锁存，在锁存后使用锁存时得到的n持续向缓冲器2输出调整信号，令失调电压补偿完成。
应理解，在本文的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本文实施例的实施过程构成任何限定。
还应理解，在本文实施例中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本文的范围。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本文所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、装置或单元的间接耦合或通信连接，也可以是电的，机械的或其它的形式连接。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本文实施例方案的目的。
另外，在本文各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本文的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本文各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本文中应用了具体实施例对本文的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本文的方法及其核心思想；同时，对于本领域的一般技术人员，依据本文的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本文的限制。

Claims (8)

1.一种运算放大器组合电路，其特征在于，包括：运算放大器以及缓冲器；
所述运算放大器接收第一电压与第二电压，并输出第一输出电压和第二输出电压；
所述缓冲器接收第一输出电压、第二输出电压以及调整信号，根据调整信号逐级调整所述第一输出电压，直至所述第一输出电压小于所述第二输出电压，将所述第二输出电压以及调整完成的所述第一输出电压输出；
所述缓冲器包括第一电压调整电路和第二电压调整电路；
所述第一电压调整电路接收所述第一电压，得到不同数值的电流，所述第一电压调整电路接收不同的调整信号逐级导通不同数值的电流，以调整所述第一输出电压；
所述第二电压调整电路接收所述第二电压，得到基准电流，所述第二电压调整电路导通所述基准电流，得到所述第二输出电压；
所述第一电压调整电路包括若干电流源支路、MN1、MN2和电阻R1；
每一条电流源支路均设有一个电流源以及一个开关，每一电流源均接收高电平信号生成不同数值的电流，每一电流源均通过其电流源支路上的开关与所述MN1的漏极相连，所述开关接收调整信号进行开启/关闭；
所述MN1的漏极与栅极对接，所述MN1的源极接地，所述MN1的栅极与所述MN2的栅极相连；
所述MN2的源极接地，所述MN2的漏极通过所述电阻R1接收所述第一电压，所述MN2的漏极输出所述第一输出电压。
2.根据权利要求1所述的运算放大器组合电路，其特征在于，所述第二电压调整电路包括基准电流源支路、MN3、MN4和电阻R2；
所述基准电流源支路设有一个基准电流源，所述基准电流源接收高电平信号生成所述基准电流，所述基准电流源与所述MN3的漏极相连；
所述MN3的漏极与栅极对接，所述MN3的源极接地，所述MN3的栅极与所述MN4的栅极相连；
所述MN4的源极接地，所述MN4的漏极通过所述电阻R2接收所述第二电压，所述MN4的漏极输出所述第二输出电压。
3.根据权利要求1所述的运算放大器组合电路，其特征在于，还包括调整电路，所述调整电路接收并将所述第一输出电压以及所述第二输出电压进行比较，在所述第一输出电压大于所述第二输出电压时，输出所述调整信号。
4.根据权利要求3所述的运算放大器组合电路，其特征在于，所述调整电路包括比较器以及反馈器；
所述比较器接收所述第一输出电压以及所述第二输出电压；当所述第一输出电压大于所述第二输出电压时，输出第一电平的比较信号；
所述反馈器与所述比较器相连，接收所述比较器输出的比较信号，所述反馈器用于在所述比较信号为第一电平时，输出所述调整信号至所述缓冲器。
5.根据权利要求4所述的运算放大器组合电路，其特征在于，所述反馈器包括振荡器和计数器；
所述振荡器与所述比较器电连接，在接收到所述第一电平的比较信号时，输出振荡信号；
所述计数器与所述振荡器电连接，所计数器在接收到所述振荡信号时，采样振荡信号的上升沿输出不同类型的调整信号。
6.根据权利要求5所述的运算放大器组合电路，其特征在于，所述振荡器包括MP1、MP2、MP3、MP4、MN5、MN6、MN7、MN8、MN9、第一反相器、第二反相器以及电容C1；
所述MP1、所述MP2、所述MP3以及所述MP4的源极均接收高电平信号；
所述MN7、MN8、MN9的源极均接地；
所述MN5的栅极接收所述比较信号，所述MN5的源极接收偏置电流，所述MN5的漏极与所述MP1的漏极相连；
所述MP1的栅极分别与所述MP2的栅极、所述MP3的栅极以及所述MP4的栅极相连；
所述MP4的漏极与其源极对接；
所述MP2的漏极分别与所述第一反相器的输入端以及所述MN7的漏极相连；
所述MN7的栅极与所述MN8的栅极相连，所述MN8的栅极与其漏极相连；
所述MN9的栅极与所述MN8的漏极相连，所述MN9的漏极与其源极相连，
所述MN8的漏极与所述MN6的源极相连，所述MN6的漏极与所述MP3的漏极相连；
所述第一反相器的输出端与所述第二反相器的输入端相连，所述第二反相器的输出端与所述MN6的栅极相连；
所述电容C1的正极与所述第二反相器的输出端相连，所述电容C1的负极与所述第一反相器的输入端相连；
所述第二反相器的输出端输出所述振荡信号。
7.根据权利要求5所述的运算放大器组合电路，其特征在于，所述计数器包括若干触发器；
同一级触发器的数据输入端与同一级触发器的第一输出端电连接；
第一级触发器的时钟引脚接收所述振荡信号；
除第一级触发器外，前一级的触发器的第二输出引脚与后一级的触发器的时钟引脚相连；
每一级触发器的第一输出引脚均与对应的每一电流源支路中的一个开关相连，以输出所述调整信号。
8.一种自调整运算放大器，其特征在于，设有上述权利要求1-7任一项所述的运算放大器组合电路。
CN202311048146.9A 2023-08-18 2023-08-18 一种运算放大器组合电路及自调整运算放大器 Active CN117097272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311048146.9A CN117097272B (zh) 2023-08-18 2023-08-18 一种运算放大器组合电路及自调整运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311048146.9A CN117097272B (zh) 2023-08-18 2023-08-18 一种运算放大器组合电路及自调整运算放大器

Publications (2)

Publication Number Publication Date
CN117097272A CN117097272A (zh) 2023-11-21
CN117097272B true CN117097272B (zh) 2024-05-03

Family

ID=88770908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311048146.9A Active CN117097272B (zh) 2023-08-18 2023-08-18 一种运算放大器组合电路及自调整运算放大器

Country Status (1)

Country Link
CN (1) CN117097272B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134984A (zh) * 2017-06-23 2017-09-05 千度芯通（厦门）微电子科技有限公司 失调电压消除电路
CN111669130A (zh) * 2019-12-03 2020-09-15 西安电子科技大学 一种运算放大器输入失调电压的自动消除电路
CN112346509A (zh) * 2019-08-07 2021-02-09 圣邦微电子（北京）股份有限公司 一种用于电源产品中运放失调电压的校准电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049889B2 (en) * 2004-03-31 2006-05-23 Analog Devices, Inc. Differential stage voltage offset trim circuitry
US7532065B2 (en) * 2005-07-12 2009-05-12 Agere Systems Inc. Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers
US7417500B2 (en) * 2006-06-19 2008-08-26 Tzero Technologies, Inc. Control of an adjustable gain amplifier
FR2946201A1 (fr) * 2009-05-29 2010-12-03 St Ericsson Grenoble Sas Annulation d'offset pour amplificateur audio
CN102545850A (zh) * 2010-12-15 2012-07-04 无锡华润上华半导体有限公司 Pwm比较器及d类放大器
TWI600271B (zh) * 2016-11-04 2017-09-21 茂達電子股份有限公司 運算放大器及降低其偏移電壓的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134984A (zh) * 2017-06-23 2017-09-05 千度芯通（厦门）微电子科技有限公司 失调电压消除电路
CN112346509A (zh) * 2019-08-07 2021-02-09 圣邦微电子（北京）股份有限公司 一种用于电源产品中运放失调电压的校准电路
CN111669130A (zh) * 2019-12-03 2020-09-15 西安电子科技大学 一种运算放大器输入失调电压的自动消除电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
应用于14位流水线ADC的高精度比较器电路设计;徐韦佳等;《微型机与应用》;20170615;第36卷(第6期);33-36 *

Also Published As

Publication number Publication date
CN117097272A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
CN112290889B (zh) 一种片内rc振荡器、芯片及通信终端
US8742815B2 (en) Temperature-independent oscillators and delay elements
KR101226049B1 (ko) 커패시터가 내장된 ｒｃ 발진기 집적회로
US8760338B2 (en) Compapator and analog-to-digital convertor
KR100588339B1 (ko) 오토 튜닝 기능을 갖는 전압-전류 변환회로를 구비한전류원 회로
KR100651150B1 (ko) 중간 또는 고주파수용 지연 클록 펄스폭 조정회로
CN104167996A (zh) 信号处理电路、分解器数字转换器和多路径嵌套镜像放大器
US6885181B1 (en) Calibration circuit
JP2017509959A (ja) ドリフトが低く抑えられ固有のオフセットがキャンセルされた改善された弛緩発振器
JP2008520139A (ja) 対称性時間／電圧変換回路
US8344796B2 (en) Switched capacitor circuit
US8841970B2 (en) Low GM transconductor
US8390493B1 (en) Low-noise voltage reference generator with digitally-filtered reference matching
CN110784177A (zh) 电压控制振荡器、pll电路和cdr装置
US9729162B1 (en) Flexible signal chain processing circuits and method
US20110037511A1 (en) Multiple signal switching circuit, current switching cell circuit, latch circuit, current steering type dac, semiconductor integrated circuit, video device, and communication device
KR20030041847A (ko) 의사 차동 증폭회로 및 이를 사용한 아날로그-디지털 변환기
CN117097272B (zh) 一种运算放大器组合电路及自调整运算放大器
EP2132871B1 (en) Signal processor comprising a reference voltage circuit
WO2009009420A2 (en) Low glitch offset correction circuit for auto-zero sensor amplifiers and method
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
US8471630B2 (en) Fast settling reference voltage buffer and method thereof
US7245245B2 (en) Digitizer and related charge pump circuit
US6781450B1 (en) Low-frequency auto-zeroed amplifier
JP2011160288A (ja) 積分回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant