CN105830342B - 开关模式功率放大器的谐波抑制电路 - Google Patents

Abstract

通过一个谐波减少偏压生成器，其驱动偏压到功率放大器上与驱动晶体管串联的级联控制晶体管，从而抑制偶次谐波。第一偏压电压是通过镜像功率放大器里的上拉电流而产生。p‑沟道源晶体管和p‑沟道级联电流镜晶体管也将功率放大器上拉电流镜像到一个中间点节点。n‑沟道吸入晶体管和n‑沟道级联电流镜晶体管将功率放大器里的下拉电流镜像到中间点节点。运算放大器比较中间点节点和VDD/2，并驱动p‑沟道反馈晶体管的栅极。来自p‑沟道反馈晶体管的电流流过n‑沟道级联电流镜晶体管，其产生第二偏压。调整第二偏压直到中间点节点达到VDD/2，使得功率放大器里的上拉和下拉电流更好地匹配，从而减少偶次谐波。

Description

开关模式功率放大器的谐波抑制电路

【技术领域】

本发明涉及功率放大器电路，特别涉及功率放大器的谐波抑制。

【背景技术】

功率放大器被分为几类。D类功率放大器是开关模式放大器，其有时用于放大一个脉宽调制(PWM)输入以产生一个相位调制的射频(RF)输出。可以有很高的切换速度。

不幸的是，在基频上经常产生偶次和奇次谐波。这些谐波是不期望出现的，因为它们会干扰由监管机构如美国联邦通信委员会(FCC)设定的发射限值。

高功率发射器需要使用大晶体管的高功率放大器。这些大晶体管切换大电流，电流的变化很缓慢。因此，上升时间和下降时间或信号边沿很慢，消耗高频信号里相当大部分的时间。上升和下降边沿还可能明显不匹配。被认为造成谐波失真的失真是由上升和下降边沿不匹配、以及占空比不匹配(当上升时间和下降时间造成占空比背离50％时)所引起的。

期望有一种具有谐波减少开关模式功率放大器。有谐波抑制的功率放大器是令人期望的。期望有一种电路能够抑制由功率放大器引起的谐波。

【附图说明】

图1是一个射频(RF)极性发射器的方框示意图。

图2是显示有一个大的二次谐波的图形。

图3是一个减小谐波的功率放大器，其有一个偏压生成电路以减小输出谐波。

图4是显示使用图3电路后谐波减少了的图形。

图5是显示使用谐波减少偏压生成器和功率放大器后谐波减少的模拟仿真的图表。

图6显示另一个使用多个功率放大器单元的实施例，其可以被打开或关闭以进行幅度调制或调整输出电流。

图7是另一个使用多个可以打开和关闭的功率放大器单元的实施例。

图8显示使用一个升压器以提高功率放大器里的上拉电流驱动。

图9显示一个使用谐波减少偏压生成器的全差分功率放大器。

图10显示一个使用谐波减少偏压生成器的功率放大器，其有p-沟道反馈而不是n-沟道反馈。

【发明详述】

本发明涉及功率放大器谐波抑制的改进。以下描述使本领域普通技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员会明白对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本发明不限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。

图1是一个射频(RF)极性发射器的方框示意图。将要发射的数据由极性调制器102进行调制，以产生幅度调制(AM)和相位调制(PM)的信号。本机振荡器108的相位或频率是在极性调制器102的控制下进行调制，根据本机振荡器108产生的载波而产生一个PM信号。

功率放大器110是一个D类开关模式功率放大器，其驱动大电流经过滤波匹配网络106到天线104，滤波匹配网络106可包含电感器和电容器以匹配天线104的阻抗。功率放大器110的输出幅度可以由来自极性调制器102的AM信号进行调整或调制，如通过改变能够驱动输出的并联晶体管的数量。功率放大器110的输出信号的相位或频率由来自本机振荡器108的PM载波信号进行调制。

图2显示有一个大的二次谐波。当使用一个标准功率放大器110时，功率放大器110输出的上升和下降边沿可能不匹配，使占空比失真，产生一个大的二次谐波。基频F1是期望的输出信号频率。偶次谐波是F2、F4、F6、…而奇次谐波是F3、F5、...。由于F2最靠近F1，这是功率放大器输出滤波最难抑制的谐波。随着离基频的距离增加，每个谐波的功率随着谐波的阶次而降低。基频F1和二次谐波F2之间的信号长度差是HD2。HD2是最差情况谐波失真的一个度量。对高速运行的标准功率放大器而言，HD2可能会很大而不能满足FCC规范。不得不降低功率，从而降低接收范围或者增加接收误差。

图3是一个减小谐波的功率放大器，其有一个偏压生成电路以减小输出谐波。功率放大器70放大被调制的载波信号PM_IN，其驱动p-沟道驱动晶体管40和n-沟道驱动晶体管46的栅极。级联控制晶体管42、44插在驱动晶体管40、46和输出OUT之间，以平衡输出上升时间和下降时间。平衡输出上升时间和下降时间能够减少不匹配，从而减少谐波。

p-沟道级联控制晶体管42的栅极由偏压VBP驱动，而n-沟道级联控制晶体管44的栅极由偏压VBN驱动。VBP、VBN的数值是由谐波减少偏压生成器60产生。

谐波减少偏压生成器60有吸入电流52，其将电流从节点VBP吸入到地。该电流被拉动流过级联电流镜晶体管24，晶体管24的栅极也连接到VBP。拉动流过级联电流镜晶体管24的电流是从电源拉出的，并流过源晶体管20，源晶体管20的栅极接地。经过吸入电流52的电流i_B的量，以及级联电流镜晶体管24、源晶体管20的尺寸，是由电路设计者选择的，以使VBP有一个期望的数值，如0.7*VDD。

源晶体管20、22和级联电流镜晶体管24、26是p-沟道晶体管，其被设计用于匹配p-沟道驱动晶体管40和p-沟道级联控制晶体管42，但只有1/N的尺寸大小。例如，源晶体管20可以是p-沟道驱动晶体管40的1/20。

虽然VBP是由吸入电流52设定，但是VBN被控制以匹配一个中间点电压VX和一个参考电压VREF。如果VREF被设置为VDD/2，p-沟道级联控制晶体管42、n-沟道级联控制晶体管44的电流驱动被控制以便进行互相平衡，从而使输出的上升时间和下降时间更好地匹配，进而减少谐波。

运算放大器54比较中间点电压VX和参考电压VREF，以驱动p-沟道反馈晶体管38的栅极。电源电流通过p-沟道反馈晶体管38，流到节点VBN以设置电压VBN。来自p-沟道反馈晶体管38的电流穿过n-沟道级联电流镜晶体管34(晶体管34的栅极也连接到VBN)，然后穿过n-沟道吸入晶体管34到地。n-沟道吸入晶体管30的栅极连接到电源。

到中间点节点VX的上拉电流是由p-沟道中间点源晶体管22和p-沟道中间点级联电流镜晶体管26控制的。这些晶体管的尺寸被调整并被偏压，以便匹配穿过源晶体管20和级联电流镜晶体管24的电流。

p-沟道中间点源晶体管22的栅极也接地，以匹配穿过源晶体管20的电流。p-沟道级联电流镜晶体管26的栅极也由VBP驱动，以匹配穿过级联电流镜晶体管24的电流。但是，级联电流镜晶体管26的漏极是中间点电压VX，并连接到n-沟道中间点级联电流镜晶体管36的漏极。穿过n-沟道中间点级联电流镜晶体管36的电流也穿过n-沟道中间点吸入晶体管32，再到地，晶体管32的栅极连接到电源。

因此，从中间点节点VX的下拉电流被匹配到穿过n-沟道级联电流镜晶体管34、n-沟道吸入晶体管30的电流，因为n-沟道中间点级联电流镜晶体管36、n-沟道中间点吸入晶体管32的尺寸被调整，并被偏压以匹配n-沟道级联电流镜晶体管34、n-沟道吸入晶体管30的电流。

运行时，当中间点电压VX上升到超过VREF时，谐波强度提高，因为功率放大器70里的上拉电流比功率放大器70里的下拉电流更强，从而产生边沿不匹配。为了补偿和减少谐波，谐波减少偏压生成器60通过提高偏压VBN而增加功率放大器70里的下拉电流驱动。接着n-沟道级联控制晶体管44增加电流驱动。

运算放大器54检测到VX高于VREF，然后减低到n-沟道反馈晶体管38的栅极电压，因为VX是施加到运算放大器54的反相输入(-)上。p-沟道反馈晶体管38上更低的栅极电压，会提高其电流，从而当电流上升流过n-沟道级联电流镜晶体管34时使VBN上升。高VBN提高在n-沟道驱动晶体管46上的电流驱动，从而提高下拉电流进行补偿。偶次谐波减少了，因为下拉电流上升以匹配上拉电流。谐波减少偏压生成器60补偿了边沿不匹配。

高VBN同样提高来自中间点节点VX的下拉电流，因为VBN被施加到n-沟道中间点级联电流镜晶体管36的栅极。因此，功率放大器70里n-沟道级联控制晶体管44的下拉电流的变化是通过谐波减少偏压生成器60里的n-沟道中间点级联电流镜晶体管36进行匹配，以调整中间点电压VX。

当输入有50％占空比和π导通角度时，VREF可以被设置为电源电压的一半，或者VDD/2。功率放大器70的上拉和下拉驱动能力的比率可以通过调整VREF进行调整。当使用VREF＝VDD/2和50％占空比时，偶次谐波能够得到抑制。

图4显示使用图3电路后谐波减少了。基频F1和二次谐波F2的强度差是HD2。通过使用图3的谐波减少偏压生成器60，偶次谐波F2、F4、F6已经减小了。VREF被设置成VDD/2，并且使用50％的输入占空比。

图5显示使用谐波减少偏压生成器和功率放大器后谐波减少的模拟仿真。F1和F2的强度差以分贝(dBc)显示。一些工艺角(process corners)如图所示，如典型-典型(TT)、快-慢(FS)、和慢-快(SF)。慢-快意味着n-沟道晶体管是慢的，而p-沟道晶体管是快的(比典型的电流驱动更高)。

该表格的第一行显示使用一个具有固定偏压VBP、VBN的标准功率放大器，HD2数值的范围，从典型-典型的-53.8到慢-快的-41.7dBc。在工艺角这是一个大范围12.1dBc。当期望输出功率大于0dBm时，慢-快的-41.7dBc的HD2数值可能还不是足够低以满足FCC发射要求。

当使用图3的谐波减少偏压生成器60来产生偏压VBP、VBN时，在工艺角HD2的数值只有较小的变化，因为谐波减少偏压生成器60跟踪这些变化，好过一个固定偏压。使用谐波减少偏压生成器60后，工艺角的范围仅是1.9dBc，大大小于使用固定偏压时的12.1dBc。因此，谐波减少偏压生成器能够有效降低工艺变化。

再者，最差情况的谐波失真HD2从固定偏压SF的-41.7dBc增加到使用谐波减少偏压生成器60时的-50.0dBc。使用谐波减少偏压生成器60后，最差情况的谐波被抑制超过8分贝。

图6显示另一个使用多个功率放大器单元的实施例，其可以被打开或关闭以进行幅度调制或调整输出电流。多个功率放大器单元82是并联连接的，各自驱动输出OUT，并且各自接收p-沟道驱动晶体管40、n-沟道驱动晶体管46栅极的PM_IN。通过功率控制信号，可以关闭一些功率放大器单元82。功率控制信号可以是从极性调制器102(图1)的AM信号导出来的，或可以是由一个可编程寄存器驱动的。

当AM_IN为低时，开关84驱动p-沟道级联控制晶体管42的栅极至高，以关闭上拉电流。当AM_IN为高时，开关84选通VBP。当AM_IN为低时，开关86驱动n-沟道级联控制晶体管44的栅极至低，以关闭下拉电流。当AM_IN为高时，开关86选通VBN，功率放大器单元82如功率放大器70一样运行。

AM_IN可以是一个多位数值，其被解码以产生单独的AM_IN信号到每个功率放大器单元82，从而使一些功率放大器单元82关闭，其它功率放大器单元82开启。因此，使用AM_IN，可以改变到输出OUT的电流驱动。AM_IN也可以是一个模拟数值，然后通过模数转换器(ADC)或其等同物转换成一个多位数字值。

谐波减少偏压生成器60可以被一些或所有功率放大器单元82共享。当使用大量功率放大器单元82时，最好有两个或多个谐波减少偏压生成器60，各自驱动一部分功率放大器单元82。一些功率放大器单元82可以共享从AM_IN导出的一个控制信号，各种不同的编码方法可以用于AM_IN，如温度计、二进制、格雷码、2乘方等。

图7是另一个使用多个可以打开和关闭的功率放大器单元的实施例。解码器78解码AM_IN，为每个功率放大器单元72生成单独的启用信号EN、ENB。当ENB为高时，或门74驱动p-沟道驱动晶体管40的栅极至高，以停用功率放大器单元72，而当EN为低时，与门76驱动n-沟道驱动器46的栅极以停用单元。当EN为高而ENB为低时，PM_IN被选通穿过门74、76以启用功率放大器单元72。

图8显示使用一个升压器以提高功率放大器里的上拉电流驱动。电平转换器94将电压升高到一个高于VDD的水平，以驱动p-沟道驱动晶体管40的栅极至高。升压的VDD、VPA可以被施加到p-沟道驱动晶体管40、源晶体管20、p-沟道中间点源晶体管22、和p-沟道反馈晶体管38的源极。晶体管42’、44’、24’、26’、34’、38’可以使用更大的栅长和/或更厚的氧化物以允许一个更高的VBP偏压电压。

图9显示一个使用谐波减少偏压生成器的全差分功率放大器。差分功率放大器200有一个正输入PM_IN+和一个负输入PM_IN-，以及一个正差分输出OUT+和一个负差分输出OUT-。P-沟道驱动晶体管40和n-沟道驱动晶体管46接收PM_IN+，并驱动OUT-穿过p-沟道级联控制晶体管42、n-沟道级联控制晶体管44。在第二驱动引脚里，p-沟道驱动晶体管41和n-沟道驱动晶体管47接收PM_IN-，并驱动OUT+穿过p-沟道级联控制晶体管43、n-沟道级联控制晶体管45。

VBP施加到p-沟道级联控制晶体管42、43的栅极，而VBN施加到n-沟道级联控制晶体管44、45的栅极。谐波减少偏压生成器60控制偏压到差分功率放大器200的正和负引脚。PM_IN+和PM_IN-可以是轨至轨(rail-to-rail)信号，而OUT+、OUT-可以是具有减少电压摆幅的小信号。

图10显示一个使用谐波减少偏压生成器的功率放大器，其有p-沟道反馈而不是n-沟道反馈。在此实施例里，谐波减少偏压生成器130有电流源152，其生成一个偏置电流到VBN，流经n-沟道级联电流镜晶体管34和n-沟道吸入晶体管30以设置VBN。穿过n-沟道中间点级联电流镜晶体管36、n-沟道中间点吸入晶体管32的镜像电流产生一个下拉电流到中间点节点VX。到中间点节点VX的上拉电流是由p-沟道中间点级联电流镜晶体管26和p-沟道中间点源晶体管22产生的，其镜像在级联电流镜晶体管24和源晶体管20里的电流。

运算放大器54比较VX和VREF，并驱动n-沟道反馈晶体管138的栅极，其改变来自VBP的吸入电流。VBP是由反馈环而不是VBN进行调整。

相对于功率放大器70里的n-沟道晶体管，如果p-沟道晶体管太强，则p-沟道中间点源晶体管22和p-沟道中间点级联电流镜晶体管26将VX拉高，高过VREF。运算放大器54驱动n-沟道反馈晶体管138的栅极至更低，从而减少从VBP拉出并穿过级联电流镜晶体管24的电流。这样导致VBP上升，从而降低p-沟道级联控制晶体管42和p-沟道中间点级联电流镜晶体管26的电流驱动。这样允许VX下降直到VREF，同时也降低到输出OUT的上拉电流驱动。当VX达到VREF时，功率放大器70的上拉和下拉电流驱动最终达到平衡，从而匹配上升和下降边沿，减少谐波。

【其它实施例】

发明人补充了一些其它的实施例。例如，所述实施例及其备选实施例的各种组合是可能的。多个功率放大器单元72或功率放大器单元82可以替换图8-10里的功率放大器70，还可以有一些改变，诸如增加电平转换器、差分引脚，或在谐波减少偏压生成器60里使用p-沟道反馈。

在谐波减少偏压生成器60里的晶体管尺寸可以是功率放大器70里晶体管尺寸的一部分1/N，如1/4、1/8、1/25等，以降低谐波减少偏压生成器60的尺寸和功率。晶体管可以被匹配，并可以有相同的外形、几何形状、朝向、接触带等。

在谐波减少偏压生成器60内，晶体管20、24的尺寸可以不同于晶体管22、26，如1/4尺寸，也可以是晶体管40、42尺寸的更小的一部分。同样，作为众多例子中的一个，晶体管44、46可以是全尺寸的，晶体管34、30可以是1/4尺寸，晶体管36、32可以是1/8尺寸。P-沟道级联控制晶体管42的尺寸可以不同于p-沟道驱动晶体管40，考虑到更低的空穴移动性，p-沟道尺寸可以大于对应的n-沟道尺寸。

吸入电流52可以替换为一个晶体管吸入电流或一个电阻器。电流源152同样可以用晶体管或电阻器来实现。运算放大器54可以是一个比较器。PM_IN的输入占空比可以是50％左右，范围是+/-5％。PM_IN可以是一个形状类似的方波。

反馈晶体管38可以是p-沟道或n-沟道，运算放大器54可以是反相的或非反相的，其输入可以互换以进行逆变换。

可以使用各种比例的晶体管尺寸，或刚好匹配的晶体管尺寸、形状、和朝向。p-沟道晶体管的衬底或体连接可以被连接到最高电压，如VDD或VCC，或连接到一个衬底或反馈偏压(back-bias voltage)，或连接到晶体管源。同样，n-沟道晶体管的体连接或衬底可以连接到地、或连接到一个负电压、或连接到其源极。

电流源或吸入电流可以实施为栅极接收固定电压的n-沟道或p-沟道晶体管。偏压电压可以由偏压生成器产生，如分阻器或级联晶体管。

为了解释运行原理，已经尽力描述了各种运行理论。这些理论近似于真实的、复杂的、物理行为。这些原理可能是不正确的，尽管对设计驱动器电路非常有用。本发明不限于这些理论，并且不取决于这些理论是否正确。

电路设计者可以选择有一个比率的电阻器、电容器、晶体管、或其他组件，以产生期望的电压。尽管已经描述了互补金属氧化物半导体(CMOS)晶体管，但也可以替换为其它晶体管技术和变形，也可以使用硅以外的材料，如砷化镓(GaAs)和其它变化。可以使用DMOS、LDMOS、和扩散增强晶体管。也可以使用双极性晶体管，如用于输出驱动晶体管。

通过添加延迟线或通过控制前沿阻断单元里的延迟，可以调整时序。也可以添加脉冲生成器。输出或控制信号可以互换以添加一个逆。反相输入和非反相输入可以互换，输出的极性也相反。

对于某些组件可以使用单独的电源或地。对于p-沟道晶体管，体或衬底节点可以连接到电源，对于n-沟道晶体管，则连接到地，或者一个衬底偏压生成器用来生成体电压。可以添加各种滤波器。高电平有效信号可以替换为低电平有效信号。施加到p-沟道和n-沟道晶体管栅极上的信号可以切换为电源或地信号，以对电路断电。

偏压可以是固定的，或是可调整的，以检测温度、过程、或电源电压。同样参考电流i_B可以是固定的，或是可调整的，以检测温度、过程、或电源电压。可以使用带隙基准。

虽然已经描述了使用正电流，但是电流也可以是负的或正的，因为在一些情况下电子或空穴都可以被看作是载子。当载子是相反极性时，源电流和吸入电流是可互换的术语。电流可以以相反的方向流动。

可在各种节点上添加额外组件，如电阻器、电容器、电感器、晶体管等，也可以使用寄生组件。启用和停用所述电路可用额外晶体管或以其它方式实现。可以添加传送门(pass-gate)晶体管或传输门用于隔离。

可以增加逆变，或额外的缓存。晶体管和电容的最终尺寸可以在电路仿真或现场测试之后进行选择。可以使用金属掩膜或其他可编程部件，去确定最终的电容、电阻、或晶体管尺寸。

本发明的背景部分可以包括有关本发明问题或环境的背景信息，而不仅仅是描述的现有技术。因此，在背景部分内包含的材料并不是申请者所认同的现有技术。

在此描述的任何方法或过程是机器实施的或计算机实施的，并意在由机器、计算机或其它装置执行，而并不是意在仅依靠人而不需要机器协助来执行。产生的有形结果可以包括报告或其它机器生成的在显示器上显示的展示，如计算机监控器、投影仪装置、音频产生装置和相关媒体装置，并可以包括同样由机器产生的硬拷贝打印输出。其它机器的计算机控制是另一个有形结果。

描述的任何优势和好处可能不适合本发明的所有实施例。通常有一个或多个单词出现在“装置”之前。在“装置”之前的单词是一个参考权利要求元素的简易标记，而不是意在表达一个结构限制。这种“装置加功能”的权利要求意在不仅包括在此所述的用来执行此功能的结构及其结构等同物，而且包括等同的结构。例如，尽管钉子和螺丝钉具有不同的结构，但它们是等同的结构，因为它们都执行固定的功能。信号通常是电子信号，但也可以是光纤上的光信号。

为了叙述本发明，前面已经描述了本发明的实施例。但是，这并不是穷尽性地或限制本发明的范围。根据本发明的上述教义，许多改进和变化是可能的。本发明的范围并不受制于详细描述，而是受限于所附的权利要求。

Claims (19)

1.一种谐波抑制功率放大器，包括：

输入端，用于接收有50％占空比的方波输入；

p-沟道驱动晶体管，其栅极由所述输入控制；

p-沟道级联控制晶体管，其栅极由第一偏压控制；

n-沟道级联控制晶体管，其栅极由第二偏压控制；

n-沟道驱动晶体管，其栅极由所述输入控制的；

输出端，其由一个上拉电流驱动，所述上拉电流流过串联的所述p-沟驱动晶体管和所述p-沟道级联控制晶体管，所述输出还由一个下拉电流驱动，所述下拉电流流过串联的所述n-沟道驱动晶体管和所述n-沟道级联控制晶体管；

其中偶次谐波是由所述上拉和下拉电流与所述输出的不匹配而产生的；

谐波减少偏压生成器，其包括：

p-沟道偏压生成器，其有一个吸入电流，其拉动电流穿过一个级联电流镜晶体管以生成所述第一偏压；

中间点生成器，其通过将所述上拉电流和所述下拉电流镜像到所述输出，以产生一个中间点节点；

运算放大器，其比较所述中间点节点和一个参考电压以产生一个反馈电压；

反馈晶体管，其栅极接收所述反馈电压，并驱动一个反馈电流到第二偏压节点；和

n-沟道级联电流镜晶体管，其从所述第二偏压节点接收所述反馈电流，其栅极和漏极连接到所述第二偏压节点，以在所述第二偏压节点上产生所述第二偏压；

其中所述中间点节点与所述参考电压进行比较以提供反馈，从而调整所述第二偏压以减少所述上拉和下拉电流的不匹配，以减少所述偶次谐波；

其中所述中间点生成器包括：

p-沟道中间点源晶体管，其栅极接地；

p-沟道中间点级联电流镜晶体管，其栅极接收所述第一偏压；

其中所述p-沟道中间点源晶体管和所述p-沟道中间点级联电流镜晶体管是串联在电源和所述中间点节点之间的；

n-沟道中间点吸入晶体管，其栅极连接到电源；

n-沟道中间点级联电流镜晶体管，其栅极接收所述第二偏压；

其中所述n-沟道中间点吸入晶体管和所述n-沟道中间点级联电流镜晶体管是串联在所述中间点节点和地之间的。

2.根据权利要求1所述的谐波抑制功率放大器，其中所述参考电压是电源电压的一半。

3.根据权利要求1所述的谐波抑制功率放大器，其中所述p-沟道中间点源晶体管尺寸是所述p-沟道驱动晶体管尺寸的1/N；

其中所述p-沟道中间点级联电流镜晶体管尺寸是所述p-沟道级联控制晶体管尺寸的1/N；

其中所述n-沟道中间点级联电流镜晶体管尺寸是所述n-沟道级联控制晶体管尺寸的1/N；

其中所述n-沟道中间点吸入晶体管尺寸是所述n-沟道驱动晶体管尺寸的1/N；

其中N是整数，或至少为2；

其中到所述输出的所述上拉电流和下拉电流是到所述中间点节点的上拉电流和下拉电流的倍数。

4.根据权利要求1所述的谐波抑制功率放大器，其中所述p-沟道偏压生成器包括：

所述级联电流镜晶体管是一个p-沟道级联电流镜晶体管，其栅极和漏极连接到第一偏压节点，以产生所述第一偏压；

p-沟道源晶体管，其栅极接地，在电源和所述p-沟道级联电流镜晶体管之间导电；

所述吸入电流连接在所述第一偏压节点和地之间。

5.根据权利要求4所述的谐波抑制功率放大器，还包括:

n-沟道吸入晶体管，其栅极接到电源，以将所述n-沟道级联电流镜晶体管的电流导到地面。

6.一种谐波减少放大器，包括：

功率放大器模块，其包括：

一个n-沟道驱动晶体管和一个n-沟道级联控制晶体管，其沟道串联在地和输出之间；

一个p-沟道驱动晶体管和一个p-沟道级联控制晶体管，其沟道串联在电源和所述输出之间；

谐波减少偏压生成器，其包括：

一个p-沟道源晶体管和一个p-沟道级联电流镜晶体管，其沟道串联在所述电源和第一偏压节点之间；

一个吸入电流，其从所述第一偏压节点吸入一个偏置电流；

其中所述p-沟道级联电流镜晶体管的栅极和漏极连接在一起，并连接到所述第一偏压节点，以在所述第一偏压节点上设置第一偏压电压；

其中所述第一偏压施加到所述p-沟道级联控制晶体管的栅极上；

一个n-沟道吸入晶体管和一个n-沟道级联电流镜晶体管，其沟道串联在地和第二偏压节点之间；

一个反馈晶体管，其根据栅极接收的反馈节点，提供偏置电流到所述第二偏压节点；

其中所述n-沟道级联电流镜晶体管的栅极和漏极连接在一起，并连接到所述第二偏压节点，以在所述第二偏压节点上设置第二偏压；

一个p-沟道中间源晶体管和一个p-沟道中间级联电流镜晶体管，其串联在所述电源和一个中间点节点之间；

一个n-沟道中间级联电流镜晶体管和一个n-沟道中间吸入晶体管，其串联在所述中间点节点和所述地之间；

其中所述第二偏压施加到所述n-沟道中间级联电流镜晶体管的栅极上；

其中所述第一偏压施加到所述p-沟道中间级联电流镜晶体管的栅极上；

一个运算放大器，其比较所述中间点节点和一个参考电压，以产生所述反馈节点。

7.根据权利要求6所述的谐波减少放大器，其中所述参考电压是电源电压的一半；

其中施加到所述p-沟道驱动晶体管和所述n-沟道驱动晶体管栅极上的输入，有50％的占空比；

其中通过调整所述第二偏压，以减少到所述输出的上拉和下降电流的不匹配，从而减少谐波的。

8.根据权利要求7所述的谐波减少放大器，还包括：

多个并联的所述功率放大器模块，其被连接到所述输出，每个功率放大器模块接收所述输入；

多个模块启用信号，每个模块启用信号能够启用或停用一个功率放大器模块，以调整所述输出的最大振幅。

9.根据权利要求8所述的谐波减少放大器，其中每个功率放大器模块还包括：

一个或门，其接收一个模块启用信号的反相和所述输入，当所述模块启用信号是有效的时，便将所述输入连接到所述p-沟道驱动晶体管的栅极上；

一个与门，其接收所述模块启用信号和所述输入，当所述模块启用信号是有效的时，便将所述输入连接到所述n-沟道驱动晶体管的栅极上；

其中所述第一偏压施加到所述p-沟道级联控制晶体管的栅极上；

其中所述第二偏压施加到所述n-沟道级联控制晶体管的栅极上；

其中通过所述或门驱动所述p-沟道驱动晶体管的所述栅极至高，以及驱动所述n-沟道驱动晶体管的所述栅极至低，从而停用功率放大器模块。

10.根据权利要求8所述的谐波减少放大器，其中每个功率放大器模块还包括：

第一开关，其在模块启用信号有效时，连接所述第一偏压节点到所述p-沟道级联控制晶体管的栅极，并在所述模块启用信号非有效时，驱动一个高电压到所述p-沟道级联控制晶体管的栅极；

第二开关，其在所述模块启用信号有效时，连接所述第二偏压节点到所述n-沟道级联控制晶体管的栅极，并在所述模块启用信号非有效时，驱动一个地电压到所述n-沟道级联控制晶体管的栅极；

其中所述输入被施加到所述p-沟道驱动晶体管和所述n-沟道驱动晶体管的栅极；

由此通过阻止偏压，从而停用功率放大器模块。

11.根据权利要求10所述的谐波减少放大器，还包括：

极性调制器，其接收一个传输输入，并从所述传输输入里的信息产生一个幅度调制AM信号和一个相位调制PM信号；

本机振荡器，其由所述PM信号控制以产生所述输入，其中所述输入是一个相位调制输入，其被施加到所述p-沟道驱动晶体管和所述n-沟道驱动晶体管的所述栅极上；

解码器，其接收所述AM信号，并解码所述AM信号以产生多个启用信号用于所述多个功率放大器模块，其中启用的多个所述功率放大器模块由所述AM信号进行调制，以调制所述输入的振幅。

12.根据权利要求11所述的谐波减少放大器，还包括：

天线，其使用射频(RF)发射所述输出；和

滤波网络，其被耦合在所述输出和所述天线之间，所述滤波网络用于匹配阻抗。

13.根据权利要求7所述的谐波减少放大器，还包括：

电平转换器，其接收所述输入，并产生一个高于电源电压的升压输入；

其中所述升压输入被施加到所述p-沟道驱动晶体管的栅极；

其中所述输入被施加到所述n-沟道驱动晶体管的栅极。

14.根据权利要求13所述的谐波减少放大器，其中所述p-沟道驱动晶体管、所述p-沟道级联控制晶体管、和所述n-沟道级联控制晶体管各自有一个比所述n-沟道驱动晶体管更厚的栅氧化物。

15.根据权利要求7所述的谐波减少放大器，其中所述输入是一个差分输入，其有一个正输入和一个负输入，它们是互补的；

其中所述输出是一个差分输出，其有一个正输出和一个负输出，它们是互补的；

其中所述p-沟道驱动晶体管和所述n-沟道驱动晶体管的栅极接收所述正输入；

其中所述p-沟道级联控制晶体管和所述n-沟道级联控制晶体管的漏极连接到所述负输出；

还包括：

第二p-沟道驱动晶体管，其栅极接收所述负输入；

第二n-沟道驱动晶体管，其栅极接收所述负输入；

第二p-沟道级联控制晶体管，其栅极接收所述第一偏压，并被连接在所述第二p-沟道驱动晶体管和所述正输出之间；

第二n-沟道级联控制晶体管，其栅极接收所述第二偏压，并被连接在所述第二n-沟道驱动晶体管和所述正输出之间。

16.一个具有偶次谐波抑制的功率放大器，包括：

输入；

p-沟道驱动晶体管，其栅极接收所述输入，并被连接在电源和第一连接节点之间；

p-沟道级联控制晶体管，其栅极接收第一偏压，并被连接在所述第一连接节点和一个输出节点之间；

n-沟道级联控制晶体管，其栅极接收第二偏压，并被连接在所述输出节点和第二连接节点之间；

n-沟道驱动晶体管，其栅极接收所述输入，并被连接在地和所述第二连接节点之间；

谐波减少偏压生成器，其包括：

p-沟道级联电流镜晶体管，其栅极和漏极连接到第一偏压节点，以设置所述第一偏压；

源晶体管，其提供电流到所述p-沟道级联电流镜晶体管；

第一偏置吸入电流，其从所述第一偏压节点吸入电流；

n-沟道级联电流镜晶体管，其栅极和漏极连接到第二偏压节点，以设置所述第二偏压；

吸入晶体管，其从所述n-沟道级联电流镜晶体管吸入电流；

第二偏置源电流，用于提供电流到所述第二偏压节点；

p-沟道中间点源晶体管，其连接在所述电源和一个上中间节点之间；

p-沟道中间点级联电流镜晶体管，其栅极接收所述第一偏压，其连接在所述上中间节点和一个中间点节点之间；

n-沟道中间点级联电流镜晶体管，其栅极接收所述第二偏压，其连接在一个下中间节点和所述中间点节点之间；

n-沟道中间点吸入晶体管，其连接在所述下中间节点和所述地之间；

比较器，其接收所述中间点节点和一个参考电压，并驱动一个反馈节点；

其中所述反馈节点被施加到所述第二偏置源电流，以调整来自所述第二偏压节点的所述电流，或被施加到所述第一偏置吸入电流，以调整从所述第一偏压节点吸入的所述电流；

由此所述中间点节点与所述参考电压进行比较，以调整所述第一偏压或所述第二偏压，以便减少到所述输出的电流不匹配，从而减少谐波。

17.根据权利要求16所述的具有偶次谐波抑制的功率放大器，其中所述参考电压是所述电源电压的一半：

其中所述输入是一个有50％占空比和轨至轨摆幅的方波；

其中输出电流被调整以平衡上升和下降边沿，从而减少由边沿不匹配引起的偶次谐波。

18.根据权利要求17所述的具有偶次谐波抑制的功率放大器，其中所述第二偏置源电流是一个p-沟道反馈晶体管，其栅极接收所述反馈节点；

其中所述第一偏置吸入电流是一个固定吸入电流，其从所述第一偏压节点吸入电流，其不会随着所述反馈节点发生变化；

其中所述反馈节点被施加到所述第二偏置源电流，以调整供应到所述第二偏压节点的所述电流；

由此通过比较所述中间点节点和所述参考电压，调整所述第二偏压。

19.根据权利要求17所述的具有偶次谐波抑制的功率放大器，其中所述第二偏置源电流是一个固定电流源，其提供电流到所述第二偏压节点，其不会随着所述反馈节点发生变化；

其中所述第一偏置吸入电流是一个n-沟道反馈晶体管，其栅极接收所述反馈节点；

其中所述反馈节点被施加到所述第一偏置吸入电流，以调整来自所述第一偏压节点的所述电流；

由此通过比较所述中间点节点和所述参考电压，调整所述第一偏压。