KR101155391B1 - 피드백을 이용한 차동 증폭기 - Google Patents

피드백을 이용한 차동 증폭기 Download PDF

Info

Publication number
KR101155391B1
KR101155391B1 KR1020110055756A KR20110055756A KR101155391B1 KR 101155391 B1 KR101155391 B1 KR 101155391B1 KR 1020110055756 A KR1020110055756 A KR 1020110055756A KR 20110055756 A KR20110055756 A KR 20110055756A KR 101155391 B1 KR101155391 B1 KR 101155391B1
Authority
KR
South Korea
Prior art keywords
transistor
drain
feedback
source
gate
Prior art date
Application number
KR1020110055756A
Other languages
English (en)
Inventor
남일구
최치훈
최준우
Original Assignee
부산대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부산대학교 산학협력단 filed Critical 부산대학교 산학협력단
Priority to KR1020110055756A priority Critical patent/KR101155391B1/ko
Application granted granted Critical
Publication of KR101155391B1 publication Critical patent/KR101155391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45141—A cross coupled pair of transistors being added in the input circuit of a differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 피드백을 이용한 차동 증폭기에 관한 것으로, 본 발명의 일면에 따른 피드백을 이용한 차동 증폭기는, 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)를 입력받아, 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)의 전압에 따라 차동 전류를 생성하며, 차동 전류에 따라 소정 전압의 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)를 출력하는 차동 증폭부와, 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 제 1 피드백 신호를 차동 증폭부의 입력으로 제공하는 제 1 피드백부와, 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 제 2 피드백 신호를 차동 증폭부의 입력으로 제공하는 제 2 피드백부를 포함한다.

Description

피드백을 이용한 차동 증폭기{DIFFERENTIAL AMPLIFIER USING FEEDBACK}
본 발명은 피드백을 이용한 차동 증폭기에 관한 것으로서, 더욱 상세하게는, 광대역 저잡음의 차동 입력 차동 출력을 제공하는 피드백을 이용한 차동 증폭기에 관한 것이다.
일반적으로, 차동 증폭 회로는 차동 출력 신호를 얻기 위해 대칭을 이루는 2개 이상의 트랜지스터를 이용한다. 이러한, 차동 증폭 회로에 있어서, 트랜지스터들이 정합되도록 트랜지스터의 사이즈 비 등을 조절하여 증폭단의 트랜지스터들이 대칭이 될 수 있도록 한다.
하지만, 트랜지스터의 물리적인 제약, 공정상의 문제 등으로 인하여 증폭단에 이용되는 트랜지스터간의 완벽한 정합이 이루어지기 어렵다는 문제가 있다.
특히, 종래기술에 따른 차동 증폭 회로에 있어서, 증폭단 트랜지스터들의 각각의 출력을 입력에 각각 부궤환 하는 경우, 트랜지스터들의 부정합으로 인하여, 피드백 루프의 출력 신호가 같은 크기 및 180도의 위상차를 가지지 못하여, 종래기술에 따른 차동 증폭 회로에 부궤환을 적용하는 경우에 있어서도, 부정합에 따른 차동 신호의 왜곡은 방지할 수 없다는 문제가 있다.
전술한 문제점을 해결하기 위한 본 발명의 목적은 차동 증폭단에 포함되는 트랜지스터들의 부정합에 따른 차동 출력 신호의 왜곡을 감소시킬 수 있는 피드백을 이용한 차동 증폭기를 제공하는 데 있다.
본 발명의 다른 목적은, 차동 증폭 회로에 있어서, 증폭단의 차동 출력을 혼합하기 위한 전압 혼합기(Voltage Combiner)를 포함하는 피드백 루프(Feedback Loop)를 가지는 차동 증폭기를 제공하는 데 있다
본 발명의 또 다른 목적은, 차동 증폭 회로의 각 트랜지스터들의 직류 바이어스 및 교류 신호 커플링이 고려되어, 차동 증폭 회로의 직류 및 교류 동작에 있어서 효과적으로 입력 신호를 증폭하여 차동 출력할 수 있는 피드백 루프를 이용한 차동 증폭기를 제공하는 데 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 피드백을 이용한 차동 증폭기는, 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)를 입력받아, 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)의 전압에 따라 차동 전류를 생성하며, 차동 전류에 따라 소정 전압의 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)를 출력하는 차동 증폭부와, 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 제 1 피드백 신호를 차동 증폭부의 입력으로 제공하는 제 1 피드백부와, 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 제 2 피드백 신호를 차동 증폭부의 입력으로 제공하는 제 2 피드백부를 포함한다.
본 발명의 다른면에 따른 피드백을 이용한 차동 증폭기는, 게이트는 제1 입력 신호(IN+)를 입력 받고, 소스는 접지되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 제2 입력 신호(IN-)를 입력 받고, 소스는 접지 및 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하되, 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력하는 차동 증폭부와, 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 피드백 임피던스(ZF1)를 통해 제 1 피드백 신호를 트랜지스터(M1)의 게이트에 제공하는 제 1 피드백부와, 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 피드백 임피던스(ZF2)를 통해 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공하는 제 2 피드백부를 포함한다.
본 발명에 따르면, 차동 입력 차동 출력의 증폭 회로에 있어서, 차동 증폭단에 포함되는 트랜지스터들의 부정합에 따른 차동 출력 신호의 왜곡을 감소시킬 수 있으며, 피드백 루프를 이용하여 선형성이 개선된 차동 증폭기를 제공할 수 있다.
또한, 차동 증폭 회로에 있어서, 증폭단의 차동 출력을 혼합하기 위한 전압 혼합기(Voltage Combiner)를 포함하는 피드백 루프(Feedback Loop)를 가지는 차동 증폭기를 제공할 수 있다.
또한, 차동 증폭 회로의 각 트랜지스터들의 직류 바이어스 및 교류 신호 커플링이 고려되어, 차동 증폭 회로의 직류 및 교류 동작에 있어서 효과적으로 입력 신호를 증폭하여 차동 출력할 수 있는 피드백 루프를 이용한 차동 증폭기를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 피드백을 이용한 차동 증폭기를 설명하기 위한 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 피드백을 이용한 차동 증폭기를 설명하기 위한 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 피드백을 이용한 차동 증폭기를 설명하기 위한 회로도이다.
도 4는 본 발명의 또 다른 실시예에 따른 피드백을 이용한 차동 증폭기를 설명하기 위한 회로도이다.
도 5는 본 발명의 또 다른 실시예에 따른 피드백을 이용한 차동 증폭기를 설명하기 위한 회로도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것으로서, 본 발명은 청구항의 기재에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 본 명세서 전반에 걸쳐 연결이라는 표현은 물리적인 연결뿐만 아니라 전기적인 연결까지도 포함하는 개념으로 해석되어야 한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 차동 증폭기를 설명한다. 도 1은 본 발명의 일 실시예에 따른 차동 증폭기를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 차동 증폭부(100), 제 1 피드백부(200) 및 제2 피드백부(300)를 포함한다.
차동 증폭부(100)는 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)를 입력받아, 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)의 전압에 따라 차동 전류를 생성하며, 차동 전류에 따라 소정 전압의 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)를 출력한다.
여기서, 차동 증폭부(100)는 제1 입력 신호(IN+) 및 제2 입력 신호(IN-)의 전압에 따라 차동 전류를 생성하며, 차동 전류에 따라 소정 전압의 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)를 출력하기 위하여 대칭을 이루는 2개 이상의 트랜지스터를 포함할 수 있다.
제 1 피드백부(200)는 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 제 1 피드백 신호를 차동 증폭부(100)의 입력으로 제공한다.
제 2 피드백부(300)는 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 제 2 피드백 신호를 차동 증폭부(100)의 입력으로 제공한다.
따라서, 본 발명의 일 실시예에 따른 차동 증폭기(10)는 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함하여, 차동 증폭부(100)의 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)를 혼합하여 차동 증폭부(100)의 입력으로 부궤환하게 되므로, 차동 증폭부(100)에 포함되는 트랜지스터들의 부정합에 따른 왜곡을 감소시킬 수 있다.
이하, 도 2를 참조하여, 트랜지스터를 이용한 회로로 구체화된 본 발명의 다른 실시예에 따른 차동 증폭기를 설명한다. 도 2는 본 발명의 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 2를 참조하면, 본 발명의 다른 실시예에 따른 차동 증폭기(20)는 차동 증폭부(110), 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함한다.
차동 증폭부(110)는, 게이트는 제1 입력 신호(IN+)를 입력 받고, 소스는 전류원(Iss)과 연결되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 제2 입력 신호(IN-)를 입력 받고, 소스는 전류원(Iss) 및 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하며, 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력한다.
한편, 차동 증폭부(110)의 임피던스(ZD1) 및 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로, 변압기(Transformer) 또는 능동소자 등의 형태로 구성될 수 있다.
제 1 피드백부(200)는 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 피드백 임피던스(ZF1)를 통해 제 1 피드백 신호를 트랜지스터(M1)의 게이트에 제공한다.
한편, 피드백 임피던스(ZF1)는 교류 신호 커플링을 위한 커패시터(미도시)를 포함할 수 있다.
트랜지스터를 이용한 보다 구체적인 실시예로, 제 1 피드백부(200)는, 게이트는 트랜지스터(M2)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M1)의 드레인과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M1)의 드레인 출력(제 1 입력 신호(IN+)의 위상을 기준으로 반전된 신호)을 비반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M4)의 소스에 출력한다.
또한, 트랜지스터(M3)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M2)의 드레인 출력(제 1 입력 신호(IN+)의 위상을 기준으로 비반전된 신호)을 반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M3)의 드레인에 출력한다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력이 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 제 1 입력 신호(IN+)의 위상을 기준으로 반전 위상을 가지는 제 1 피드백 신호가 생성된다.
제 1 피드백부(200)는 피드백 임피던스(ZF1)를 통해 제 1 피드백 신호를 트랜지스터(M1)의 게이트에 제공하며, 트랜지스터(M1)의 피드백 루프(Feedback Loop)를 구성한다.
제 2 피드백부(300)는 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 피드백 임피던스(ZF2)를 통해 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공한다.
한편, 피드백 임피던스(ZF2)는 교류 신호 커플링을 위한 커패시터(미도시)를 포함할 수 있다.
트랜지스터를 이용한 보다 구체적인 실시예로, 제 2 피드백부(300)는, 게이트는 트랜지스터(M1)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M2)의 드레인과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M1)의 드레인 출력(제 2 입력 신호(IN-)의 위상을 기준으로 비반전된 신호)을 반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M5)의 드레인에 출력한다.
또한, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M2)의 드레인 출력(제 2 입력 신호(IN-)의 위상을 기준으로 반전된 신호)을 비반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M6)의 소스에 출력한다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력이 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 제 2 입력 신호(IN-)의 위상을 기준으로 반전 위상을 가지는 제 2 피드백 신호가 생성된다.
제 2 피드백부(300)는 피드백 임피던스(ZF2)를 통해 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공하며, 트랜지스터(M2)의 피드백 루프(Feedback Loop)를 구성한다.
전술한 바에 따라, 본 발명의 다른 실시예에 따른 차동 증폭기(20)는 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함하여, 차동 증폭부(110)를 부궤환하는 피드백 루프를 구성하며, 차동 증폭부(110)의 트랜지스터(M1) 및 트랜지스터(M2)의 부정합에 따른 영향을 감소시킬 수 있다.
이하, 도 3을 참조하여, 도 2에 개시된 차동 증폭기(20)에 있어서, 트랜지스터들(M1 내지 M6)의 직류 바이어스(DC Bias) 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 3은 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
여기서, 도 2에 도시된 구성요소와 동일한 기능을 수행하는 구성요소에 대해서는 동일한 도면 부호를 사용하고, 해당구성요소에 대한 상세한 설명을 생략한다.
도 3을 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(21)는 차동 증폭부(110), 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함한다.
차동 증폭부(110)는, 게이트는 커패시터(C1)과 연결되어 제1 입력 신호(IN+)를 입력 받고, 소스는 전류원(Iss)과 연결되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 커패시터(C2)와 연결되어 제2 입력 신호(IN-)를 입력 받고, 소스는 전류원(Iss) 및 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하되, 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력한다.
여기서, 트랜지스터(M1)의 게이트는 트랜지스터(M1)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias1)에 일단이 연결된 저항(RG1)의 타단과 연결되며, 트랜지스터(M2)의 게이트는 트랜지스터(M2)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias2)에 일단이 연결된 저항(RG2)의 타단과 연결된다.
제 1 피드백부(200)는, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
또한, 트랜지스터(M3)의 게이트는 트랜지스터(M3)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias3)에 일단이 연결된 저항(RG3)의 타단과 연결되며, 트랜지스터(M4)의 게이트는 트랜지스터(M4)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias4)에 일단이 연결된 저항(RG4)의 타단과 연결된다.
제 2 피드백부(300)는, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)의 게이트는 트랜지스터(M5)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias5)에 일단이 연결된 저항(RG5)의 타단과 연결되며, 트랜지스터(M6)의 게이트는 트랜지스터(M6)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias6)에 일단이 연결된 저항(RG6)의 타단과 연결된다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(21)는 각 트랜지스터들(M1 내지 M6)를 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 직류 신호를 차단하고 교류 신호를 전달하는 커패시터(C1 내지 C6)를 포함하여, 교류 신호가 각 트랜지스터들(M1 내지 M6)에 효과적으로 전달되도록 할 수 있다.
이하, 도 4를 참조하여, 트랜지스터를 이용한 회로로 구체화된 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 4는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(30)는 차동 증폭부(120), 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함한다.
차동 증폭부(120)는, 게이트는 제1 입력 신호(IN+)를 입력 받고, 소스는 접지되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 제2 입력 신호(IN-)를 입력 받고, 소스는 접지 및 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하며, 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력한다.
한편, 차동 증폭부(120)의 임피던스(ZD1) 및 임피던스(ZD2)는 저항, 인덕터 또는 LC 공진회로, 변압기(Transformer) 또는 능동소자 등의 형태로 구성될 수 있다.
제 1 피드백부(200)는, 게이트는 트랜지스터(M2)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 트랜지스터(M1)의 드레인과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
여기서, 트랜지스터(M4)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M1)의 드레인 출력(제 1 입력 신호(IN+)의 위상을 기준으로 반전된 신호)을 비반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M4)의 소스에 출력한다.
또한, 트랜지스터(M3)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M2)의 드레인 출력(제 1 입력 신호(IN+)의 위상을 기준으로 비반전된 신호)을 반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M3)의 드레인에 출력한다.
이 때, 트랜지스터(M3)의 드레인에서의 출력과 트랜지스터(M4)의 소스에서의 출력이 합성된 결과가 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M3)의 드레인과 트랜지스터(M4)의 소스가 연결된 노드에서 제 1 입력 신호(IN+)의 위상을 기준으로 반전 위상을 가지는 제 1 피드백 신호가 생성된다.
제 1 피드백부(200)는 피드백 임피던스(ZF1)를 통해 제 1 피드백 신호를 트랜지스터(M1)의 게이트에 제공하며, 트랜지스터(M1)의 피드백 루프(Feedback Loop)를 구성한다.
한편, 피드백 임피던스(ZF1)는 교류 신호 커플링을 위한 커패시터(미도시)를 포함할 수 있다.
제 2 피드백부(300)는 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 피드백 임피던스(ZF2)를 통해 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공한다.
한편, 피드백 임피던스(ZF2)는 교류 신호 커플링을 위한 커패시터(미도시)를 포함할 수 있다.
트랜지스터를 이용한 보다 구체적인 실시예로, 제 2 피드백부(300)는, 게이트는 트랜지스터(M1)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 트랜지스터(M2)의 드레인과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)는 공통 소스(Common Source)로 동작되며, 트랜지스터(M1)의 드레인 출력(제 2 입력 신호(IN-)의 위상을 기준으로 비반전된 신호)을 반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M5)의 드레인에 출력한다.
또한, 트랜지스터(M6)는 소스 팔로워(Source Follower)로 동작되며, 트랜지스터(M2)의 드레인 출력(제 2 입력 신호(IN-)의 위상을 기준으로 반전된 신호)을 비반전 증폭하여, 증폭에 따른 소정의 전류를 트랜지스터(M6)의 소스에 출력한다.
이 때, 트랜지스터(M5)의 드레인에서의 출력과 트랜지스터(M6)의 소스에서의 출력이 합성된 결과가 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서의 출력이되며, 트랜지스터(M5)의 드레인과 트랜지스터(M6)의 소스가 연결된 노드에서 제 2 입력 신호(IN-)의 위상을 기준으로 반전 위상을 가지는 제 2 피드백 신호가 생성된다.
제 2 피드백부(300)는 피드백 임피던스(ZF2)를 통해 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공하며, 트랜지스터(M2)의 피드백 루프(Feedback Loop)를 구성한다.
한편, 피드백 임피던스(ZF2)는 직류 신호를 차단하고 교류 신호를 전달하는 커패시터(미도시)를 포함할 수 있다.
전술한 바에 따라, 본 발명의 다른 실시예에 따른 차동 증폭기(30)는 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함하여, 차동 증폭부(120)를 부궤환하는 피드백 루프를 구성하며, 차동 증폭부(120)의 트랜지스터(M1) 및 트랜지스터(M2)의 부정합에 따른 차동 출력 신호(OUT-, OUT+) 왜곡의 영향을 감소시킬 수 있다.
한편, 도 2 및 도 3에 개시된 차동 증폭부(110)의 구성과 달리 도 4에 개시된 차동 증폭부(120)는 트랜지스터(M1) 및 트랜지스터(M2)의 소스에 전류원이 연결되지 않아 트랜지스터(M1) 및 트랜지스터(M2)의 사이즈비가 동일한 경우에 있어서도, 트랜지스터(M1) 및 트랜지스터(M2)에 흐르는 드레인 전류가 일치되지 않을 수 있다.
하지만, 본 발명의 다른 실시예에 따른 차동 증폭기(30)는 제 1 출력 신호(OUT-) 및 제 2 출력 신호(OUT+)의 혼합하여 차동 증폭부(120)를 부궤환 함으로써, 트랜지스터(M1) 및 트랜지스터(M2)에 흐르는 드레인 전류가 일치되지 않는 경우에 있어서도, 차동 출력 신호(OUT-, OUT+)가 출력 신호의 크기 및 180도 위상차를 유지할 수 있도록 한다.
이하, 도 5를 참조하여, 도 4에 개시된 차동 증폭기(30)에 있어서, 트랜지스터들(M1 내지 M6)의 직류 바이어스 및 교류 신호 커플링을 고려한 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명한다. 도 5는 본 발명의 또 다른 실시예에 따른 차동 증폭기를 설명하기 위한 회로도이다.
도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 차동 증폭기(31)는 차동 증폭부(120), 제 1 피드백부(200) 및 제 2 피드백부(300)를 포함한다.
차동 증폭부(120)는, 게이트는 커패시터(C1)과 연결되어 제1 입력 신호(IN+)를 입력 받고, 소스는 접지와 연결되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 커패시터(C2)와 연결되어 제2 입력 신호(IN-)를 입력 받고, 소스는 접지 및 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하되, 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력한다.
여기서, 트랜지스터(M1)의 게이트는 트랜지스터(M1)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias1)에 일단이 연결된 저항(RG1)의 타단과 연결되며, 트랜지스터(M2)의 게이트는 트랜지스터(M2)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias2)에 일단이 연결된 저항(RG2)의 타단과 연결된다.
제 1 피드백부(200)는, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함한다.
또한, 트랜지스터(M3)의 게이트는 트랜지스터(M3)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias3)에 일단이 연결된 저항(RG3)의 타단과 연결되며, 트랜지스터(M4)의 게이트는 트랜지스터(M4)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias4)에 일단이 연결된 저항(RG4)의 타단과 연결된다.
제 2 피드백부(300)는, 게이트는 일단이 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원(Vdd)에 연결되며, 소스는 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함한다.
여기서, 트랜지스터(M5)의 게이트는 트랜지스터(M5)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias5)에 일단이 연결된 저항(RG5)의 타단과 연결되며, 트랜지스터(M6)의 게이트는 트랜지스터(M6)가 포화 영역에서 동작되도록 하는 바이어스 전압(Vbias6)에 일단이 연결된 저항(RG6)의 타단과 연결된다.
전술한 바에 따라, 본 발명의 또 다른 실시예에 따른 차동 증폭기(31)는 각 트랜지스터들(M1 내지 M6)를 포화영역에서 동작될 수 있도록 하는 직류 바이어스를 제공하며, 직류 신호를 차단하고 교류 신호를 전달하는 커패시터(C1 내지 C6)를 포함하여, 교류 신호가 각 트랜지스터들(M1 내지 M6)에 효과적으로 전달되도록 할 수 있다.
본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (11)

  1. 삭제
  2. 게이트는 제1 입력 신호(IN+)를 입력 받고, 소스는 전류원과 연결되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 제2 입력 신호(IN-)를 입력 받고, 소스는 상기 전류원 및 상기 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하되, 상기 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 상기 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력하는 차동 증폭부;
    상기 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 상기 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 피드백 임피던스(ZF1)를 통해 상기 제 1 피드백 신호를 상기 트랜지스터(M1)의 게이트에 제공하는 제 1 피드백부; 및
    상기 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 상기 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 피드백 임피던스(ZF2)를 통해 상기 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공하는 제 2 피드백부를 포함하되,
    상기 제 2 피드백부는, 게이트는 일단이 상기 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 상기 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함하는 것
    인 차동 증폭기.
  3. 제 2 항에 있어서, 상기 제 1 피드백부는,
    게이트는 상기 트랜지스터(M2)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 상기 트랜지스터(M1)의 드레인과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함하는 것
    인 차동 증폭기.
  4. 제 2 항에 있어서, 상기 제 1 피드백부는,
    게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 상기 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함하는 것
    인 차동 증폭기.
  5. 삭제
  6. 삭제
  7. 게이트는 제1 입력 신호(IN+)를 입력 받고, 소스는 접지되며, 드레인은 임피던스(ZD1)와 연결되는 트랜지스터(M1)와, 게이트는 제2 입력 신호(IN-)를 입력 받고, 소스는 상기 접지 및 상기 트랜지스터(M1)의 소스와 연결되며, 드레인은 임피던스(ZD2)와 연결되는 트랜지스터(M2)를 포함하되, 상기 트랜지스터(M1)의 드레인에서 제 1 출력 신호(OUT-)를 출력하며, 상기 트랜지스터(M2)의 드레인에서 제 2 출력 신호(OUT+)의 차동 출력 신호를 출력하는 차동 증폭부;
    상기 제 1 출력 신호(OUT-)를 비반전 증폭한 결과와 상기 제 2 출력 신호(OUT+)를 반전 증폭한 결과를 합성하여 제 1 피드백 신호를 생성하고, 피드백 임피던스(ZF1)를 통해 상기 제 1 피드백 신호를 상기 트랜지스터(M1)의 게이트에 제공하는 제 1 피드백부; 및
    상기 제 1 출력 신호(OUT-)를 반전 증폭한 결과와 상기 제 2 출력 신호(OUT+)를 비반전 증폭한 결과를 합성하여 제 2 피드백 신호를 생성하고, 피드백 임피던스(ZF2)를 통해 상기 제 2 피드백 신호를 트랜지스터(M2)의 게이트에 제공하는 제 2 피드백부를 포함하되,
    상기 제 2 피드백부는, 게이트는 일단이 상기 트랜지스터(M1)의 드레인과 연결되는 커패시터(C5)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M5)와, 게이트는 일단이 상기 트랜지스터(M2)의 드레인과 연결되는 커패시터(C6)의 타단과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M5)의 드레인과 연결되는 트랜지스터(M6)를 포함하는 것
    인 차동 증폭기.
  8. 제 7 항에 있어서, 상기 제 1 피드백부는,
    게이트는 상기 트랜지스터(M2)의 드레인과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 상기 트랜지스터(M1)의 드레인과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함하는 것
    인 차동 증폭기.
  9. 제 7 항에 있어서, 상기 제 1 피드백부는,
    게이트는 일단이 트랜지스터(M2)의 드레인과 연결되는 커패시터(C3)의 타단과 연결되며, 소스는 접지되는 트랜지스터(M3)와, 게이트는 일단이 상기 트랜지스터(M1)의 드레인과 연결되는 커패시터(C4)의 타단과 연결되고, 드레인은 전원에 연결되며, 소스는 상기 트랜지스터(M3)의 드레인과 연결되는 트랜지스터(M4)를 포함하는 것
    인 차동 증폭기.
  10. 삭제
  11. 삭제
KR1020110055756A 2011-06-09 2011-06-09 피드백을 이용한 차동 증폭기 KR101155391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110055756A KR101155391B1 (ko) 2011-06-09 2011-06-09 피드백을 이용한 차동 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110055756A KR101155391B1 (ko) 2011-06-09 2011-06-09 피드백을 이용한 차동 증폭기

Publications (1)

Publication Number Publication Date
KR101155391B1 true KR101155391B1 (ko) 2012-06-20

Family

ID=46688885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110055756A KR101155391B1 (ko) 2011-06-09 2011-06-09 피드백을 이용한 차동 증폭기

Country Status (1)

Country Link
KR (1) KR101155391B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344052B1 (ko) 2012-06-29 2013-12-24 부산대학교 산학협력단 피드백을 이용한 저잡음 증폭 회로
KR101449690B1 (ko) 2013-02-08 2014-10-13 숭실대학교산학협력단 피드백 신호를 이용한 차동 증폭기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.I. A CMOS Active Feedback Balun-LNA With High IIP2 for Wideband Digital TV Receivers, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 58, NO. 12, DECEMBER 2010, pp. 3566-3579 *
D.I. A CMOS Active Feedback Balun-LNA With High IIP2 for Wideband Digital TV Receivers, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 58, NO. 12, DECEMBER 2010, pp. 3566-3579*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344052B1 (ko) 2012-06-29 2013-12-24 부산대학교 산학협력단 피드백을 이용한 저잡음 증폭 회로
KR101449690B1 (ko) 2013-02-08 2014-10-13 숭실대학교산학협력단 피드백 신호를 이용한 차동 증폭기

Similar Documents

Publication Publication Date Title
US8324973B2 (en) Low output impedance RF amplifier
JP5268574B2 (ja) 半導体集積回路装置
US8378750B2 (en) Class AB amplifiers
US7292098B2 (en) Operational amplifier
US9935585B2 (en) RF amplifier operational in different power modes
US8928406B2 (en) Low-power inverter-based differential amplifier
US7132860B2 (en) Differential-mode current feedback amplifiers
US8305143B2 (en) Amplifier circuit and transceiver
TWI548205B (zh) Balanced upscale mixer
US10211797B2 (en) Bidirectional amplifier
Carrillo et al. A family of low-voltage bulk-driven CMOS continuous-time CMFB circuits
JP2009182857A (ja) 差動増幅器
US9503053B1 (en) Active balun for wideband applications
JP2007116568A (ja) 差動増幅器
US7969246B1 (en) Systems and methods for positive and negative feedback of cascode transistors for a power amplifier
TW200952327A (en) Frequency compensated operational amplifier
CN112491366B (zh) 适用于噪声抑制的放大器
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
CN110601663A (zh) 具有电流反馈放大器特性的高速电压反馈放大器
US7777575B2 (en) Circuit with single-ended input and differential output
CN110729970B (zh) 混合差分放大器及其方法
KR101155391B1 (ko) 피드백을 이용한 차동 증폭기
KR101143547B1 (ko) 차동 증폭기
CN111193477B (zh) 一种复合放大器
CN105830342B (zh) 开关模式功率放大器的谐波抑制电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee