JP2009182857A - 差動増幅器 - Google Patents

差動増幅器 Download PDF

Info

Publication number
JP2009182857A
JP2009182857A JP2008021580A JP2008021580A JP2009182857A JP 2009182857 A JP2009182857 A JP 2009182857A JP 2008021580 A JP2008021580 A JP 2008021580A JP 2008021580 A JP2008021580 A JP 2008021580A JP 2009182857 A JP2009182857 A JP 2009182857A
Authority
JP
Japan
Prior art keywords
electrode
transistor
output terminal
amplifier
conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008021580A
Other languages
English (en)
Other versions
JP4803189B2 (ja
Inventor
Koichiro Yamaguchi
耕一郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Icom Inc
Original Assignee
Icom Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Icom Inc filed Critical Icom Inc
Priority to JP2008021580A priority Critical patent/JP4803189B2/ja
Priority to US12/343,303 priority patent/US7737783B2/en
Priority to EP08022567A priority patent/EP2086109B1/en
Publication of JP2009182857A publication Critical patent/JP2009182857A/ja
Application granted granted Critical
Publication of JP4803189B2 publication Critical patent/JP4803189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】広帯域で、低い雑音指数と、安定な利得と、良好なインピーダンスマッチングと、高ダイナミックレンジとを有する差動増幅器を低コスト、小面積で実現する。
【解決手段】トランジスタ１０４，１０７，１１１を有する左側増幅器とトランジスタ１３１，１３３，１３７を有する右側増幅器とを備える差動増幅器１００に、抵抗１１８からなる負帰還回路と、センタータップ付きのトランス１０３からなる負帰還回路とを備え、更に、キャパシタ１１６及び抵抗１１９と、キャパシタ１１７及び抵抗１０８と、キャパシタ１４０及び抵抗１３４からなる位相補償回路を付加する。トランス１０３の二次巻線の両端を左右増幅器の出力端子に接続し、二次巻線のセンタータップを接地することで、１個のトランス１０３を用いて差動増幅出力信号を単相入力に対して帰還させることが可能となり、低コスト化、小面積化が可能となる。
【選択図】図１

Description

本発明は、広帯域で高ダイナミックレンジを持つことが要求される、低雑音差動増幅器に関する。
下記非特許文献１には、変圧器（以下、トランスという）と抵抗による二重負帰還回路を備えた低雑音増幅回路（Transformer Feedback Degenerated Low Noise Amplifier、以下ＴＦＤ−ＬＮＡという）について示されている。ＴＦＤ−ＬＮＡは、低い雑音指数と、安定な利得と、良好な入力インピーダンスマッチングとを同時に広帯域で達成することを可能とする優れた回路である。しかしながら、非特許文献１に示されるようなＴＦＤ−ＬＮＡを用いた差動増幅器は、公知になっていない。
K. van Hartingsveldt, M. H. L. Kouwenhoven, C. J. M. Verhoeven, A. N. Burghartz著"HF Low Noise Amplifiers with Integrated Transformer Feedback", ISCAS 2002, vol.2, pp. II-815 - II-818, May 2002
非特許文献１に示されるＴＦＤ−ＬＮＡを左右の増幅器として用いることにより、低い雑音指数と、安定な利得と、良好な入力インピーダンスマッチングとを広帯域で保つ差動増幅器が期待できる。そこで、ＴＦＤ−ＬＮＡを２組、左右の増幅器として用い、更に、特に広帯域で高ダイナミックレンジを持たせるために帰還ループ利得を高く設定し、位相補償回路を追加した差動増幅器を考えると、図１２のような差動増幅器（以下、この差動増幅器を基本型ＴＦＤ差動増幅器という）が考えられる。
図１２は、ＴＦＤ−ＬＮＡを２組、左右の増幅器として用いた基本型ＴＦＤ差動増幅器１０を示す回路図である。
基本型ＴＦＤ差動増幅器１０は共通した回路定数を持つ、互いに対称な左右の増幅器から構成されている。基本型ＴＦＤ差動増幅器１０の左側増幅器には、トランジスタ２４、２７及び３１が含まれ、右側増幅器にはトランジスタ５４、５７及び６１が含まれている。基本型ＴＦＤ差動増幅器１０の左右の増幅器はそれぞれ個別の入出力端子を備えており、抵抗３９とトランス２３の一次巻線の接続点が左側増幅器の入力端子、抵抗６９とトランス５３の一次巻線の接続点が右側増幅器の入力端子、トランジスタ３１のエミッタが左側増幅器の出力端子、トランジスタ６１のエミッタが右側増幅器の出力端子となっている。前記の左側増幅器の入力端子と右側増幅器の入力端子により、基本型ＴＦＤ差動増幅器１０の差動信号入力端子が構成される。トランジスタ３１のエミッタとトランジスタ６１のエミッタとは、基本型ＴＦＤ差動増幅器１０の、対を成す左右の出力端子でもある。
この基本型ＴＦＤ差動増幅器１０では、出力インピーダンスＲが５０Ωの信号源１１が、バラントランス１２の一次巻線のホット側に接続されている。バラントランス１２の一次巻線のコールド側は、グランドに接続されている。バラントランス１２の二次巻線の両端は、直流遮断用キャパシタ２１，２２を介して、基本型ＴＦＤ差動増幅器１０の左右の増幅器の入力端子にそれぞれ接続されている。バラントランス１２は、入力信号を差動信号に変換するものであり、その一次巻線と二次巻線の巻数比は例えば１：１となっている。
トランス２３の一次巻線のホット側が左側増幅器の入力端子に、接続されている。トランス２３には、例えば巻数比が１：２の市販トランスが用いられている。
トランス２３の一次巻線のコールド側が、ＮＰＮ型トランジスタ（以下、単にトランジスタという）２４のベースに接続されている。トランジスタ２４のベースには、さらにバイアス用電源２５の正極がチョークコイル２６を介して接続されている。
トランジスタ２４のコレクタは、トランジスタ２７のエミッタに接続されている。トランジスタ２７のベースは、位相補償用抵抗２８を介してバイアス用電源２９の正極に接続されている。抵抗２８は、後述するキャパシタ３８と相まって作用し、基本型ＴＦＤ差動増幅器１０の左側増幅器に関して位相補償を行うための位相補償回路を構成するものである。バイアス用電源２９の負極はグランドに接続されている。
トランジスタ２４及びトランジスタ２７は、カスコード接続され、抵抗３０を負荷とするカスコード増幅器を構成している。トランジスタ２７のコレクタに、カスコード増幅器の負荷素子となる抵抗３０の一端が接続されている。抵抗３０の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗３０とトランジスタ２７のコレクタとの接続点は、カスコード増幅器の増幅した出力電圧信号を出力する出力ノードになっており、トランジスタ３１のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ３１と定電流源３５はエミッタフォロワを構成しており、基本型ＴＦＤ差動増幅器１０の左側増幅器の出力バッファとして動作している。トランジスタ３１のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ３１のエミッタは、直流遮断用のキャパシタ３２の一方の電極に接続されている。
基本型ＴＦＤ差動増幅器１０の左側出力端子、即ちトランジスタ３１のエミッタには、トランス２３の二次巻線のコールド側が直流遮断用キャパシタ３４を介して接続されている。トランス２３の二次巻線に印加された出力電圧信号は、電磁結合により、トランス２３の一次側に伝達され直列帰還される。これが基本型ＴＦＤ差動増幅器１０における一つの負帰還回路を構成している。トランジスタ３１のエミッタには、エミッタフォロワの動作電流を与えるための定電流源３５が接続されている。
トランジスタ３１のエミッタには、さらに、直流遮断用キャパシタ３６の一方の電極と、位相補償用キャパシタ３７の一方の電極と、位相補償用キャパシタ３８の一方の電極とが接続されている。
基本型ＴＦＤ差動増幅器１０の左側出力端子とトランス２３の一次巻線のホット側即ち基本型ＴＦＤ差動増幅器１０の左側信号入力端子との間には、抵抗３９と直流遮断用キャパシタ３６が直列に接続されており、出力信号をシャント帰還するように作用する。これが基本型ＴＦＤ差動増幅器１０における一つの負帰還回路を構成している。
キャパシタ３７及び抵抗４０により、基本型ＴＦＤ差動増幅器１０の左側増幅器に関して位相補償を行うための、位相補償回路が構成される。
一方、キャパシタ２２の他方の電極は、トランス５３の一次巻線のホット側に接続されている。トランス５３には、例えば巻数比が１：２の市販トランスが用いられている。
トランス５３の一次巻線のコールド側が、トランジスタ５４のベースに接続されている。トランジスタ５４のベースには、さらにバイアス用電源５５の正極がチョークコイル５６を介して接続されている。
トランジスタ５４のコレクタは、トランジスタ５７のエミッタに接続されている。トランジスタ５７のベースは、抵抗５８を介してバイアス用電源５９の正極に接続されている。抵抗５８は、後述するキャパシタ６８と相まって作用し、基本型ＴＦＤ差動増幅器１０の右側増幅器に関して位相補償を行うための、位相補償回路を構成するものである。バイアス用電源５９の負極はグランドに接続されている。
トランジスタ５４及びトランジスタ５７は、カスコード接続され、抵抗６０を負荷とするカスコード増幅器を構成している。トランジスタ５７のコレクタに、カスコード増幅器の負荷素子となる抵抗６０の一端が接続されている。抵抗６０の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗６０とトランジスタ５７のコレクタとの接続点は、カスコード増幅器の増幅出力電圧信号を出力する出力ノードとなっており、トランジスタ６１のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ６１と定電流源６５はエミッタフォロワを構成しており、基本型ＴＦＤ差動増幅器１０の右側増幅器の出力バッファとして動作している。トランジスタ６１のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ６１のエミッタは、直流遮断用のキャパシタ６２の一方の電極に接続されている。
基本型ＴＦＤ差動増幅器１０の右側出力端子即ちトランジスタ６１のエミッタには、トランス５３の二次巻線のコールド側が直流遮断用キャパシタ６４を介して接続されている。トランス５３の二次巻線に印加された出力電圧信号は、電磁結合により、トランス５３の一次側に伝達され直列帰還される。これが基本型ＴＦＤ差動増幅器１０における一つの負帰還回路を構成している。
トランジスタ６１のエミッタには、エミッタフォロワの動作電流を与えるために定電流源６５が接続されている。
トランジスタ６１のエミッタには、さらに、直流遮断用キャパシタ６６の一方の電極と、位相補償用キャパシタ６７の一方の電極と、位相補償用キャパシタ６８の一方の電極とが接続されている。
基本型ＴＦＤ差動増幅器１０の右側出力端子とトランス５３の一次巻線のホット側即ち基本型ＴＦＤ差動増幅器１０の右側信号入力端子との間には、抵抗６９と直流遮断用キャパシタ６６が直列に接続されており、出力信号をシャント帰還するように作用する。これが基本型ＴＦＤ差動増幅器１０の一つの負帰還回路を構成している。
キャパシタ６７及び抵抗７０により、基本型ＴＦＤ差動増幅器１０の右側増幅器に関して位相補償を行うための、位相補償回路が構成されている。
トランジスタ２４，５４のエミッタには、トランジスタ７１のコレクタが接続されている。トランジスタ７１のベースは、トランジスタ７２のベース及びコレクタに接続され、トランジスタ７１，７２がカレントミラー回路を構成する。
トランジスタ７２のコレクタには、定電流源７３が接続されている。トランジスタ７１のエミッタは、抵抗７４を介してグランドに接続されている。トランジスタ７２のエミッタは、抵抗７５を介してグランドに接続されている。トランジスタ７１のコレクタ電流は、定電流源７３により常に一定となるように制御されており、このため基本型ＴＦＤ差動増幅器１０の左右の増幅器は、その左右の出力信号の和が常に一定値を保つ平衡信号となるように関連付けられて動作する。
トランジスタ３１とトランジスタ６１の各エミッタが基本型ＴＦＤ差動増幅器１０の差動出力端子対となっており、これらの出力端子は、直流遮断用キャパシタ３２及び６２を介してバラントランス８０の一次巻線の両端に接続されている。バラントランス８０の二次巻線のホット側に、例えば５ＫΩの負荷８１が接続される。また、バラントランス８０は、基本型ＴＦＤ差動増幅器１０の差動増幅出力信号を、単相出力信号に変換するものであり、バラントランス８０の巻数比は、例えば１：１となっている。
ここで、バラントランス１２，８０を巻数比が１：１の理想トランスとした場合の基本型ＴＦＤ差動増幅器１０の特性をシミュレーションした結果を記す。
図１３（ａ）〜（ｃ）は、図１２に示した基本型ＴＦＤ差動増幅器１０における雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。
シミュレーション結果から、約２００ＭＨｚ程度までの帯域で、基本型ＴＦＤ差動増幅器１０により満足な雑音指数特性（ＮＦ）、満足な入力インピーダンスマッチング特性（Ｓ１１）、及び約７ｄＢの安定した電圧利得（Ｓ２１）が同時に実現されていることが判る。なお、アンテナからの単相入力を差動入力に変換するバラントランス１２として現実のトランスを用いた場合には、増幅器の使用帯域におけるＮＦ値が、上記のシミュレーション結果よりも通常、更に０．５〜１ｄＢ程度悪化する。
図１４は、基本型ＴＦＤ差動増幅器１０について、３次入力インターセプトポイント（ＩＩＰ３）特性をシミュレーションした結果を示す図であり、横軸は周波数（ＭＨｚ)、縦軸はＩＩＰ３(ｄＢｍ)をそれぞれ表している。
ＩＩＰ３特性の測定シミュレーションでは、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号が用いられている。これによると、１００ＭＨｚまで＋４５ｄＢｍ以上のＩＩＰ３が保たれ、３００ＭＨｚまでの広帯域に渡って＋２５ｄＢｍ以上の高いＩＩＰ３が実現されていることが判る。
基本型ＴＦＤ差動増幅器１０は左右対称な回路形を有しているために、理想的な場合には、出力信号中に偶数次歪は存在しない。また、図１３（ａ）〜（ｃ）及び図１４に示されているように、ＴＦＤ−ＬＮＡを組合わせた基本型ＴＦＤ差動増幅器１０は、高いダイナミックレンジを広帯域で実現可能であるという長所を有する。
しかしながら、非特許文献１に示されたＴＦＤ−ＬＮＡを２組用いて差動入出力可能な基本型ＴＦＤ差動増幅器１０を構成すると、左右の増幅器の負帰還回路に１個づつ、合計２個の高周波用のトランス２３，５３を必要とする。また、無線通信機器に基本型ＴＦＤ差動増幅器１０を組込む場合には、アンテナからの入力信号は常に単相信号として与えられるため、通常図１２のように、差動増幅器の入力前段に高周波用のバラントランス１２を配して、単相信号から差動信号への変換が行われる。非特許文献１に示された低雑音増幅回路を２組用いた差動増幅器では、このバラントランス１２を含めると合計３個の高周波用のトランスを必要とすることになる。高周波用のトランス２３，５３及びバラントランス１２は比較的高価な部品であり、基板上の占有面積も小さくはなく、これを３個も使用することは価格競争力を損なうため望ましくない。
また、実際のトランスは無視できない大きさの熱雑音を発生するため、使用トランス数が増えるほど基本型ＴＦＤ差動増幅器１０の雑音指数は悪化する傾向を示す。基本型ＴＦＤ差動増幅器１０の雑音性能を高めるためには使用トランス数を減らすことが望ましい。
尚、図１２の基本型ＴＦＤ差動増幅器１０は、カスコード増幅器を用いた例であるが、カスコード増幅器を用いない場合でも、トランスを３個使用する必要があることは、共通の欠点である。
そこで、本願発明は、広帯域で、低い雑音指数、安定な利得、良好なインピーダンスマッチング、高ダイナミックレンジを有する差動増幅器を、少ない数のトランスを用いて実現し、低コスト化、小面積化、低雑音化を図ることを目的とする。
上記目的を達成するために、本発明の第１の観点に係る差動増幅器は、
定電流源と、
前記定電流源に接続され、信号入力端子から入力された入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
前記定電流源に接続され、該定電流源に流れる電流値から前記第１の負荷に流れる電流の値を減じた大きさの電流を第２の負荷に流し、該第２の負荷が発生する第２の出力信号を第２の出力端子に与える第２の増幅回路と、
一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が該信号入力端子に接続されると共に該一次巻線のコールド側が前記第１の増幅回路に接続され、該二次巻線は固定電位が印加されるセンタータップを備え、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
前記第１の出力端子と前記信号入力端子間に接続された抵抗と、
を備えることを特徴とする。
なお、前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けてもよい。
また、前記第１の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記定電流源に接続され、前記入力信号が該制御電極に与えられる第１の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
前記第２の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記定電流源に接続され、該制御電極が定電圧源に接続された第２の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備えてもよい。
また、前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えてもよい。
この場合、前記位相補償回路は、
前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
を備えてもよい。
上記目的を達成するために、本発明の第２の観点に係る差動増幅器は、
第１の定電流源と、
第２の定電流源と、
前記第１の定電流源に接続され、第１の信号入力端子から入力された第１の入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該第１の入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
前記第２の定電流源に接続され、第２の信号入力端子から入力された第２の入力信号に応じた電流を第２の負荷に流し、該第２の負荷が発生する該第２の入力信号に応じた第２の出力信号を第２の出力端子に与える第２の増幅回路と、
一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が前記第１の定電流源に接続されると共に該一次巻線のコールド側が前記第２の定電流源に接続され、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
前記第１の出力端子と前記第１の信号入力端子との間に接続された抵抗と、
前記第２の出力端子と前記第２の信号入力端子との間に接続された抵抗と、
を備えることを特徴とする。
なお、前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けてもよい。
また、前記第１の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第１の定電流源に接続され、前記第１の入力信号が該制御電極に与えられる第１の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
前記第２の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第２の定電流源に接続され、前記第２の入力信号が該制御電極に与えられる第２の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備えてもよい。
また、前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えてもよい。
この場合、前記位相補償回路は、
前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
前記第２の増幅回路の第２の出力端子及び前記第２の入力段トランジスタの前記制御電極に接続された第４の位相補償回路と、
を備えてもよい。
上記目的を達成するために、本発明の第３の観点に係る差動増幅器は、
第１の定電流源と、
第２の定電流源と、
前記第１の定電流源に接続され、第１の信号入力端子から入力された入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
前記第２の定電流源に接続され、第２の信号入力端子が定電圧源に接続され、出力電流を第２の負荷に流し、該第２の負荷が発生する第２の出力信号を第２の出力端子に与える第２の増幅回路と、
一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が前記第１の定電流源に接続されると共に該一次巻線のコールド側が前記第２の定電流源に接続され、該二次巻線は固定電位が印加されるセンタータップを備え、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
前記第１の出力端子と前記第１の信号入力端子との間に接続された抵抗と、
を備えることを特徴とする。
なお、前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けてもよい。
また、前記第１の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第１の定電流源に接続され、前記入力信号が該制御電極に与えられる第１の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
前記第２の増幅回路は、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、前記第１の導通電極が前記第２の定電流源に接続され、該制御電極が定電圧源に接続された第２の入力段トランジスタと、
制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備えてもよい。
また、前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えてもよい。
この場合、前記位相補償回路は、
前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
を備えてもよい。
上述のように、本発明の第１、第２、第３の観点に係る差動増幅器は、３個の高周波トランスを使用している前述の基本型ＴＦＤ差動増幅器１０と比較し、より少ないトランスを用いて広帯域で高ダイナミックレンジを持つ低雑音差動増幅器を実現することを可能にしている。従って本発明によれば、低コストかつ小面積で高ダイナミックレンジを持つ広帯域低雑音差動増幅器を提供することが可能となる。
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る単相入力−差動出力型トランス−抵抗二重帰還低雑音増幅器（Single-end Input Differential Output Transformer Feedback Degenerated Low Noise Amplifier 、以下ＳＤＴＦＤ−ＬＮＡという）１００を示す回路図である。
このＳＤＴＦＤ−ＬＮＡ１００は、図１２の基本型ＴＦＤ差動増幅器１０と同様に、左右対称な差動カスコード増幅器とエミッタフォロワにより構成された差動増幅器をベースにした回路であるが、負帰還回路及び位相補償回路は、差動増幅器１０と異なり、左右非対称になっている。
ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器には、入力段トランジスタ１０４、上段トランジスタ１０７及び出力トランジスタ１１１が含まれ、右側増幅器には入力段トランジスタ１３１、上段トランジスタ１３３及び出力トランジスタ１３７が含まれている。トランジスタ１０４及び１０７がカスコード接続され、トランジスタ１３１及び１３３がカスコード接続されている。ＳＤＴＦＤ−ＬＮＡ１００の左右の増幅器はそれぞれ個別の出力端子を備えており、トランジスタ１１１のエミッタが左側増幅器の出力端子、トランジスタ１３７のエミッタが右側増幅器の出力端子となっている。
ＳＤＴＦＤ−ＬＮＡ１００では、出力インピーダンスＲが例えば５０Ωの信号源１０１が、直流遮断用キャパシタ１０２を介して、ＳＤＴＦＤ−ＬＮＡ１００の信号入力端子であるトランス１０３の一次巻線のホット側に接続されている。トランス１０３は、二次巻線にセンタータップを有するセンタータップ付きトランスであり、そのセンタータップは、グランドに接続されている。トランス１０３の巻数比Ｎは、ＳＤＴＦＤ−ＬＮＡ１００の信号入力端子に接続されている一次巻線の巻数を１として、左右増幅器の出力端子に接続されている二次巻線の巻数が２となっている。ＳＤＴＦＤ−ＬＮＡ１００の電圧利得は、トランス１０３の巻数比がＮの時、理想的にはＮで与えられ、第１の実施形態のそれは約６ｄＢとなっている。
トランス１０３の一次巻線のコールド側が、トランジスタ１０４のベースに接続されている。トランジスタ１０４のベースには、さらにバイアス用電源１０５の正極がチョークコイル１０６を介して接続されている。
トランジスタ１０４のコレクタは、トランジスタ１０７のエミッタに接続されている。トランジスタ１０７のベースは、位相補償用抵抗１０８を介してバイアス用電源１０９の正極に接続されている。抵抗１０８は、後述するキャパシタ１１７と相まって作用し、ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器に関して位相補償を行うための第１の位相補償回路を構成するものである。バイアス用電源１０９の負極はグランドに接続されている。
トランジスタ１０４及びトランジスタ１０７は、カスコード接続され、抵抗１１０を負荷とするカスコード増幅器を構成している。トランジスタ１０７のコレクタに、カスコード増幅器の負荷素子となる抵抗１１０の一端が接続されている。抵抗１１０の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗１１０とトランジスタ１０７のコレクタとの接続点は、カスコード増幅器の増幅出力電圧信号を出力する出力ノードになっており、トランジスタ１１１のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ１１１とそのエミッタに接続された定電流源１１３はエミッタフォロワを構成しており、ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器の出力バッファとして動作する。トランジスタ１１１のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ１１１のエミッタは、直流遮断用のキャパシタ１１２の一方の電極に接続されている。
トランジスタ１１１のエミッタには、さらに、直流遮断用キャパシタ１１５の一方の電極と、位相補償用キャパシタ１１６の一方の電極と、位相補償用キャパシタ１１７の一方の電極と、直流遮断用キャパシタ１２０の一方の電極とが接続されている。
直流遮断用キャパシタ１１５の他方の電極は、抵抗１１８を介してトランス１０３の一次巻線のホット側に接続され、直流遮断用キャパシタ１１５及び抵抗１１８がＳＤＴＦＤ−ＬＮＡ１００の左側増幅器の出力を、単相入力に対してシャント帰還する第１の負帰還回路を構成している。
キャパシタ１１６の他方の電極は、抵抗１１９を介してトランジスタ１０４のベースに接続され、キャパシタ１１６及び抵抗１１９がＳＤＴＦＤ−ＬＮＡ１００の左側増幅器に関して位相補償を行うための、第２の位相補償回路を構成している。
キャパシタ１１７の他方の電極は、トランジスタ１０７のベースに接続され、キャパシタ１１７が抵抗１０８と相まって、ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器に関して位相補償を行う第１の位相補償回路を構成している。
直流遮断用キャパシタ１２０の他方の電極は、トランス１０３の二次巻線のコールド側に接続されている。トランス１０３の二次巻線のコールド側端子と、接地されている二次巻線のセンタータップとの間に印加された左側増幅器の出力電圧は、電磁結合により一次側に伝達され、左側増幅器の入力に対して直列帰還される。これがＳＤＴＦＤ−ＬＮＡ１００に関する第２の負帰還回路を構成している。
一方、ＳＤＴＦＤ−ＬＮＡ１００の右側増幅器に含まれるトランジスタ１３１のベースは、バイアス用電源１３２の正極に接続されている。バイアス用電源１３２の負極はグランドに接続されている。
トランジスタ１３１のコレクタは、トランジスタ１３３のエミッタに接続されている。トランジスタ１３３のベースは、抵抗１３４を介してバイアス用電源１３５の正極に接続されている。抵抗１３４は、後述するキャパシタ１４０と相まって作用し、ＳＤＴＦＤ−ＬＮＡ１００の右側増幅器に関して位相補償を行うための、第３の位相補償回路を構成するものである。バイアス用電源１３５の負極はグランドに接続されている。
トランジスタ１３１及びトランジスタ１３３は、カスコード接続され、抵抗１３６を負荷とするカスコード増幅器を構成している。トランジスタ１３３のコレクタに、カスコード増幅器の負荷素子となる抵抗１３６の一端が接続されている。抵抗１３６の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗１３６とトランジスタ１３３のコレクタとの接続点は、カスコード増幅器の増幅出力電圧信号を出力する出力ノードとなっており、トランジスタ１３７のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ１３７のエミッタには、定電流源１３８が接続され、トランジスタ１３７及び定電流源１３８がエミッタフォロワを構成し、ＳＤＴＦＤ−ＬＮＡ１００の右側増幅器の出力バッファとして動作している。トランジスタ１３７のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ１３７のエミッタは、直流遮断用のキャパシタ１３９の一方の電極と、直流遮断用キャパシタ１４１の一方の電極とに接続されている。
直流遮断用キャパシタ１４１の他方の電極は、トランス１０３の二次巻線のホット側に接続されている。トランス１０３の二次巻線のホット側端子と、接地されている二次巻線のセンタータップとの間に印加された右側増幅器の出力電圧は、電磁結合により一次側に伝達され、左側増幅器の入力に対して直列帰還される。これがＳＤＴＦＤ−ＬＮＡ１００に関する第３の負帰還回路を構成している。
左右の増幅器のトランジスタ１０４，１３１のエミッタには、トランジスタ１４２のコレクタが共通に接続され、トランジスタ１４２のエミッタが抵抗１４３を介してグランドに接続されている。トランジスタ１４２のベースは、トランジスタ１４４のエミッタとトランジスタ１４５のベースに接続されている。トランジスタ１４４のコレクタは直流電圧源ＤＣＳに接続され、直流電圧源ＤＣＳから直流電源電圧Ｖｄ１が印加される。トランジスタ１４４のベース及びトランジスタ１４５のコレクタが定電流源１４６に接続され、トランジスタ１４２，１４５，１４４がカレントミラーを構成している。トランジスタ１４５のエミッタは、抵抗１４７を介してグランドに接続されている。トランジスタ１４２，１４５，１４４からなるカレントミラーは、トランジスタ１０４，１３１のエミッタに接続された定電流源として動作する。
直流遮断用キャパシタ１１２の他方の電極と直流遮断用キャパシタ１３９の他方の電極との間に、バラントランス１５０の一次巻線が接続されている。バラントランス１５０の二次巻線のホット側に、例えば５ＫΩの負荷１５１が接続される。また、バラントランス１５０は、ＳＤＴＦＤ−ＬＮＡ１００の差動増幅出力信号を、単相出力信号に変換するものであり、バラントランス１５０の巻数比は、例えば１：１となっている。
以上の構成のＳＤＴＦＤ−ＬＮＡ１００では、抵抗１１８による負帰還回路とトランス１０３による負帰還回路が設けられている。トランス１０３の二次巻線は、接地されたセンタータップを中心にしてＳＤＴＦＤ−ＬＮＡ１００の左右の増幅器の出力端子に対称に交差する形で接続されている。理想的な負帰還動作が行われている場合には、トランス１０３の二次巻線に印加される左右の増幅器の出力する電圧信号は、互いに逆の極性を持った平衡信号となる。センタータップを備えた二次巻線の両端にこれらの電圧信号を印加することで、電磁結合により一次巻線に誘起される帰還電圧信号は、左右増幅器の出力が同じ寄与率で、同じ位相で加算されたものとなる。
トランス１０３の一次巻線のホット側端子及びコールド側端子を、各々単相入力信号源１０１と、左側増幅器の入力端子、即ち入力トランジスタ１０４のベースに接続することで、差動出力電圧信号を、単相入力信号に対して反転した位相を持つ信号として直列帰還している。このようにＳＤＴＦＤ−ＬＮＡ１００では、センタータップ付きトランス１個を用いて、差動出力信号を単相入力に直列帰還させるための負帰還回路が実現されている。
一方、抵抗１１８は、ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器の出力端子と、ＳＤＴＦＤ−ＬＮＡ１００の信号入力端子との間に接続されており、左側増幅器の出力信号を、単相入力に対してシャント帰還させるように作用する。入力インピーダンス整合を実現するために最適な帰還抵抗１１８の抵抗値は、ＳＤＴＦＤ−ＬＮＡ１００の仕様として決められる入力インピーダンス値Rと、トランス１０３の巻数比Ｎを用いて、理論的には（Ｎ／２＋１）Ｒで与えられる。
ＳＤＴＦＤ−ＬＮＡ１００では、入力信号源インピーダンスを５０Ωとしているために、最適な抵抗１１８の抵抗値は（２／２＋１）×５０＝１００Ωとなる。しかし実際には完全な入力インピーダンス整合状態が仕様上求められているわけではなく、また帰還抵抗１１８の抵抗値が低くなるほど、ＳＤＴＦＤ−ＬＮＡ１００の雑音指数が悪化するため、帰還抵抗１１８の抵抗値を仕様が満足される範囲で高くしてもよい。
ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器の入力トランジスタであるトランジスタ１０４と、右側増幅器の入力トランジスタであるトランジスタ１３１とは、差動トランジスタ対を構成しており、その動作電流は、トランジスタ１４２を用いた電流源により与えられている。トランジスタ１３１のベースは、トランジスタ１０４の直流バイアス電圧と同電位に固定されており、このためトランジスタ１０４のベースに印加された単相信号は、理想的にはトランジスタ１０４とトランジスタ１３１とにより、互いに逆相となるように増幅され、それぞれのコレクタ電流として出力される。これらのコレクタ電流は負荷抵抗１１０及び負荷抵抗１３６により電圧に変換され、ＳＤＴＦＤ−ＬＮＡ１００の差動出力電圧信号として、左右のエミッタフォロワによる出力バッファを介して出力される。
また、ＳＤＴＦＤ−ＬＮＡ１００では、その左側増幅器が、キャパシタ１１７及び抵抗１０８による第１の位相補償回路と、キャパシタ１１６及び抵抗１１９による第２の位相補償回路とを備え、右側増幅器がキャパシタ１４０及び抵抗１３４による第３の位相補償回路を備えている。これらの位相補償回路により、十分な位相補償が確保され、ＳＤＴＦＤ−ＬＮＡ１００を安定に動作させることが可能となっている。
ここで、トランス１０３の巻数比が１：２の理想トランスとした場合のＳＤＴＦＤ−ＬＮＡ１００の特性をシミュレーションした結果を記す。
図２（ａ）〜（ｃ）は、図１に示した第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００における雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。
雑音指数（ＮＦ）、反射係数（Ｓ１１）、及び透過係数（Ｓ２１）のシミュレーション結果から、約２００ＭＨｚ程度までの帯域で、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００により、満足な雑音指数特性、満足な入力インピーダンスマッチング特性、及び約８ｄＢの安定した電圧利得が同時に実現されていることが判る。
なお、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００に関するシミュレーションでは、センタータップ付きトランス１０３として、理想トランスモデルが使用されているために、現実のトランスを用いた場合には、通常、図２（ａ）に示されている値よりも、更に０．５〜１．０ｄＢ程度ＮＦ値が悪化する。
図３は、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００の３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果を示す図であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ３（ｄＢｍ）を表している。
ＳＤＴＦＤ−ＬＮＡ１００のＩＩＰ３特性のシミュレーションでは、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号を用いている。シミュレーション結果では、１００ＭＨｚまで、ＩＩＰ３が＋４０ｄＢｍ以上に保たれ、２００ＭＨｚまでの広帯域に渡って＋２５ｄＢｍ以上の高いＩＩＰ３が実現されていることが判る。
第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００と、図１２の基本型ＴＦＤ差動増幅器とでは、回路定数、使用部品、動作条件が異なるためその特性を比較する際には注意が必要であるが、図２（ａ）〜（ｃ）及び図３のシミュレーション結果に示されているように、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００を用いた場合でも、図１２の基本型ＴＦＤ差動増幅器と同程度の性能を有し、約２００ＭＨｚまでの広帯域で利用可能な、高ダイナミックレンジの低雑音差動増幅器を実現できることがわかる。
また、高周波トランス１個を用いて、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００を実現することができるため、図１の基本型ＴＦＤ差動増幅器に比べて、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００では高周波トランス２個分のコスト低減と基板面積削減が可能となっている。
なお、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００は、図１２の基本型ＴＦＤ差動増幅器と異なり、左右非対称な回路形を有し、単相−差動変換機能を持つため、その出力中に有意の偶数次歪が現れる。そこで、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００について、その２次入力インターセプトポイント（ＩＩＰ２）特性を、シミュレーションにより測定した。
図４は、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００の２次入力インターセプトポイント（ＩＩＰ２）特性のシミュレーション測定結果であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ２（ｄＢｍ）を表している。
ＩＩＰ２特性のシミュレーション測定では、ＩＩＰ３特性の測定時と同様に、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号を用いている。ＳＤＴＦＤ−ＬＮＡ１００では、ＩＩＰ２が１００ＭＨｚまで＋７０ｄＢｍ以上に保たれ、２００ＭＨｚまでの広帯域に渡って＋５０ｄＢｍ以上の高いＩＩＰ２が実現されていることが判る。
第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００では、前述のようにセンタータップ付きトランス１０３を利用して差動出力の負帰還を行っているために、差動出力信号の平衡度が高められ、同程度の帰還ループ利得を持つ単相入力−単相出力のＴＦＤ−ＬＮＡと比較して、高いＩＩＰ２値を持った差動増幅出力信号を、単相入力信号に対して得ることが可能となっている。
なお、ＳＤＴＦＤ−ＬＮＡ１００では、トランジスタ１０４及び１０７をカスコード接続し、トランジスタ１３１及び１３３をカスコード接続した差動カスコード増幅器であったが、トランジスタ１０７，１３３を省いたカスコード接続を持たない構成にしてもよい。また、トランジスタ１１１及び電流源１１３で左側増幅器のエミッタフォロワを構成し、トランジスタ１３７及び電流源１３８で右側増幅器のエミッタフォロワを構成し、左右の増幅器の出力信号に対するバッファを備えているが、バッファを備えない構成にしても、上述のＳＤＴＦＤ−ＬＮＡ１００と同様の効果が期待できる。
［第２の実施形態］
図５は、本発明の第２の実施形態に係る差動入力−差動出力型のトランス−抵抗二重帰還低雑音増幅器（Differential Input Differential Output Transformer Feedback Degenerated Low Noise Amplifier 、以下ＤＤＴＦＤ−ＬＮＡという）２００を示す図である。
前述の第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００は、左右非対称の回路構成になっていたので、理想的な場合でも若干の偶数次歪が現れる。この第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００は、完全に偶数次歪を抑制した回路構成である。
ＤＤＴＦＤ−ＬＮＡ２００は共通した回路定数を持つ、互いに対称な左右の増幅器から構成されている。ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器には、入力段トランジスタ２０５、上段トランジスタ２０８及び出力トランジスタ２１２が含まれ、右側増幅器には入力段トランジスタ２３５、上段トランジスタ２３８及び出力トランジスタ２４２が含まれている。ＤＤＴＦＤ−ＬＮＡ２００の左右の増幅器はそれぞれ個別の入出力端子を備えており、トランジスタ２０５のベースが左側増幅器の入力端子、トランジスタ２３５のベースが右側増幅器の入力端子、トランジスタ２１２のエミッタが左側増幅器の出力端子、トランジスタ２４２のエミッタが右側増幅器の出力端子となっている。
このＤＤＴＦＤ−ＬＮＡ２００では、出力インピーダンスＲが５０Ωの信号源２０１が、バラントランス２０２の一次巻線のホット側に接続されている。バラントランス２０２の一次巻線のコールド側は、グランドに接続されている。バラントランス２０２の二次巻線のホット側が、直流遮断用キャパシタ２０３を介して、ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の入力端子であるトランジスタ２０５のベースに接続されている。バラントランス２０２の二次巻線のコールド側が、直流遮断用キャパシタ２０４を介して、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器の入力端子であるトランジスタ２３５のベースに接続されている。バラントランス２０２は、単相の入力信号を差動信号に変換するものであり、その一次巻線と二次巻線の巻数比は例えば１：１となっている。
トランジスタ２０５のベースには、更にバイアス用電源２０６の正極がチョークコイル２０７を介して接続されている。バイアス用電源２０６の負極は、グランドに接続されている。トランジスタ２０５のコレクタは、トランジスタ２０８のエミッタに接続されている。トランジスタ２０８のベースは、位相補償用抵抗２０９を介してバイアス用電源２１０の正極に接続されている。抵抗２０９は、後述するキャパシタ２１８と相まって作用し、ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器に関して位相補償を行うための第１の位相補償回路を構成するものである。バイアス用電源２１０の負極はグランドに接続されている。
トランジスタ２０５及びトランジスタ２０８は、カスコード接続され、抵抗２１１を負荷とするカスコード増幅器を構成している。トランジスタ２０８のコレクタに、カスコード増幅器の負荷素子となる抵抗２１１の一端が接続されている。抵抗２１１の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗２１１とトランジスタ２０８のコレクタとの接続点は、カスコード増幅器の増幅した出力電圧信号を出力する出力ノードになっており、トランジスタ２１２のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ２１２には定電流源２１４が接続され、トランジスタ２１２及び定電流源２１４がエミッタフォロワを構成しており、ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の出力バッファとして動作する。定電流源２１４が、エミッタフォロワの動作電流を与える。
トランジスタ２１２のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ２１２のエミッタには、さらに、直流遮断用キャパシタ２１５の一方の電極と、直流遮断用キャパシタ２１６の一方の電極と、位相補償用キャパシタ２１７の一方の電極と、位相補償用キャパシタ２１８の一方の電極とが接続されている。
直流遮断用キャパシタ２１５の他方の電極とトランジスタ２０５のベースとの間には、抵抗２１９が接続されている。即ち、直流遮断用キャパシタ２１５及び抵抗２１９は、ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の出力端子とＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の入力端子との間に直列に接続され、左側増幅器の出力信号をシャント帰還する第１の負帰還回路を構成している。
キャパシタ２１７の他方の電極とトランジスタ２０５のベースとの間には、抵抗２２０が接続され、キャパシタ２１７及び抵抗２２０がＤＤＴＦＤ−ＬＮＡ２００の左側増幅器に関して位相補償を行うための第２の位相補償回路を構成している。
キャパシタ２１８の他方の電極は、トランジスタ２０８のベースに接続され、キャパシタ２１８及び抵抗２０９がＤＤＴＦＤ−ＬＮＡ２００の左側増幅器に関して位相補償を行うための第１の位相補償回路を構成している。
トランジスタ２０５のエミッタはトランジスタ２２１のコレクタに接続され、トランジスタ２２１のエミッタは抵抗２２２を介してグランドに接続されている。トランジスタ２２１は、トランジスタ２０５の動作電流を与えるための定電流源となっている。
一方、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器のトランジスタ２３５のベースには、バイアス用電源２３６の正極がチョークコイル２３７を介して接続されている。バイアス用電源２３６の負極は、グランドに接続されている。トランジスタ２３５のコレクタは、トランジスタ２３８のエミッタに接続されている。トランジスタ２３８のベースは、位相補償用抵抗２３９を介してバイアス用電源２４０の正極に接続されている。抵抗２３９は、後述するキャパシタ２４８と相まって作用し、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器に関して位相補償を行うための第３の位相補償回路を構成するものである。バイアス用電源２４０の負極はグランドに接続されている。
トランジスタ２３５及びトランジスタ２３８は、カスコード接続され、抵抗２４１を負荷とするカスコード増幅器を構成している。トランジスタ２３８のコレクタに、カスコード増幅器の負荷素子となる抵抗２４１の一端が接続されている。抵抗２４１の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗２４１とトランジスタ２３８のコレクタとの接続点は、カスコード増幅器の増幅した出力電圧信号を出力する出力ノードになっており、エミッタフォロワの入力端子となるトランジスタ２４２のベースに接続されている。トランジスタ２４２には定電流源２４４が接続され、トランジスタ２４２及び定電流源２４４がエミッタフォロワを構成しており、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器の出力バッファとして動作する。定電流源２４４が、エミッタフォロワの動作電流を与える。
トランジスタ２４２のコレクタには、直流電源電圧Ｖｄ１が印加されている。トランジスタ２４２のエミッタには、さらに、直流遮断用キャパシタ２４５の一方の電極と、直流遮断用キャパシタ２４６の一方の電極と、位相補償用キャパシタ２４７の一方の電極と、位相補償用キャパシタ２４８の一方の電極とが接続されている。
直流遮断用キャパシタ２４５の他方の電極とトランジスタ２３５のベースとの間には、抵抗２４９が接続されている。即ち、直流遮断用キャパシタ２４５及び抵抗２４９は、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器の出力端子とＤＤＴＦＤ−ＬＮＡ２００の右側増幅器の入力端子との間に直列に接続され、右側増幅器の出力信号をシャント帰還する第２の負帰還回路を構成している。
キャパシタ２４７の他方の電極とトランジスタ２３５のベースとの間には、抵抗２５０が接続され、キャパシタ２４７及び抵抗２５０がＤＤＴＦＤ−ＬＮＡ２００の右側増幅器に関して位相補償を行うための第４の位相補償回路を構成している。
キャパシタ２４８の他方の電極は、トランジスタ２３８のベースに接続され、キャパシタ２４８及び抵抗２３９がＤＤＴＦＤ−ＬＮＡ２００の右側増幅器に関して位相補償を行うための第３の位相補償回路を構成している。
トランジスタ２３５のエミッタはトランジスタ２５１のコレクタに接続され、トランジスタ２５１のエミッタは抵抗２５２を介してグランドに接続されている。トランジスタ２５１は、トランジスタ２３５の動作電流を与えるための定電流源となっている。
ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器のトランジスタ２２１のベース及び右側増幅器のトランジスタ２５１のベースは、トランジスタ２５３のエミッタとトランジスタ２５４のベースとに接続されている。
トランジスタ２５３のコレクタは、直流電圧源ＤＣＳに接続され、直流電圧源ＤＣＳから直流電源電圧Ｖｄ１が印加される。トランジスタ２５３のベース及びトランジスタ２５４のコレクタには、定電流源２５５が接続されている。トランジスタ２５４のエミッタは、抵抗２５６を介してグランドに接続されている。
一方の電極が左側増幅器の出力端子に接続されたキャパシタ２１６の他方の電極は、トランス２６０の二次巻線のコールド側に接続されている。一方の電極が右側増幅器の出力端子に接続されたキャパシタ２４６の他方の電極は、トランス２６０の二次巻線のホット側に接続されている。トランス２６０の一次巻線のホット側は、左側増幅器のトランジスタ２０５のエミッタに接続されている。トランス２６０の一次巻線のコールド側は、右側増幅器のトランジスタ２３５のエミッタに接続されている。トランス２６０は、ＤＤＴＦＤ−ＬＮＡ２００の差動出力電圧を、差動入力へ直列帰還させる第３の負帰還回路を構成している。トランス２６０は、市場で容易に入手可能な一般的な高周波トランスであり、その巻数比は例えば１：２である。
直流遮断用キャパシタ２１３の他方の電極と直流遮断用キャパシタ２４３の他方の電極との間に、バラントランス２７０の一次巻線が接続されている。バラントランス２７０の二次巻線のホット側に、例えば５ＫΩの負荷２７１が接続される。また、バラントランス２７０は、ＤＤＴＦＤ−ＬＮＡ２００の差動増幅出力信号を、単相出力信号に変換するものであり、バラントランス２７０の巻数比は、例えば１：１となっている。
以上のように本実施形態のＤＤＴＦＤ−ＬＮＡ２００は、図１２の基本型ＴＦＤ差動増幅器１０と同様、左右対称な差動カスコード増幅器とエミッタフォロワを基本として構成された差動増幅器である。トランジスタ２０５とトランジスタ２３５により構成される差動トランジスタ対の動作電流は、図１２の基本型ＴＦＤ差動増幅器１０では、１個のトランジスタ７１で構成される１個の定電流源により与えられていたのに対して、この第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００では、トランジスタ２２１とトランジスタ２５１とで構成される左右２個の定電流源により、左右別々に与えられている。
ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の入力トランジスタであるトランジスタ２０５と、右側増幅器の入力トランジスタであるトランジスタ２３５とは、互いのエミッタがトランス２６０の一次巻線を介して結合された差動トランジスタ対を構成している。トランジスタ２０５のベースとトランジスタ２３５のベースとの間に印加された差動入力電圧は、トランジスタ２０５とトランジスタ２３５とにより増幅され、それぞれのコレクタ電流として出力される。これらのコレクタ電流は負荷抵抗２１１及び負荷抵抗２４１により電圧に変換され、ＤＤＴＦＤ−ＬＮＡ２００の差動出力電圧信号として、左右のエミッタフォロワによる出力バッファを介して出力される。
また、基本型ＴＦＤ差動増幅器１０では、トランス２３の一次巻線が差動カスコード増幅器の左側入力端子、即ちトランジスタ２４のベースと、基本型ＴＦＤ差動増幅器１０の左側信号入力端子との間に接続され、トランス５３の一次巻線が差動カスコード増幅器の右側入力端子、即ちトランジスタ５４のベースと、基本型ＴＦＤ差動増幅器１０の右側信号入力端子との間に接続されている。これに対し、この第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００では、帰還回路となるトランス２６０の一次巻線が差動トランジスタ対の結合部、即ちトランジスタ２０５のエミッタと、トランジスタ２３５のエミッタとの間に接続されている。
ＤＤＴＦＤ−ＬＮＡ２００の電圧利得は、トランス２６０の巻数比がＮである時、理想的にはＮで与えられ、ＤＤＴＦＤ−ＬＮＡ２００の電圧利得は、約６ｄＢとなっている。
トランス２６０の二次巻線は左右増幅器の出力端子に対称に、交差した形で接続されている。この時トランス２６０の二次巻線に印加されている、左右増幅器の差動出力電圧信号は、電磁結合により一次側に伝達され、トランス２６０の一次巻線に差動入力信号に対して同じ位相を持つ信号が誘起される。なおＤＤＴＦＤ−ＬＮＡ２００において、トランス２６０として、二次巻線にセンタータップが付いているトランスを使用し、そのセンタータップを接地しておく構成の場合でも、センタータップが無いトランスを用いた場合とほぼ同様の負帰還動作が行われるため、同等の特性を持ったＤＤＴＦＤ−ＬＮＡを実現することができる。
トランス２６０の一次巻線は、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００において、その差動入力トランジスタ対の結合端子間、即ちトランジスタ２０５のエミッタとトランジスタ２３５のエミッタとの間に接続されており、二次巻線に印加された差動出力信号を、一次巻線を介して差動入力信号に対して直列に帰還するように作用する。このように第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００では、差動出力信号を差動入力に直列帰還させるための負帰還回路が、１個のトランス２６０を用いて実現されている。
ＤＤＴＦＤ−ＬＮＡ２００の抵抗２１９は、ＤＤＴＦＤ−ＬＮＡ２００の左側増幅器の出力端子と、左側増幅器の入力端子との間に接続されており、左側増幅器の出力信号を左側増幅器の入力にシャント帰還させるように作用する。同様に抵抗２４９は、ＤＤＴＦＤ−ＬＮＡ２００の右側増幅器の出力端子と、右側増幅器の入力端子との間に接続されており、右側増幅器の出力信号を、右側増幅器の入力にシャント帰還させるように作用する。
入力インピーダンス整合状態を実現するために最適な帰還抵抗２１９及び２４９の抵抗値は、ＤＤＴＦＤ−ＬＮＡ２００の仕様として決められる差動入力インピーダンス値Rと、トランス２６０の巻数比Ｎを用いると、理論的には（Ｎ＋１）×Ｒ／２で与えられる。ＤＤＴＦＤ−ＬＮＡ２００では、入力信号源インピーダンスを５０Ωとしており、単相入力信号を差動入力信号に変換しているバラントランス２０２の巻数比が１：１となっているため、差動入力インピーダンスの仕様値は５０Ωとなっている。この時最適な抵抗２１９及び２４９の抵抗値は（２＋１）×５０／２＝７５Ωとなる。
しかし、実際には完全な入力インピーダンス整合状態が仕様上求められているわけではなく、また帰還抵抗２１９，２４９の抵抗値が低くなるほど、ＤＤＴＦＤ−ＬＮＡ２００の雑音指数が悪化するため、それらの抵抗値を仕様が満足される範囲で高くしてもよい。
ＤＤＴＦＤ−ＬＮＡ２００では、キャパシタ２１８及び抵抗２０９による第１の位相補償回路と、キャパシタ２１７及び抵抗２２０による第２の位相補償回路とが左側増幅器に接続されており、キャパシタ２４８及び抵抗２３９による第３の位相補償回路と、キャパシタ２４７及び抵抗２５０による第４の位相補償回路とが右側増幅器に接続されている。これらの位相補償回路により、左右の増幅器における位相余裕が十分確保され、ＤＤＴＦＤ−ＬＮＡ２００を安定に動作させることが可能となっている。
ここで、トランス２６０として巻数比が１：２の市販の高周波トランスを用い、基本型ＴＦＤ差動増幅器１０と同一の電源電圧により、同一の消費電流で動作するように設定した場合のＤＤＴＦＤ−ＬＮＡ２００の特性をシミュレーションした結果を記す。
図６（ａ）〜（ｃ）は、図５に示した第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００における雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。
雑音指数（ＮＦ）、反射係数（Ｓ１１）、及び透過係数（Ｓ２１）のシミュレーション結果から、約３００ＭＨｚ程度までの帯域で、ＤＤＴＦＤ−ＬＮＡ２００により、満足な雑音指数特性、満足な入力インピーダンスマッチング特性、及び約７ｄＢの安定した電圧利得が同時に実現されていることが判る。
図７は、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００の３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果であり、横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ３（ｄＢｍ）を表している。
ＤＤＴＦＤ−ＬＮＡ２００のＩＩＰ３特性のシミュレーションでは、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号を用いている。シミュレーション結果では、１００ＭＨｚまで、ＩＩＰ３が＋４０ｄＢｍ以上に保たれ、３００ＭＨｚまでの広帯域に渡って＋２５ｄＢｍ以上の高いＩＩＰ３が実現されていることが判る。
以上のように、本実施形態のＤＤＴＦＤ−ＬＮＡ２００では、２個の高周波トランスを必要としていた基本型ＴＦＤ差動増幅器１０に対し、高周波トランス１個を用いて、ほぼ同等の性能を達成することが可能となっている。このためＤＤＴＦＤ−ＬＮＡ２００の構成を採用することにより、高ダイナミックレンジを持つ広帯域低雑音増幅器を、従来よりも低コスト且つ小基板面積で実現することができる。また第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００に比べて、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００は、使用しているトランスの数が１個増えているものの、左右対称な回路形を有しているため、理想的な場合には完全に出力信号中の偶数次歪を抑制することが可能となっている。
なお、差動カスコード増幅器を用いた例を挙げたが、様々な変形が可能であり、例えばカスコード増幅器ではなく、他の構成の差動増幅器を用いた場合や、出力バッファを省いた回路も考えられる。これらの場合においても、使用する高周波トランスの数を減じることができ、低コスト化、小面積化、高集積化が可能である。
［第３の実施形態］
図８は、本発明の第３の実施形態に係るＳＤＴＦＤ−ＬＮＡ３００を示す図である。
ＳＤＴＦＤ−ＬＮＡ３００は、図１２の基本型ＴＦＤ差動増幅器１０と同様に、左右対称な差動カスコード増幅器とエミッタフォロワを基本として構成された差動増幅器であるが、その負帰還回路と位相補償回路は左右非対称なものとなっている。第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００では、トランス１０３による負帰還回路と、抵抗１１８による負帰還回路との両方が、ＳＤＴＦＤ−ＬＮＡ１００の信号入力端子に接続されていたのに対して、この第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００では、トランス３５０により負帰還回路を構成し、その負帰還回路が、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００と同様に差動トランジスタ対の結合部に接続されており、抵抗３１７による負帰還回路のみがＳＤＴＦＤ−ＬＮＡ３００の信号入力端子に接続されている。
ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器には、入力段トランジスタ３０３、上段トランジスタ３０６及び出力トランジスタ３１０が含まれ、右側増幅器には入力段トランジスタ３３１、上段トランジスタ３３３及び出力トランジスタ３３７が含まれている。ＳＤＴＦＤ−ＬＮＡ３００の信号入力端子は、抵抗３１７とトランジスタ３０３のベースとの接続点になっている。ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器の出力端子は、トランジスタ３１０のエミッタであり、右側増幅器の出力端子はトランジスタ３３７のエミッタである。
ＳＤＴＦＤ−ＬＮＡ３００では、出力インピーダンスＲが例えば５０Ωの信号源３０１が、直流遮断用キャパシタ３０２を介して、ＳＤＴＦＤ−ＬＮＡ３００の信号入力端子であるトランジスタ３０３のベースに接続されている。トランジスタ３０３のベースには、さらにバイアス用電源３０４の正極がチョークコイル３０５を介して接続されている。
トランジスタ３０３のコレクタは、トランジスタ３０６のエミッタに接続されている。トランジスタ３０６のベースは、位相補償用抵抗３０７を介してバイアス用電源３０８の正極に接続されている。抵抗３０７は、後述するキャパシタ３１５と相まって作用し、ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器に関して位相補償を行うための第１の位相補償回路を構成するものである。バイアス用電源３０８の負極はグランドに接続されている。
トランジスタ３０３及びトランジスタ３０６は、カスコード接続され、抵抗３０９を負荷とするカスコード増幅器を構成している。トランジスタ３０６のコレクタに、カスコード増幅器の負荷素子となる抵抗３０９の一端が接続されている。抵抗３０９の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗３０９とトランジスタ３０６のコレクタとの接続点は、カスコード増幅器の増幅出力電圧信号を出力する出力ノードになっており、トランジスタ３１０のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ３１０のエミッタには直流遮断用キャパシタ３１１の一方の電極と定電流源３１２とが接続されている。トランジスタ３１０とそのエミッタに接続された定電流源３１２はエミッタフォロワを構成しており、ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器の出力バッファとして動作する。トランジスタ３１０のコレクタには、直流電源電圧Ｖｄ１が印加されている。
トランジスタ３１０のエミッタには、さらに、直流遮断用キャパシタ３１３の一方の電極と、位相補償用キャパシタ３１４の一方の電極と、位相補償用キャパシタ３１５の一方の電極と、直流遮断用キャパシタ３１６の一方の電極とが接続されている。
直流遮断用キャパシタ３１３の他方の電極は、抵抗３１７を介して、ＳＤＴＦＤ−ＬＮＡ３００の信号入力端子であるトランジスタ３０３のベースと接続されている。抵抗３１７はＳＤＴＦＤ−ＬＮＡ３００の左側増幅器の第１の負帰還回路を構成している。
キャパシタ３１４の他方の電極は、抵抗３１８を介してトランジスタ３０３のベースに接続され、キャパシタ３１４及び抵抗３１８がＳＤＴＦＤ−ＬＮＡ３００の左側増幅器に関して位相補償を行うための、第２の位相補償回路を構成している。
キャパシタ３１５の他方の電極は、トランジスタ３０６のベースに接続され、キャパシタ３１５及び抵抗３０７が、ＳＤＴＦＤ−ＬＮＡ１００の左側増幅器に関して位相補償を行う第１の位相補償回路を構成している。
トランジスタ３０３のエミッタは、トランジスタ３２１のコレクタに接続され、トランジスタ３２１のエミッタは、抵抗３２２を介してグランドに接続されている。トランジスタ３２１は、トランジスタ３０３の動作電流を与えるための定電流源となっている。
一方、ＳＤＴＦＤ−ＬＮＡ３００の右側増幅器に含まれるトランジスタ３３１のベースは、バイアス用電源３３２の正極に接続されている。バイアス用電源３３２の負極はグランドに接続されている。
トランジスタ３３１のコレクタは、トランジスタ３３３のエミッタに接続されている。トランジスタ３３３のベースは、抵抗３３４を介してバイアス用電源３３５の正極に接続されている。抵抗３３４は、後述するキャパシタ３４０と相まって作用し、ＳＤＴＦＤ−ＬＮＡ３００の右側増幅器に関して位相補償を行うための、第３の位相補償回路を構成するものである。バイアス用電源３３５の負極はグランドに接続されている。
トランジスタ３３１及びトランジスタ３３３は、カスコード接続され、抵抗３３６を負荷とするカスコード増幅器を構成している。トランジスタ３３３のコレクタに、カスコード増幅器の負荷素子となる抵抗３３６の一端が接続されている。抵抗３３６の他端には直流電源電圧Ｖｄ１が印加されている。
抵抗３３６とトランジスタ３３３のコレクタとの接続点は、カスコード増幅器の増幅出力電圧信号を出力する出力ノードとなっており、トランジスタ３３７のベース即ちエミッタフォロワの入力端子に接続されている。トランジスタ３３７のエミッタには、定電流源３３８が接続されるとともに、直流遮断用キャパシタ３３９の一方の電極が接続されている。トランジスタ３３７及び定電流源３３８がエミッタフォロワを構成し、ＳＤＴＦＤ−ＬＮＡ３００の右側増幅器の出力バッファとして動作している。トランジスタ３３７のコレクタには、直流電源電圧Ｖｄ１が印加されている。
トランジスタ３３１のエミッタはトランジスタ３４２のコレクタに接続され、トランジスタ３４２のエミッタは抵抗３４３を介してグランドに接続されている。トランジスタ３４２は、トランジスタ３３１の動作電流を与えるための定電流源となっている。
ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器のトランジスタ３２１のベース及び右側増幅器のトランジスタ３４２のベースは、トランジスタ３４４のエミッタ及びトランジスタ３４５のベースに接続されている。
トランジスタ３４４のコレクタは、直流電圧源ＤＣＳに接続され、直流電圧源ＤＣＳから直流電源電圧Ｖｄ１が印加される。トランジスタ３４４のベース及びトランジスタ３４５のコレクタには、定電流源３４６が接続されている。トランジスタ３４５のエミッタは、抵抗３４７を介してグランドに接続されている。
一方の電極が左側増幅器の出力端子に接続された直流遮断用キャパシタ３１６の他方の電極は、トランス３５０の二次巻線のコールド側に接続されている。一方の電極が右側増幅器の出力端子に接続された直流遮断用キャパシタ３４１の他方の電極は、トランス３５０の二次巻線のホット側に接続されている。トランス３５０は、センタータップ付きトランスで、トランス３５０の二次巻線に中間タップが設けられ、その中間タップがグランドに接続されている。
トランス３５０の一次巻線のホット側は、左側増幅器のトランジスタ３０３のエミッタに接続されている。トランス３５０の一次巻線のコールド側は、右側増幅器のトランジスタ３３１のエミッタに接続されている。トランス３５０は、ＳＤＴＦＤ−ＬＮＡ３００の負帰還回路を構成している。トランス３５０は、市場で容易に入手可能な一般的なセンタータップ付き高周波トランスであり、その巻数比は例えば１：２である。
以上の構成のＳＤＴＦＤ−ＬＮＡ３００では、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００と同様に、トランジスタ３０３とトランジスタ３３１とにより構成される差動トランジスタ対の動作電流は、トランジスタ３２１とトランジスタ３４２とで構成される左右２個の定電流源により、左右別々に与えられている。
更に、ＳＤＴＦＤ−ＬＮＡ３００では、ＤＤＴＦＤ−ＬＮＡ２００と同様に、トランス３５０の一次巻線が差動トランジスタ対の結合部、即ちトランジスタ３０３のエミッタと、トランジスタ３３１のエミッタとの間に接続されている。
また、ＳＤＴＦＤ−ＬＮＡ３００で用いられている、センタータップ付きトランス３５０の巻数比Ｎは、各トランジスタ３０３，３３１のエミッタ間に接続されている一次巻線を１とした時に、左右増幅器の出力端子に接続されている二次巻線が２となっている。ＳＤＴＦＤ−ＬＮＡ３００の電圧利得は、トランス３５０の巻数比がＮの時、理想的にはＮで与えられ、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００のそれは約６ｄＢとなっている。
トランス３５０のセンタータップを中心として、その二次巻線は左右増幅器の出力端子に対称に、交差した形で接続されている。この時トランス３５０の二次巻線に印加されている、左右増幅器の出力電圧信号は、理想的な負帰還動作が行われている場合には、互いに逆の極性を持った平衡信号となる。センタータップを備えた二次巻線の両端にこれらの電圧信号を印加することで、電磁結合により一次巻線に誘起される帰還電圧信号は、左右増幅器の出力が同じ寄与率で、同じ位相で加算されたものとなる。トランス３５０の一次巻線のホット側端子及びコールド側端子を、各々左側増幅器の入力トランジスタ３０３のエミッタと、右側増幅器の入力トランジスタ３３１のエミッタとに接続することで、差動出力電圧信号を、単相入力信号に対して同じ位相を持つ信号として、差動トランジスタ対のエミッタ間に直列帰還している。
このように第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００では、差動出力信号を単相入力信号に対して直列帰還させるための負帰還回路が、1個のセンタータップ付きトランス３５０を用いて実現されている。
帰還回路を構成する抵抗３１７は、ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器の出力端子と、ＳＤＴＦＤ−ＬＮＡ３００の信号入力端子との間に接続されており、左側増幅器の出力信号を、信号入力端子からの単相入力に対してシャント帰還させるように作用する。入力インピーダンス整合を実現するために最適な帰還抵抗３１７の抵抗値は、ＳＤＴＦＤ−ＬＮＡ３００の仕様として決められる入力インピーダンス値Ｒと、トランス３５０の巻数比Nを用いると、理論的には（Ｎ／２＋１）×Ｒで与えられる。この第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００では、入力信号源インピーダンスを５０Ωとしているために、最適な抵抗３１７の抵抗値は（２／２＋１）×５０=１００Ωとなる。しかし、実際には完全な入力インピーダンス整合状態が仕様上求められているわけではなく、また帰還抵抗３１７の抵抗値が低くなるほど、ＳＤＴＦＤ−ＬＮＡ３００の雑音指数が悪化するため、第３の実施形態では抵抗３１７の抵抗値を仕様が満足される範囲で高くしてもよい。
ＳＤＴＦＤ−ＬＮＡ３００の左側増幅器の入力トランジスタであるトランジスタ３０３と、右側増幅器の入力トランジスタであるトランジスタ３３１とは、差動トランジスタ対を構成しており、トランジスタ３３１のベースは、トランジスタ３０３の直流バイアス電圧と同電位に固定されており、トランジスタ３０３とトランジスタ３３１のエミッタは、センタータップ付きトランス３５０の一次巻線により結合されている。このためトランジスタ３０３のベースに印加された単相信号は、理想的にはトランジスタ３０３とトランジスタ３３１とにより、互いに逆相となるように増幅され、それぞれのコレクタ電流として出力される。これらのコレクタ電流は負荷抵抗３０９及び負荷抵抗３３６により電圧に変換され、ＳＤＴＦＤ−ＬＮＡ３００の差動出力電圧信号として、左右のエミッタフォロワによる出力バッファを介して出力される。
ＳＤＴＦＤ−ＬＮＡ３００では、その左側増幅器が、キャパシタ３１５及び抵抗３０７による第１の位相補償回路と、キャパシタ３１４及び抵抗３１８による第２の位相補償回路とを備え、その右側増幅器はキャパシタ３４０及び抵抗３３４による第３の位相補償回路のみを備えたものとなっている。これらの位相補償回路により、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００を安定に動作させることが可能となっている。
また、この第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００は、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００の差動トランジスタ対の右側のトランジスタ２３５のベースから、抵抗２４９による負帰還回路と、キャパシタ２４７及び抵抗２５０による位相補償回路を取り外し、バイアス用直流電圧源２３６に接続されているチョークコイル２３７を短絡し、ＤＤＴＦＤ−ＬＮＡ２００の左側信号入力端子に単相入力信号源を接続する、という簡単な変形を行うことで実現できる。即ち、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００は、第２の実施形態のＤＤＴＦＤ−ＬＮＡ２００と類似性の高い回路となっている。ＤＤＴＦＤ−ＬＮＡ２００は、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００と同様に、センタータップ付きトランス３５０を用いた場合でも、問題なく動作する回路となっている。このため、同一のレイアウトで、ＤＤＴＦＤ−ＬＮＡ２００及びＳＤＴＦＤ−ＬＮＡ３００の何れにも共用可能な、集積回路、或いはディスクリート回路を準備することで、単相入力、差動入力何れの要求にも答えられる、用途範囲の広い汎用高ダイナミックレンジ広帯域差動出力低雑音増幅器を実現することができる。
ここで、トランス３５０を、巻数比が１：２の理想トランスとし、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００と同一の電源電圧により、同一の消費電流で動作するように設定し、同種のトランジスタを用いた場合のＳＤＴＦＤ−ＬＮＡ３００の特性をシミュレーションした結果を記す。
図９（ａ）〜（ｃ）は、図８に示した第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００における雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。
雑音指数（ＮＦ）、反射係数（Ｓ１１）、及び透過係数（Ｓ２１）のシミュレーション結果から、約１００ＭＨｚ程度までの帯域で、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００により、満足な雑音指数特性、満足な入力インピーダンスマッチング特性、及び約８ｄＢの安定した電圧利得が同時に実現されていることが判る。
なお、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００に関するシミュレーションでは、センタータップ付きトランス３５０として、理想トランスモデルが使用されているために、現実のトランスを用いた場合には、通常、図９（ａ）に示されている値よりも、更に０．５〜１．０ｄＢ程度ＮＦ値が悪化する。
図１０は、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００の３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果であり、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００のＩＩＰ３特性と併せて示している。図１０における横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ３（ｄＢｍ）を表している。
ＳＤＴＦＤ−ＬＮＡ３００のＩＩＰ３特性のシミュレーションでは、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号を用いている。シミュレーション結果では、１００ＭＨｚまで、ＩＩＰ３が＋２０ｄＢｍ以上に保たれているものの３０〜２００ＭＨｚの帯域において、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００よりも１０ｄＢｍ以上低いＩＩＰ３特性になっている。
第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００は、基本型ＴＦＤ差動増幅器１０と異なり、左右非対称な回路形を有し、単相信号を差動信号に変換する機能を持つため、その出力信号中に有意の偶数次歪が現れる。そこで、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００について、その２次入力インターセプトポイント（ＩＩＰ２）特性を、シミュレーションにより測定した。
図１１は、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００の２次入力インターセプトポイント（ＩＩＰ２）特性を、シミュレーションにより測定した結果であり、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００のＩＩＰ２特性と併せて示している。図１１における横軸は周波数（ＭＨｚ）、縦軸はＩＩＰ２（ｄＢｍ）を表している。
ＩＩＰ２特性の測定シミュレーションでは、ＩＩＰ３測定時と同様に、入力信号として、測定周波数を中心として±１０ＫＨｚ離れた周波数において−５０ｄＢｍのパワーを持つ２つのトーン信号が用いられている。
図１１に示されているように、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００では、１００ＭＨｚまで+４０ｄＢｍ以上のＩＩＰ２値が保たれているものの、１０ＭＨｚ〜２００ＭＨｚの帯域において、第１の実施形態のＳＤＴＦＤ−ＬＮＡ１００よりも２０ｄＢｍ以上低いＩＩＰ２特性となっていることが判る。
この第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００でトランス３５０として用いたようなセンタータップ付き高周波トランスは、商用トランスとして多数製品化されているもので、容易に入手することが可能である。そして、３個の高周波トランスを必要としていた基本型ＴＦＤ差動増幅器１０に比べて、第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００では、センタータップ付き高周波トランス１個を用いて、同様な機能の低雑音増幅器を構成することが可能となっている。このため第３の実施形態のＳＤＴＦＤ−ＬＮＡ３００を用いて、高ダイナミックレンジを持つ広帯域低雑音増幅器を、従来よりも低コスト且つ小基板面積で実現することができる。
本発明の第１の実施形態に係るＳＤＴＦＤ−ＬＮＡを示す回路図である。 図１に示した第１の実施形態のＳＤＴＦＤ−ＬＮＡにおける雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。 第１の実施形態のＳＤＴＦＤ−ＬＮＡの３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果を示す図である。 第１の実施形態のＳＤＴＦＤ−ＬＮＡの２次入力インターセプトポイント（ＩＩＰ２）特性のシミュレーション測定結果を示す図である。 本発明の第２の実施形態に係るＤＤＴＦＤ−ＬＮＡを示す回路図である。 図５に示した第２の実施形態のＤＤＴＦＤ−ＬＮＡにおける雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。 第２の実施形態のＤＤＴＦＤ−ＬＮＡの３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果を示す図である。 本発明の第３の実施形態に係るＳＤＴＦＤ−ＬＮＡを示す回路図である。 図８に示した第３の実施形態のＳＤＴＦＤ−ＬＮＡにおける雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。 第３の実施形態のＳＤＴＦＤ−ＬＮＡの３次入力インターセプトポイント（ＩＩＰ３）特性を、シミュレーションにより測定した結果を示す図である。 第３の実施形態のＳＤＴＦＤ−ＬＮＡの２次入力インターセプトポイント（ＩＩＰ２）特性を、シミュレーションにより測定した結果を示す図である。 ＴＦＤ−ＬＮＡを２組、左右の増幅器として用いた基本型ＴＦＤ差動増幅器１０を示す回路図である。 図１２に示した基本型ＴＦＤ差動増幅器における雑音指数（ＮＦ）、反射係数（Ｓ１１）及び透過係数（Ｓ２１）のシミュレーション結果を示す図である。 基本型ＴＦＤ差動増幅器１０について、３次入力インターセプトポイント（ＩＩＰ３）特性をシミュレーションで測定した結果を示す図である。
符号の説明
１００，３００・・・ＳＤＴＦＤ−ＬＮＡ
２００・・・ＤＤＴＦＤ−ＬＮＡ
１０６，２０７，２３７，３０５・・・チョークコイル
１０４，１０７，１１１，１３１，１３３，１３７，１４２，１４４，１４５，２０５，２０８，２１２，２２１，２３５，２３８，２４２，２５１，２５３，２５４，３０３，３０６，３１０，３２１，３３１，３３３，３３７，３４２，３４４，３４５・・・トランジスタ
１０３，２６０，３５０・・・トランス
１１０，１０８，１１８，１１９，１３４，１３６，１４３，１４７，２０９，２１１，２１９，２２０，２２２，２３９，２４１，２４９，２５０，２５２，２５６，３０７，３０９，３１７，３１８，３２２，３３４，３３６，３４３，３４７・・・抵抗
１１５，１１６，１１７，１２０，１４０，１４１，２１５，２１６，２１７，２１８，２４５，２４６，２４７，２４８，３１３，３１４，３１５，３１６，３４０，３４１・・・キャパシタ

Claims (15)

  1. 定電流源と、
    前記定電流源に接続され、信号入力端子から入力された入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
    前記定電流源に接続され、該定電流源に流れる電流値から前記第１の負荷に流れる電流値を減じた大きさの電流を第２の負荷に流し、該第２の負荷が発生する第２の出力信号を第２の出力端子に与える第２の増幅回路と、
    一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が該信号入力端子に接続されると共に該一次巻線のコールド側が前記第１の増幅回路に接続され、該二次巻線は固定電位が印加されるセンタータップを備え、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
    前記第１の出力端子と前記信号入力端子間に接続された抵抗と、
    を備えることを特徴とする差動増幅器。
  2. 前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
    前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けたことを特徴とする請求項１に記載の差動増幅器。
  3. 前記第１の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記定電流源に接続され、前記入力信号が該制御電極に与えられる第１の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
    前記第２の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記定電流源に接続され、該制御電極が定電圧源に接続された第２の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備える、
    ことを特徴とする請求項１又は２に記載の差動増幅器。
  4. 前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えることを特徴とする請求項１乃至３のいずれか１項に記載の差動増幅器。
  5. 前記位相補償回路は、
    前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
    前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
    前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
    を備えることを特徴とする請求項４に記載の差動増幅器。
  6. 第１の定電流源と、
    第２の定電流源と、
    前記第１の定電流源に接続され、第１の信号入力端子から入力された第１の入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該第１の入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
    前記第２の定電流源に接続され、第２の信号入力端子から入力された第２の入力信号に応じた電流を第２の負荷に流し、該第２の負荷が発生する該第２の入力信号に応じた第２の出力信号を第２の出力端子に与える第２の増幅回路と、
    一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が前記第１の定電流源に接続されると共に該一次巻線のコールド側が前記第２の定電流源に接続され、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
    前記第１の出力端子と前記第１の信号入力端子との間に接続された抵抗と、
    前記第２の出力端子と前記第２の信号入力端子との間に接続された抵抗と、
    を備えることを特徴とする差動増幅器。
  7. 前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
    前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けたことを特徴とする請求項６に記載の差動増幅器。
  8. 前記第１の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第１の定電流源に接続され、前記第１の入力信号が該制御電極に与えられる第１の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
    前記第２の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第２の定電流源に接続され、前記第２の入力信号が該制御電極に与えられる第２の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備える、
    ことを特徴とする請求項６又は７に記載の差動増幅器。
  9. 前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えることを特徴とする請求項６乃至８のいずれか１項に記載の差動増幅器。
  10. 前記位相補償回路は、
    前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
    前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
    前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
    前記第２の増幅回路の第２の出力端子及び前記第２の入力段トランジスタの前記制御電極に接続された第４の位相補償回路と、
    を備えることを特徴とする請求項９に記載の差動増幅器。
  11. 第１の定電流源と、
    第２の定電流源と、
    前記第１の定電流源に接続され、第１の信号入力端子から入力された入力信号に応じた電流を第１の負荷に流し、該第１の負荷が発生する該入力信号に応じた第１の出力信号を第１の出力端子に与える第１の増幅回路と、
    前記第２の定電流源に接続され、第２の信号入力端子が定電圧源に接続され、出力電流を第２の負荷に流し、該第２の負荷が発生する第２の出力信号を第２の出力端子に与える第２の増幅回路と、
    一次巻線及び該一次巻線に電磁結合する二次巻線を有し、該一次巻線のホット側が前記第１の定電流源に接続されると共に該一次巻線のコールド側が前記第２の定電流源に接続され、該二次巻線は固定電位が印加されるセンタータップを備え、該二次巻線のホット側が前記第２の出力端子に接続され、該二次巻線のコールド側が前記第１の出力端子に接続された変圧器と、
    前記第１の出力端子と前記第１の信号入力端子との間に接続された抵抗と、
    を備えることを特徴とする差動増幅器。
  12. 前記第１の負荷と前記第１の出力端子との間に第１のバッファを設け、
    前記第２の負荷と前記第２の出力端子との間に第２のバッファを設けたことを特徴とする請求項１１に記載の差動増幅器。
  13. 前記第１の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第１の定電流源に接続され、前記入力信号が該制御電極に与えられる第１の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第１の負荷に接続され、該第１の導通電極が前記第１の入力段トランジスタの第２の導通電極に接続されて該第１の入力段トランジスタにカスコード接続された第１の上段トランジスタとを備え、
    前記第２の増幅回路は、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第１の導通電極が前記第２の定電流源に接続され、該制御電極が定電圧源に接続された第２の入力段トランジスタと、
    制御電極と該制御電極によって導通状態が変化する第１の導通電極及び第２の導通電極とを有し、該第２の導通電極が前記第２の負荷に接続され、該第１の導通電極が前記第２の入力段トランジスタの第２の導通電極に接続されて該第２の入力段トランジスタにカスコード接続された第２の上段トランジスタとを備える、
    ことを特徴とする請求項１１又は１２に記載の差動増幅器。
  14. 前記第１の増幅回路及び前記第２の増幅回路は、位相補償回路を備えることを特徴とする請求項１１乃至１３のいずれか１項に記載の差動増幅器。
  15. 前記位相補償回路は、
    前記第１の増幅回路の第１の出力端子及び前記第１の上段トランジスタの前記制御電極に接続された第１の位相補償回路と、
    前記第１の増幅回路の第１の出力端子及び前記第１の入力段トランジスタの前記制御電極に接続された第２の位相補償回路と、
    前記第２の増幅回路の第２の出力端子及び前記第２の上段トランジスタの前記制御電極に接続された第３の位相補償回路と、
    を備えることを特徴とする請求項１４に記載の差動増幅器。
JP2008021580A 2008-01-31 2008-01-31 差動増幅器 Expired - Fee Related JP4803189B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008021580A JP4803189B2 (ja) 2008-01-31 2008-01-31 差動増幅器
US12/343,303 US7737783B2 (en) 2008-01-31 2008-12-23 Differential amplifier
EP08022567A EP2086109B1 (en) 2008-01-31 2008-12-30 Differential amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008021580A JP4803189B2 (ja) 2008-01-31 2008-01-31 差動増幅器

Publications (2)

Publication Number Publication Date
JP2009182857A true JP2009182857A (ja) 2009-08-13
JP4803189B2 JP4803189B2 (ja) 2011-10-26

Family

ID=40361492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008021580A Expired - Fee Related JP4803189B2 (ja) 2008-01-31 2008-01-31 差動増幅器

Country Status (3)

Country Link
US (1) US7737783B2 (ja)
EP (1) EP2086109B1 (ja)
JP (1) JP4803189B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130548A1 (ja) * 2020-12-16 2022-06-23 三菱電機株式会社 電力増幅回路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109874B2 (ja) * 2008-08-28 2012-12-26 アイコム株式会社 低雑音増幅器
US8102213B2 (en) * 2009-07-23 2012-01-24 Qualcomm, Incorporated Multi-mode low noise amplifier with transformer source degeneration
WO2011033659A1 (ja) * 2009-09-18 2011-03-24 株式会社 東芝 無線機
CN101924524B (zh) * 2010-08-25 2012-07-04 复旦大学 一种带有片上有源Balun的差分CMOS多模低噪声放大器
EP2466746B1 (en) 2010-12-16 2013-09-18 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Low noise amplifier
US8362813B2 (en) 2011-03-24 2013-01-29 Pericom Semiconductor Corp. Re-driver with pre-emphasis injected through a transformer and tuned by an L-C tank
US9031517B2 (en) * 2011-09-28 2015-05-12 Mediatek Transmit-receive front end
RU2475940C1 (ru) * 2011-12-13 2013-02-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Радиационно-стойкий дифференциальный усилитель
CN104836567A (zh) * 2015-04-23 2015-08-12 中国电子科技集团公司第四十一研究所 一种基于无源变压器实现的差分与单端信号复合电路
JP7249296B2 (ja) * 2020-02-14 2023-03-30 株式会社東芝 増幅回路及び電圧補正回路
CN113489462A (zh) * 2021-07-29 2021-10-08 北京京东方传感技术有限公司 一种电压放大电路、传感器以及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376510A (ja) * 1986-09-19 1988-04-06 Sony Corp 再生ヘツド用アンプ
JPS6485407A (en) * 1987-09-28 1989-03-30 Mitsubishi Electric Corp Semiconductor device
JPH0391306A (ja) * 1989-08-25 1991-04-16 Philips Gloeilampenfab:Nv 増幅器
JPH04154310A (ja) * 1990-10-18 1992-05-27 Nec Corp トランジスタ増幅器
JP2002198747A (ja) * 2000-12-26 2002-07-12 Fujitsu Ten Ltd 高周波増幅回路およびアンテナアンプ
JP2006054607A (ja) * 2004-08-10 2006-02-23 Sony Corp 電流電圧変換回路および光検出回路
JP2007013635A (ja) * 2005-06-30 2007-01-18 Icom Inc 可変利得増幅器及び差動増幅器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256495A (en) * 1964-01-20 1966-06-14 North Electric Co Stable frequency square wave inverter with voltage feedback
US3401326A (en) * 1966-03-11 1968-09-10 North Electric Co Three phase inverter circuit having three stage ring counter and power inverters with ferro-resonant wave shaping circuits
US3885219A (en) * 1973-01-22 1975-05-20 Westinghouse Air Brake Co Fail-safe electronic amplifying circuit
US5216379A (en) * 1992-06-26 1993-06-01 Hamley James P Dynamic bias amplifier
JP3647828B2 (ja) * 2002-08-23 2005-05-18 シリンクス株式会社 コンパレータ回路
US7489192B2 (en) * 2006-05-22 2009-02-10 Theta Microelectronics, Inc. Low-noise amplifiers
JP4998211B2 (ja) * 2007-10-31 2012-08-15 アイコム株式会社 低雑音増幅器及び差動増幅器
JP5109874B2 (ja) * 2008-08-28 2012-12-26 アイコム株式会社 低雑音増幅器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376510A (ja) * 1986-09-19 1988-04-06 Sony Corp 再生ヘツド用アンプ
JPS6485407A (en) * 1987-09-28 1989-03-30 Mitsubishi Electric Corp Semiconductor device
JPH0391306A (ja) * 1989-08-25 1991-04-16 Philips Gloeilampenfab:Nv 増幅器
JPH04154310A (ja) * 1990-10-18 1992-05-27 Nec Corp トランジスタ増幅器
JP2002198747A (ja) * 2000-12-26 2002-07-12 Fujitsu Ten Ltd 高周波増幅回路およびアンテナアンプ
JP2006054607A (ja) * 2004-08-10 2006-02-23 Sony Corp 電流電圧変換回路および光検出回路
JP2007013635A (ja) * 2005-06-30 2007-01-18 Icom Inc 可変利得増幅器及び差動増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130548A1 (ja) * 2020-12-16 2022-06-23 三菱電機株式会社 電力増幅回路
JPWO2022130548A1 (ja) * 2020-12-16 2022-06-23
JP7341358B2 (ja) 2020-12-16 2023-09-08 三菱電機株式会社 電力増幅回路

Also Published As

Publication number Publication date
JP4803189B2 (ja) 2011-10-26
US7737783B2 (en) 2010-06-15
EP2086109B1 (en) 2012-06-20
EP2086109A1 (en) 2009-08-05
US20090195312A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP4803189B2 (ja) 差動増幅器
JP4998211B2 (ja) 低雑音増幅器及び差動増幅器
US7843272B2 (en) Low noise amplifier
JP3306252B2 (ja) ベース接地トランジスタ増幅器
CN112491366B (zh) 适用于噪声抑制的放大器
TWI548205B (zh) Balanced upscale mixer
TW201918020A (zh) 放大器
US7777575B2 (en) Circuit with single-ended input and differential output
US6642787B1 (en) Differential amplifier with two long-tailed pairs of transistors
US20170111011A1 (en) Balanced up-conversion mixer
TWI780862B (zh) 降頻混頻器
US20090115529A1 (en) Power amplifier having input ends combined in series and output ends combined in series
JP6177422B2 (ja) アクティブバラン回路及びトランス
JP2008219623A (ja) 周波数変換回路
FI20216009A1 (en) Single-ended-to-differential-transconductance amplifiers and applications thereof
JP6230903B2 (ja) 低雑音増幅器
US8195104B2 (en) Electronic amplification device with current mirror for integrated power amplifiers
JP2014225852A (ja) アクティブバラン回路
JP4756136B2 (ja) 増幅器を有する受信機
KR101050154B1 (ko) 광대역 능동 발룬
KR101045541B1 (ko) 전류 미러링을 이용한 믹서
JP2004357091A (ja) ミキサ回路
CN116545389A (zh) 基于变压器结构的双路噪声抵消电路及噪声抵消方法
CN117134733A (zh) 一种有源巴伦电路、混频器及收发系统
CN113659940A (zh) 一种单端输入的伪差分超宽带晶体管放大器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Ref document number: 4803189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees