JP2006054607A - 電流電圧変換回路および光検出回路 - Google Patents

Abstract

【課題】位相補償用キャパシタの選択の自由度を高くし、周波数帯域が狭くなり位相余裕の減少により発振しやすくなることを有効に防止する。
【解決手段】増幅器２の反転入力端子Ｔ（−）と出力端子Ｔｏとの間に負帰還抵抗Ｒ１（またはＲ１＋Ｒ２）が接続され、入力端子Ｔ（−）から引き抜く電流Ｉｐｄを負帰還抵抗Ｒ１（またはＲ１＋Ｒ２）によって電圧Ｖｏに変換する電流電圧変換回路である。増幅器２は、電流Ｉｐｄによる電圧変化を増幅した信号を独立に出力可能な複数の出力経路ＡとＢと、当該複数の出力経路Ａ，Ｂのそれぞれに設けられている位相補償素子Ｃ１，Ｃ２と、入力する制御信号ＣＯＮＴ２に基づいて直流バイアス回路を選択し、複数の出力経路Ａ，Ｂの何れかをアクティブにするスイッチＳＷ２とを有する。
【選択図】図４

Description

本発明は、入力端子から引き抜く電流を負帰還抵抗によって電圧に変換して出力する負帰還増幅型の電流電圧変換回路と、入力端子に光検出用のフォトダイオードを接続し、そのフォトダイオードを流れる電流変化を電圧変化として検出する光検出回路とに関する。

ディスク再生装置などのピックアップなどの光検出用途に好適な電流電圧変換を行う集積回路（ＩＣ）として、差動増幅器の反転入力端子と出力端子との間に負帰還抵抗回路を接続し、非反転入力端子に印加した電圧を基準に、前記反転入力端子に接続したフォトダイオードを流れる電流による電圧を差動増幅して出力する電流電圧変換ＩＣが知られている（たとえば、特許文献１参照）。

この電流電圧変換ＩＣは、負帰還抵抗回路の抵抗値を変えることで変換ゲインを変更でき、このとき変換ゲインを上昇させても周波数帯域が狭くならないようにしている。より詳細には、差動増幅器内部の位相補償用キャパシタの値を、負帰還抵抗回路の抵抗値の切り替えに連動させて変化させることにより、周波数帯域を揃えることを達成している。

差動増幅器内の位相補償用キャパシタは、差動型アンプの出力ノードから信号を出力する経路に接続されているトランジスタのベースとコレクタとの間に、２つのキャパシタを並列接続させ、その一方のキャパシタの信号経路の開閉を制御するスイッチを設ける構成となっている。
このスイッチをオンからオフしたときは位相補償用キャパシタ値が小さくなるので負帰還増幅器の開ループゲインのファーストポールが高域側にシフトする。そのスイッチに連動して、差動増幅器外部の負帰還抵抗回路内のスイッチもオンからオフにする。これにより、変換ゲインが大きくなって帰還量が減少しループゲインが低下するが、このとき上記開ループゲインのファーストポールが高域側にシフトすることから、周波数帯域が狭くなることがない。
特開平１０−２９０１２７号公報

特許文献１に記載のように、差動増幅器内の位相補償用の２つのキャパシタの一方の接続をスイッチで切り替える構成では、スイッチオフ後も一方のキャパシタに他方のキャパシタが片側オープン状態で接続されたままとなる。周波数特性を変化させるための信号成分の経路は一方のキャパシタであり、その容量値が開ループゲインのファーストポールのシフト量を決める。

ところが、この位相補償用キャパシタ構成では、片側オープンの他方のキャパシタが接続されていることにより寄生容量が無視できないことから、これが開ループゲインのファーストポールのシフト量に影響を与える。

より詳細には、位相補償用キャパシタは、通常、余り大きなものでないので、たとえば、バイポーラトランジスタのコレクタ等と一括して形成される不純物拡散層を下部電極とし、これと絶縁膜を介して重なる導電層を上部電極とする構造を有している。このため、下部電極となる不純物拡散層と半導体基板との間に寄生容量が存在し、また、上部電極となる導電層と半導体基板との間に寄生容量が存在する。その合計の容量値は、イントリンシックな一方のキャパシタの容量値に比べ無視できない大きさであり、これが開ループゲインを所望の位置からずらす要因となっている。

この寄生容量値を見越して、その分、一方の位相補償用キャパシタの容量値を予め低めに設定しておくことも可能である。ところが、スイッチがオン時の合計の容量を確保するには、スイッチによって経路切断される他方のキャパシタを大きくしておく必要があり、それによって、寄生容量値も増大することが、最適値を見出すことを困難なものとしている。また、寄生容量値自体が製造プロセスや動作条件で変動することから、確実な値を見積もることができない。そのため、設計に何度も手直しを必要とし、最善な値を見出した場合でも、最終的に開ループゲインがずれることは避けられない。

開ループゲインが所望の位置からずれると、周波数帯域の確保ができないばかりか、位相余裕の減少によって発振が起きやすいという課題がある。

本発明が解決しようとする課題は、増幅器内部に設けられる位相補償用キャパシタの容量値の選択の自由度が低いことから、このことが周波数帯域を狭くし、あるいは、位相余裕が減少して発振しやすくなることである。

本発明にかかる電流電圧変換回路は、入力端子と出力端子との間に負帰還抵抗が接続されている増幅器を有し、当該増幅器の入力端子から引き抜く電流を前記負帰還抵抗によって電圧に変換する電流電圧変換回路であって、前記増幅器は、前記電流による電圧変化を増幅した信号を独立に出力可能な複数の出力経路と、当該複数の出力経路のそれぞれに設けられている位相補償素子と、入力する制御信号に基づいて、前記複数の出力経路の何れかをアクティブにする出力経路制御手段とを有する。

本発明にかかる光検出回路は、一方の入力端子に基準電圧が印加され、他方の入力端子と出力端子との間に負帰還抵抗が接続されている演算増幅器を有し、当該演算増幅器の入力端子に光検出用のフォトダイオードを接続し、当該フォトダイオードを流れる電流を前記負帰還抵抗によって電圧に変換する光検出回路であって、前記増幅器は、前記フォトダイオードを流れる電流による電圧変化を前記他方の入力端子から入力し、増幅した信号を独立に出力可能な複数の出力経路と、当該複数の出力経路のそれぞれに設けられている位相補償素子と、入力する制御信号に基づいて、前記複数の出力経路の何れかをアクティブにする出力経路制御手段とを有する。

このような構成の電流電圧変換回路または光検出回路において、前記増幅器は、好適に、一方の入力端子に基準電圧を入力し、他方の入力端子に前記電流による電圧変化の信号を入力する差動トランジスタ対と、当該差動トランジスタ対の一方に接続されている前記複数の出力経路と、各々の出力経路において、前記差動トランジスタ対と前記位相補償素子との間、位相補償素子と前記出力端子との間にそれぞれ接続され、前記出力経路制御手段の制御に基づいて、一つの出力経路上でオンし、他の出力経路上でオフする複数のトランジスタとを備える。
さらに好適に、前記位相補償素子と前記出力端子との間に接続されているトランジスタを、前記アクティブにされた出力経路に制御入力が接続されている電圧フォロア型のトランジスタで構成している。

本発明では、増幅器が増幅信号を独立に出力可能な複数の出力経路を備え、各々の出力経路に位相補償素子が設けられている。出力経路制御手段が、入力する制御信号に基づいて、複数の出力経路の何れかをアクティブにすると、そのアクティブな出力経路から増幅信号が出力される。
このような構成では、位相補償素子が独立な出力経路にそれぞれ設けられていることから、アクティブな出力経路の位相補償素子に対し、他の非アクティブな出力経路の位相補償素子が接続されないか、高インピーダンス接続となる。

とくに位相補償素子を中心として差動対トランジスタ側と出力端子側のそれぞれでオンまたはオフするトランジスタを設けた構成では、より確実に位相補償素子同士の接続が防止される。さらに、出力端子側に電圧フォロア型のトランジスタを設けると、トランジスタの入力インピーダンスが高く、出力インピーダンスが低いことを利用して、出力端子側から非アクティブな出力経路の位相補償素子の影響をほぼゼロに抑圧できる。
なお、本発明では、２つの位相補償素子の並列接続を制御する従来構成と異なり、位相補償素子の各々が単独で閉ループゲインのシフト量を決める。

本発明によれば、電流電圧変換回路または光検出回路において、増幅器内部に設けられる位相補償素子の選択の自由度が高くなる。また、非アクティブな出力経路の位相補償素子による影響により周波数帯域が狭くなることがなく、位相余裕の減少により発振しやすくなることがない。

以下、本発明の実施の形態に係る電流電圧変換回路を、光ディスクの情報を読み取る光検出回路を例として説明する。
ここでは、まず、本発明が適用される前の光検出回路の基本構成と、その問題点を説明し、つぎに、この問題点を解決するための構成を付加した本発明適用後の光検出回路について説明する。

図１に光検出回路の基本構成を、図２に詳細な回路図を示す。
図解した光検出回路１は、たとえば光ディスクの反射光を光学ピックアップ内のフォトダイオードＰＤで光電変換したときの電流Ｉｐｄを入力し、これを電圧に変換して出力端子Ｔｏから出力する回路である。
光検出回路１は、図１に示すように、演算増幅器２と、それに負帰還をかける帰還率βの帰還回路３とから構成される。フォトダイオードＰＤを演算増幅器２の反転入力端子Ｔ（−）に接続し、基準電圧ＶＣを非反転入力端子Ｔ（＋）に入力し、出力端子Ｔｏと反転入力端子Ｔ（−）との間に帰還率βの帰還回路３を接続している。
フォトダイオードＰＤは、図示のように、入力電流Ｉｐｄを流す電流源と容量Ｃｐｄにより等価的に表すことができる。

図２に示すように、帰還回路３は、スイッチＳＷ１によって帰還率βを変えることによって全体のゲイン（閉ループゲイン）をハイゲインとローゲインで切り替える構成となっている。これは、たとえばディスクの反射率が低い層の情報を読み出すときはハイゲインとし、反射率が高い層の情報を読み出すときはローゲインとすることによって、光検出レベルが異なる場合でも出力レベルを揃えるためである。
具体的には、帰還回路３は、互いに並列接続された２つの帰還抵抗Ｒ１とＲ２、２つの帰還容量Ｃｔ１とＣｔ２、ならびに、帰還抵抗Ｒ２と帰還容量Ｃｔ２との接続を制御するスイッチＳＷ１から構成されている。帰還抵抗Ｒ１とＲ２は変換ゲインをハイゲイン時とローゲイン時で変えるため、帰還容量Ｃｔ１とＣｔ２は、後述する２ポール補償時に位相進みを与え位相余裕を改善し高域での発振防止のために設けられている。

入力信号（電流Ｉｐｄ）の周波数が十分低い場合を例として基本動作を説明すると、ハイゲインのときはスイッチＳＷ１をオフし、このとき帰還回路３のインピーダンスは帰還抵抗Ｒｔ（＝Ｒ１）が支配的で、出力端子Ｔｏから電圧Ｖｏ（＝Ｒｔ×Ｉｐｄ＋ＶＣ）が出力される。入力がゼロのときは出力電圧Ｖｏには基準電圧ＶＣが出力されることから、入力電流Ｉｐｄは、出力電圧変化ΔＶｏ（＝Ｒｔ×Ｉｐｄ）に変換されて出力されることになる。
つぎに、スイッチＳＷ１がオンしてハイゲインからローゲインに切り替える。ここでは、ハイゲインとローゲインでは同じ情報を読み出すと仮定する。ローゲインでは、スイッチＳＷ１がオンすることから帰還抵抗Ｒ１に帰還抵抗Ｒ２が並列接続される。このため帰還抵抗Ｒｔは、その値がＲ１から合成抵抗値（Ｒ１//Ｒ２）に置き換わるため下がるが、このときの入力電流Ｉｐｄはハイゲイン時より上がっているためバランスがとれて、同じ情報を読み出すときの出力電圧変化ΔＶｏ（＝Ｒｔ×Ｉｐｄ）の平均レベルが揃えられ、出力電圧Ｖｏがハイゲイン時とほぼ同じとなる。

演算増幅器２は、たとえば図２に示す構成を有する。
演算増幅器２の差動入力対を構成するＮＰＮ型のトランジスタＱ１とＱ２のエミッタと接地電位との間に電流源Ｉ２が接続されている。トランジスタＱ１のベースが反転入力端子Ｔ（−）に接続され、トランジスタＱ２のベースが非反転入力端子Ｔ（＋）に接続されている。電源電圧ＶｃｃとトランジスタＱ１のコレクタとの間に、ＰＮＰ型のトランジスタＰ１とＮＰＮ型のトランジスタＱ３とが直列接続され、電源電圧ＶｃｃとトランジスタＱ２のコレクタとの間に、ＮＰＮ型のトランジスタＱ４が接続されている。基本的に、これら５つのトランジスタＱ１〜Ｑ４とＰ１、および、電流源Ｉ２により差動アンプを構成する。

このうちトランジスタＰ１は、入力電圧差を増幅した信号を、トランジスタＱ３のコレクタのノードから出力させるための負荷として機能する。また、トランジスタＱ３とＱ４のベース電位は、電源電圧Ｖｃｃと接地電位間に直列接続されたＰＮＰ型のトランジスタＰ２、ダイオードＤ１およびＰＮＰ型のトランジスタＰ３により決められる。

当該演算増幅器２のノイズを低くするために、差動入力対を構成するトランジスタＱ１とＱ２は、高ゲイントランジスタを用いるが、そのコレクタとエミッタ間の耐圧が低い。このため、トランジスタＱ３とＱ４のベースを最適なレベルにバイアスすることによって、高ゲイントランジスタのコレクタとエミッタ間に余り大きな電圧が印加されないように制御される。
より詳細には、トランジスタＱ３とＱ４のベース電位を基準にとると、そのベースとエミッタ間電圧が１つのダイオードの順方向電圧（１ＶＦ）、ダイオードＤ１とトランジスタＰ３のエミッタとベース間電圧との合計で２ＶＦとなるから、高ゲイントランジスタ、すなわちトランジスタＱ１やＱ２のエミッタとコレクタの電圧は最大でも約１ＶＦ程度に制御される。

電源電圧側のトランジスタＰ１とＰ２のベース電位は、３つのＰＮＰ型のトランジスタＰ４〜Ｐ６と電流源Ｉ１とからなる直流バイアス回路により決められる。
この直流バイアス回路において、電源電圧Ｖｃｃと接地電位との間にトランジスタＰ４とＰ６が直列接続され、この２つのトランジスタＰ４とＰ６に対して、トランジスタＰ５と電流源Ｉ１とからなる基準電流を生成するパスが並列に接続されている。トランジスタＰ４とＰ５はカレントミラー接続され、トランジスタＰ６のベースがトランジスタＰ５のコレクタに接続されている。このため、トランジスタＰ４とＰ６にも定電流源Ｉ１により規定される定電流が流れ、共通接続されたトランジスタＰ４とＰ５のベース電位が一定となる。この一定電圧はトランジスタＰ１とＰ２のベースに供給され、これらをオン可能とする。

一方、差動アンプの出力、すなわちトランジスタＱ３のコレクタは、エミッタフォロワの出力トランジスタＱ５のベースに接続されている。出力トランジスタＱ５のコレクタは電源電圧Ｖｃｃに接続され、そのエミッタと接地電位との間に電流源Ｉ３が接続されている。出力トランジスタＱ５のエミッタに出力端子Ｔｏが接続され、ここから出力電圧Ｖｏが出力されるようになっている。

差動アンプの出力経路、すなわちトランジスタＱ１のコレクタから出力トランジスタＱ５のベースまでの経路に対し、位相補償用の２つのキャパシタＣ１とＣ２を並列に接続している。また、２つのキャパシタＣ１とＣ２の他方側を電圧Ｖに接続し、かつ、一方のキャパシタ（この場合、キャパシタＣ２）の経路をスイッチＳＷ２で遮断することができるように構成している。以下、これらキャパシタＣ１，Ｃ２の値も同じ符号「Ｃ１」，「Ｃ２」で表す。

このスイッチＳＷ２は、電圧増幅度が最も大きい、あるいは、比較的大きいポイントに接続した位相補償用キャパシタの容量値を切り替えるためのスイッチである。
スイッチＳＷ２は、外部からの制御信号ＣＯＮＴに応じて、帰還回路３内の帰還抵抗Ｒｔのトランスインピーダンスを変更し、かつ位相進み補償量を変えるスイッチＳＷ１と連動して制御される。つまり、スイッチＳＷ１がオンのときはスイッチＳＷ２もオン、スイッチＳＷ１がオフのときはスイッチＳＷ２もオフに制御される。スイッチＳＷ２がオンのときの位相補償用キャパシタの値は（Ｃ１＋Ｃ２）、オフのときの位相補償用キャパシタの値はＣ１である。

図３に、光検出回路のゲインの周波数特性を示す。
ここで直線近似線Ｇ０は、図２に示す回路構成において位相補償用キャパシタをＣ１のみとし、キャパシタＣ２やスイッチＳＷ２を設けない場合の開ループゲインを示している。また、直線近似線Ｇ１は、図２に示す回路構成においてスイッチＳＷ２をオフしているハイゲイン時の開ループゲインを示している。さらに、直線近似線Ｇ２は、図２に示す回路構成においてスイッチＳＷ２をオンしているローゲイン時の開ループゲインを示している。

図３において直線近似曲線（１／β）Ｈは、図２に示す構成においてスイッチＳＷ１がオフしているハイゲイン時の帰還率βの逆数を示している。また、直線近似曲線（１／β）Ｌは、図２に示す構成においてスイッチＳＷ１がオンしているローゲイン時の帰還率βの逆数を示している。

ハイゲイン時の直線近似線（１／β）Ｈは、位相補償用キャパシタＣ１のみ設けた開ループゲインＧ０との交点がセカンドポールより低域側にあるので充分位相余裕がある。
ハイゲインからローゲインに切り替えると、直線近似線が（１／β）Ｈから（１／β）Ｌに変化する。このときローゲイン時の直線近似線（１／β）Ｌと開ループゲインＧ０との交点は、セカンドポールＰ２０より高い周波数領域に存在するようになる。このため、常に発振する発振条件を満たしてしまう。

そこで、図２に示す回路構成ではハイゲインからローゲインへの切り替え時、すなわち帰還回路３のスイッチＳＷ１をオンするときは、演算増幅器２内に設けられているスイッチＳＷ２もオンして、内部の位相補償用キャパシタの値をＣ１から（Ｃ１＋Ｃ２）に大きくする。これによって、図３に示すように、演算増幅器２内の特性できまるファーストポールＰ１０をあたかも低域側にシフトしたような新たなポールＰ３を付与することができる。また、このとき帰還回路３内のキャパシタの容量値がＣｔ１から（Ｃｔ１＋Ｃｔ２）に大きくなることから、演算増幅器２のファーストポールＰ１０を相殺し、その結果、セカンドポールＰ２２が低域にシフトしない図３の特性が得られる。

この方法は、いわゆる２ポール補償法と称せられ、これによってローゲイン時の直線近似線（１／β）Ｌと開ループゲインＧ２との交点がセカンドポールＰ２２より十分低い周波数に位置するようになる。そのため常に発振する発振条件から脱する。

ここで問題となるのは、演算増幅器２内部で並列接続している位相補償用キャパシタＣ２の経路をスイッチＳＷ２で遮断する図２に示す構成では、図３に示すように、スイッチＳＷ２をオフ時の開ループゲインがＧ０からＧ１に下がり、そのファーストポールもＰ１０からＰ１１にシフトすることである。

解析した結果、図２に示す回路構成では、トランジスタＱ３のコレクタのノードに位相補償用キャパシタＣ１およびＣ２が、スイッチＳＷ２を切った後でも接続され、キャパシタＣ２による寄生容量を排除できないことが、上記開ループゲインが設計値からずれる原因であった。

位相補償用キャパシタＣ１やＣ２は、通常、余り大きなものでないので、たとえば、バイポーラトランジスタのコレクタ等と一括して形成される不純物拡散層を下部電極とし、これと絶縁膜を介して重なる導電層を上部電極とする構造を有している。このため、下部電極となる不純物拡散層と半導体基板との間に寄生容量Ｃｐ１が存在し、また、上部電極となる導電層と半導体基板との間に寄生容量Ｃｐ２が存在する。その合計の容量値（Ｃｐ１＋Ｃｐ２）は、イントリンシックな容量値Ｃ１に比べ無視できない大きさであり、これが開ループゲインを設計値からずらす要因となっている。

この寄生容量値（Ｃｐ１＋Ｃｐ２）を見越して、その分、位相補償用キャパシタＣ１の容量値を予め低めに設定しておくことも可能である。ところが、スイッチＳＷ２がオン時の合計の容量（Ｃ１＋Ｃ２）を確保するには、位相補償用キャパシタＣ２を大きくしておく必要があり、それによって、寄生容量値（Ｃｐ１＋Ｃｐ２）も増大することが、最適値を見出すことを困難なものとしている。また、寄生容量値（Ｃｐ１＋Ｃｐ２）自体が製造プロセスや動作条件で変動することから、確実な値を見積もることができない。そのため、設計に何度も手直しを必要とし、最善な値を見出した場合でも、最終的に開ループゲインが設計値から多少なりともずれることは避けられない。図３において、所望の開ループゲインＧ０からずれた開ループゲインＧ１では、位相余裕がゼロまたは殆どなくなると、ハイゲイン時の、ある条件で発振しやすくなる。

以上のように、図２に示す回路構成では、位相補償用キャパシタＣ１とＣ２を同じノードに接続していることにより寄生容量の影響を排除できず、これが当該負帰還増幅器の位相余裕を小さくし、位相補償用キャパシタ設定を困難なものとしていた。
また、ハイゲイン時に光検出回路の広帯域化を図りたい場合、演算増幅器２の位相補償用キャパシタを小さくする必要があるが、ローゲイン時の位相補償用キャパシタの寄生容量により帯域を延ばすことができない。

本発明の実施の形態に係る光検出回路は、図２に示す回路を改良して上記問題点を解決したものであり、その演算増幅器の回路図を図４に示す。光検出回路の基本構成は図１と同じであり、本図において図１および図２と同じ構成は同一符号を付して説明を省略する。
図４に示す演算増幅器の回路の特徴は、差動対の一方のトランジスタＱ１から出力端子Ｔｏまでの出力経路を、出力経路Ａと出力経路Ｂの２つ独立に設けていることである。出力経路Ａと共通電位、たとえば電源電圧（接地電位でも可）との間に位相補償用キャパシタＣ１が接続され、出力経路Ｂと共通電位、たとえば電源電圧（接地電位でも可）との間に位相補償用キャパシタＣ２が接続されている。

図５は、出力経路Ａの選択時に出力経路Ａとともにアクティブとなる経路を実線で示し、非アクティブな経路を破線で示すように、図４を書き換えたものである。これとは逆に、図６は、出力経路Ｂの選択時に出力経路Ｂとともにアクティブとなる経路を実線で示し、非アクティブな経路を破線で示すように、図４を書き換えたものである。
以下、この図５と図６を用いて、図２との比較において本実施の形態の回路構成を説明する。

本回路で図２と共通な構成は、トランジスタＱ１，Ｑ２，Ｐ３および電流源Ｉ２である。
本回路では、図２におけるトランジスタＱ３，Ｑ４，Ｑ５，Ｐ１，Ｐ２，Ｐ４，Ｐ５，Ｐ６、ダイオードＤ１および電流源Ｉ３が、それぞれペアで設けられている。
具体的には、トランジスタＱ３と同じ機能のトランジスタＱ３ａとＱ３ｂが設けられ、トランジスタＱ４と同じ機能のトランジスタＱ４ａとＱ４ｂが設けられ、トランジスタＱ５と同じ機能（電圧フォロア）のトランジスタＱ５ａとＱ５ｂが設けられ、トランジスタＰ１と同じ機能（負荷）のトランジスタＰ１ａとＰ１ｂが設けられ、トランジスタＰ２と同じ機能のトランジスタＰ２ａとＰ２ｂが設けられ、トランジスタＰ４と同じ機能のトランジスタＰ４ａとＰ４ｂが設けられ、トランジスタＰ５と同じ機能のトランジスタＰ５ａとＰ５ｂが設けられ、トランジスタＰ６と同じ機能のトランジスタＰ６ａとＰ６ｂが設けられている。
また、ダイオードＤ１と同じ機能（ＶＦシフト）のダイオードＤ１ａとＤ１ｂが設けられ、電流源Ｉ３と同じ機能の電流源Ｉ３ａとＩ３ｂが設けられている。

これらの素子のうち、符号の末尾に「ａ」が付くものは出力経路Ａをアクティブにするために動作可能なバイアス電圧が印加されるものを示し、符号の末尾に「ｂ」が付くものは出力経路Ｂをアクティブにするために動作可能なバイアス電圧が印加されるものを示す。

図５と図６の相違は、制御信号ＣＯＮＴ１によってスイッチＳＷ１が図５でオフし図６でオンしていること、制御信号ＣＯＮＴ２により図５と図６でスイッチＳＷ２が逆に切り替えられていること、および、それぞれ独立に出力経路に接続されている位相補償用キャパシタがＣ１とＣ２で異なることである。
図５のアクティブ経路（実線）と図６のアクティブ経路（実線）とに着目して比較すると、上記３点以外は基本的に同じ回路である。しかも、図５または図６内のアクティブ経路のみ着目すると、その回路構成は、図２に示す回路とほとんど異ならない。僅かに異なるのは、図２に示す回路では、スイッチＳＷ２が直流バイアス回路側ではなくて位相補償用キャパシタＣ２側にされ、この位相補償用キャパシタＣ２がもう一つの位相補償用キャパシタＣ１と少なくとも片側電極側で常に接続状態にあることである。

本実施の形態の回路を図４〜図６に示す構成にした狙いは、位相補償用キャパシタＣ１とＣ２を独立の出力経路ＡとＢに設け、その２つの位相補償用キャパシタＣ１とＣ２が常にハイインピーダンスでの接続となるようにすることである。
そのためのスイッチとして、電源電圧側に負荷トランジスタＰ１ａとＰ１ｂ、差動対側にトランジスタＱ３ａとＱ３ｂ、そして、出力端子Ｔｏ側にエミッタフォロアの出力トランジスタＱ５ａとＱ５ｂを設けている。
図５と図６を比較すれば明らかなように、負荷トランジスタＰ１ａとＰ１ｂの何れかが常にオフしていることから、電源電圧Ｖｃｃの供給線を介して２つの位相補償用キャパシタＣ１とＣ２の出力経路側電極が接続されることはない。なお、他の電極同士は電源電圧Ｖｃｃの供給線または接地線を介して接続されているが、そのことは出力に影響しない。
同様に、トランジスタＱ３ａとＱ３ｂの何れかがオフしていることから、作動対トランジスタＱ１またはＱ２のコレクタを介して２つの位相補償用キャパシタＣ１とＣ２の出力経路側電極が接続されることはない。また、出力トランジスタＱ５ａとＱ５ｂがエミッタフォロアであり、かつ一方しかオンしていないことから、出力端子側を介して２つの位相補償用キャパシタＣ１とＣ２の出力経路側電極がローインピーダンス接続されることはない。

他の回路構成は、これらの経路スイッチや電圧フォロアを目的とするトランジスタのペアを差動的に動かすために必要な回路部分をダブルで設けたものである。
本回路ではスイッチＳＷ２によって、ダブルで設けたペアの何れかをバイアスする。スイッチＳＷ２は、直流バイアス回路内にダブルで設けたカレントミラー回路、すなわちトランジスタＰ４ａ，Ｐ５ａおよびＰ６ａからなる第１のカレントミラー回路と、トランジスタＰ４ｂ，Ｐ５ｂおよびＰ６ｂからなる第２のカレントミラー回路の何れかを電流源Ｉ１に接続してアクティブにする。アクティブにされたカレントミラー回路は、トランジスタＰ１ａとＰ２ａの組、トランジスタＰ１ｂとＰ２ｂの組の何れかの組にベース電位を与える。
トランジスタＰ１ａとＰ２ａの組のベース電位が付与されたとき（図５の場合）は、その結果として、トランジスタＱ３ａ，Ｑ４ａおよびＱ５ａ、ならびに、ダイオードＤ１ａがバイアスされ、出力経路Ａがアクティブにされる。
その一方、トランジスタＰ１ｂとＰ２ｂの組のベース電位が付与されたとき（図６の場合）は、その結果として、トランジスタＱ３ｂ，Ｑ４ｂおよびＱ５ｂ、ならびに、ダイオードＤ１ｂがバイアスされ、出力経路Ｂがアクティブにされる。

図１に示す光変換回路において、図４〜図６に示す構成および動作の演算増幅回路２を用いると、帰還抵抗Ｒｔを可変してローゲインとハイゲインを切り替えた場合、図２に示す回路のように位相補償用キャパシタが同じノードに接続されず、各ノード独立になっているために、どちらに切り替えた場合でもキャパシタの寄生容量の影響を除くことができる。
この回路の実現により、開ループゲインの周波数特性の設定を容易にすることができる。具体的には、図３において開ループゲインＧ０を目標とした場合、実際の演算増幅器２の開ループゲインがＧ１のようにずれることがなくＧ０と同じにできる。

図２に示すようなバイポーラトランジスタ回路の場合、スイッチとしてはバイポーラスイッチが作りやすい。したがって、位相補償用キャパシタＣ２に設けるスイッチＳＷ２をバイポーラスイッチとした場合、そのオン抵抗が、寄生容量と同じように開ループゲインの周波数特性のずれの要因となる。
本実施の形態の図４〜図６に示す回路構成では、このような不要な抵抗成分の影響をなくすことができる。

以上より、増幅器内で位相補償用キャパシタが独立の出力経路に接続されていることから、位相補償用キャパシタの容量値の選択の自由度が高く、選択した容量値を用いても実際のデバイスを作った場合、設計値に近い特性が得られる。また、容量値の設計変更を強いられることも少なくなり、作りやすいデバイスが実現できる。

本実施の形態では、本発明の電流電圧変換回路の適用例としてディスクの情報を読み取る際の光検出回路を代表例とした。
この用途では、ディスク情報を読み取る光学ピックアップの多くで用いられているフォトダイオードは、たとえば受光面が縦横２つずつ並んだ４つの受光面を有し、検出信号を加減算し、その演算結果から焦点レンズを駆動の向き等を決定する。この場合、光検出ＩＣ内に、図１に示す光検出回路を４つ備え、その出力電圧を演算処理するように構成する。

ところで、近年の光磁気ディスクは、ＣＤ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＤＶＤなどに代表されるように多種多様であり、また、異なる規格のディスクを同一のピックアップで読み取る技術、ディスクの多層化、異なる波長のレーザー素子を搭載したピックアップの開発などが進み、１つのフォトダイオードが読み取る信号レベルも多くなる一方である。
したがって、３つ以上の変換ゲインが異なるように制御する要請に対して、図２に示す構成では寄生容量が増大する一途で対応できない。また、ディスク情報の高密度記録により読み取り信号の高帯域化が進むと、寄生容量、そのた配線容量などの影響が益々増大し、図２に示す構成では対応できなくなる。

本実施の形態は帰還抵抗が２つあり、２つのモードでの切り替えとしているが、本発明は、３つ以上のモード切り替えに適用できる。
つまり、図５，図６と図２との対比から容易に類推できるごとく、ゲインの切り替え数に応じて、増幅信号が独立に出力可能な増幅器の出力経路を、その数に応じて設け、出力経路のいずれかをアクティブにするために必要な回路部分の並列接続数をダブル、トリプル、…と、必要なだけ増やすことで対応できる。しかも、幾らゲインの切り替えステップ数（モード数）を増やしても、位相補償用キャパシタを独立な出力経路ごとに設けていることから、寄生容量は全く増えない。
また、他モード対応となっても必要な回路部分の並列接続数が増えるだけで、回路規模は大きくなるが回路の基本構成に変更はない。このため回路設計が容易であり、動作も安定している。

このため本発明により、近年の光磁気ディスクの多様化および多層化、光学ピックアップの多波長読み取りの要請を満たすことができる光検出回路を実現できる。
なお、本発明にかかる電流電圧検出回路は、光検出以外の用途、たとえば磁気ヘッドを流れる電流の検出を行う回路に応用可能である。

フォトダイオードが受光した光を検出する、本実施の形態に係る光検出回路の基本構成を示す回路図である。 本発明が適用される前の光検出回路において、その演算増幅器の構成を示す回路図である。 光検出回路のゲインの周波数特性を示す図である。 本発明の実施の形態に係る光検出回路内の演算増幅器の回路図である。 出力経路Ａをアクティブにするときに、これとともにアクティブとなる経路を実線で示す演算増幅器の回路図である。 出力経路Ｂをアクティブにするときに、これとともにアクティブとなる経路を実線で示す演算増幅器の回路図である。

符号の説明

１…光検出回路、２…演算増幅器、３…帰還回路、Ｃ１，Ｃ２…位相補償用キャパシタ、Ｃｔ…帰還容量、Ｒｔ，Ｒ１，Ｒ２…帰還抵抗、Ｑ１，Ｑ２…差動トランジスタ対、Ｑ３ａ，Ｑ３ｂ…出力経路上のトランジスタ、Ｑ５ａ，Ｑ５ｂ…エミッタフォロアの出力トランジスタ、Ｐ１ａ，Ｐ１ｂ…負荷トランジスタ、ＳＷ１，ＳＷ２…スイッチ、ＰＤ…フォトダイオード、Ｔ（−）…反転入力端子、Ｔ（＋）…非反転入力端子、Ｔｏ…出力端子、ＣＯＮＴ１，ＣＯＮＴ２…制御信号、ＶＣ…基準電圧、Ｖｏ…出力電圧、Ａ，Ｇ０〜Ｇ２…開ループゲイン、Ｐ１０，Ｐ１１…ファーストポール、Ｐ２０，Ｐ２１，Ｐ２２…セカンドポール、β…帰還率

Claims (7)

1. 入力端子と出力端子との間に負帰還抵抗が接続されている増幅器を有し、当該増幅器の入力端子から引き抜く電流を前記負帰還抵抗によって電圧に変換する電流電圧変換回路であって、
   前記増幅器は、
   前記電流による電圧変化を増幅した信号を独立に出力可能な複数の出力経路と、
   当該複数の出力経路のそれぞれに設けられている位相補償素子と、
   入力する制御信号に基づいて、前記複数の出力経路の何れかをアクティブにする出力経路制御手段と
   を有する電流電圧変換回路。
2. 前記増幅器は、
   一方の入力端子に基準電圧を入力し、他方の入力端子に前記電流による電圧変化の信号を入力する差動トランジスタ対と、
   当該差動トランジスタ対の一方に接続されている前記複数の出力経路と、
   各々の出力経路において、前記差動トランジスタ対と前記位相補償素子との間、位相補償素子と前記出力端子との間にそれぞれ接続され、前記出力経路制御手段の制御に基づいて、一つの出力経路上でオンし、他の出力経路上でオフする複数のトランジスタと
   を備える請求項１に記載の電流電圧変換回路。
3. 前記位相補償素子と前記出力端子との間に接続されているトランジスタを、前記アクティブにされた出力経路に制御入力が接続されている電圧フォロア型のトランジスタで構成している
   請求項２に記載の電流電圧変換回路。
4. 前記増幅器は、
   前記差動トランジスタ対と前記位相補償素子との間のトランジスタにバイアスを印加することによって当該トランジスタが接続されている出力経路をアクティブとする直流バイアス回路を出力経路ごとに備え、
   直流バイアス回路の何れかを前記出力経路選択手段によって動作させる
   請求項２に記載の電流電圧変換回路。
5. 一方の入力端子に基準電圧が印加され、他方の入力端子と出力端子との間に負帰還抵抗が接続されている演算増幅器を有し、当該演算増幅器の入力端子に光検出用のフォトダイオードを接続し、当該フォトダイオードを流れる電流を前記負帰還抵抗によって電圧に変換する光検出回路であって、
   前記増幅器は、
   前記フォトダイオードを流れる電流による電圧変化を前記他方の入力端子から入力し、増幅した信号を独立に出力可能な複数の出力経路と、
   当該複数の出力経路のそれぞれに設けられている位相補償素子と、
   入力する制御信号に基づいて、前記複数の出力経路の何れかをアクティブにする出力経路制御手段と
   を有する光検出回路。
6. 前記増幅器は、
   前記基準電圧と、前記フォトダイオードを流れる電流による電圧変化の信号とを入力する差動トランジスタ対と、
   当該差動トランジスタ対の一方に接続されている前記複数の出力経路と、
   各々の出力経路において、前記差動トランジスタ対と前記位相補償素子との間、位相補償素子と前記出力端子との間にそれぞれ接続され、前記出力経路制御手段の制御に基づいて、一つの出力経路上でオンし、他の出力経路上でオフする複数のトランジスタと
   を備える請求項５に記載の光検出回路。
7. 前記位相補償素子と前記出力端子との間に接続されているトランジスタを、前記アクティブにされた出力経路に制御入力が接続されている電圧フォロア型のトランジスタで構成している
   請求項６に記載の光検出回路。
   

Images