JP3535029B2 - 受光増幅回路 - Google Patents
受光増幅回路Info
- Publication number
- JP3535029B2 JP3535029B2 JP01022699A JP1022699A JP3535029B2 JP 3535029 B2 JP3535029 B2 JP 3535029B2 JP 01022699 A JP01022699 A JP 01022699A JP 1022699 A JP1022699 A JP 1022699A JP 3535029 B2 JP3535029 B2 JP 3535029B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Head (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Description
D等においてディスク上の記録信号を読み出すためにデ
ィスクで反射した読み出し光に反応するフォトダイオー
ド等の受光素子を有する光ピックアップ装置の受光増幅
回路に関するものである。
において、Q1はNPN型の増幅トランジスタであり、
このトランジスタQ1のベースとグランドGND間にフ
ォトダイオード1が接続されている。2は出力端子であ
り、この出力端子とトランジスタQ1のベース間に抵抗
Rが接続されている。3はバイアス電圧供給回路であ
り、その電圧はトランジスタQ11,Q12のベースへ
それぞれ印加される。トランジスタQ11のコレクタは
PNP型のトランジスタQ13、Q14で構成されたカ
レントミラー回路に接続されている。
タQ14のコレクタは前記増幅トランジスタQ1のコレ
クタに接続されるとともに、NPN型の出力トランジス
タQ15のベースにも接続されている。出力トランジス
タQ15のエミッタは出力端子2に接続されるととも
に、トランジスタQ12のコレクタにも接続されてい
る。前記トランジスタQ13、Q14のエミッタ、及び
トランジスタQ15のコレクタは電源電圧Vccに接続
され、トランジスタQ11,Q12及び増幅トランジス
タQ1のエミッタはグランドGNDに接続されている。
スタQ1のコレクタ・エミッタ間にはバイアス電流I1
が常に流れる。フォトダイオード1に光電流IPが発生
すると、この電流IPは抵抗Rを図示の如く流れ、出力
端子2には電流IPに比例した電圧VO得られる。
増幅回路では高速化が重要なテーマとなっている。この
高速化は主に回路構成と受光素子であるフォトダイオー
ドによって決まるが、そのうちフォトダイオードについ
てはフォトダイオードの寄生容量を低減すればよい。そ
のため半導体基板として比抵抗の高い基板が使用されて
いる。
て示す受光増幅回路のゲインー周波数特性図であり、こ
のうちAはフォトダイオード1自体の特性、Bはフォト
ダイオードを除く増幅回路の特性、Cはそれらを合成し
た総合特性である。
他の特性として重要な項目はノイズレベルの問題であ
る。つまり、低いレベルの入射信号を良好に読み取るた
めには、ノイズレベルを低減する必要がある。このノイ
ズレベルの一部はショットノイズであり、ショットノイ
ズは増幅トランジスタQ1のバイアス電流I1が大きけ
れば大きくなる。しかし、比抵抗の高い半導体基板を用
いてフォトダイオードを作成すると、大光量入射時にフ
ォトダイオードの能力が著しく増大し、その出力を増幅
するトランジスタが飽和してしまい、結果として図4に
示す周波数特性が悪化してしまう。このため増幅器の能
力を大きくするためバイアス電流を大きめに設定してい
る。
であるが、このバイアス電流を大光量信号入射時のゲイ
ン-周波数特性を確保するために大きめに設定しておく
と、低い入射光量のときにS/Nが悪化し、信号が読み
取れなくなる。特に上述のCD−ROM、DVD等にお
いては、5μW〜300μWの広範囲の光量信号が入力
されるので、上記従来の回路では、これらの範囲におい
て全て良好な出力を得るのが困難にあった。
であって、広範囲の入射光量条件において、ノイズが少
なく良好なゲイン-周波数特性を得ることができるよう
にした受光増幅回路を提供することを目的とする。
請求項1の発明では、増幅トランジスタの入力電極と基
準電位点間に受光素子を接続するとともに、その増幅ト
ランジスタの出力電極を出力トランジスタ及び抵抗を介
して前記入力電極に接続し、且つバイアス回路により増
幅トランジスタの出力電極と残りの電極間にバイアス電
流Ibを流すようにした受光増幅回路において、受光時
に前記バイアス電流Ibに前記受光素子から出力される
光電流Ipを加えた電流Ib+Ipを前記増幅トランジ
スタのバイアス電流とするようにしている。
は、増幅トランジスタのベースと基準電位点との間に接
続されたフォトダイオードと、前記増幅トランジスタの
エミッタを前記基準電位点に接続するする手段と、前記
増幅トランジスタのベースと出力端子間に接続された抵
抗と、前記抵抗と出力端子との接続点に定電流を供給す
るバイアス回路と、前記出力端子にエミッタが接続され
た出力トランジスタと、前記出力トランジスタのコレク
タに接続され該出力トランジスタのコレクタ電流を入力
する第1カレントミラー回路と、第1カレントミラー回
路の出力電流を入力するとともに第1カレントミラー回
路のトランジスタとは逆導電型のトランジスタで構成さ
れた第2カレントミラー回路と、第2カレントミラー回
路の出力を入力するとともに第1カレントミラー回路の
トランジスタと同じ導電型のトランジスタで構成された
第3カレントミラー回路と、第3カレントミラー回路の
出力を前記増幅トランジスタのコレクタと出力トランジ
スタのベースに接続する手段と、から成っている。
の受光回路において、上記抵抗として複数の抵抗を設け
るとともに、その抵抗を切り換える切換え手段を設けた
ことを特徴としている。
回路において、前記切換え手段がスイッチングトランジ
スタを含んでおり、このトランジスタのON/OFFを
受光増幅回路の外部から制御できるようにしたことを特
徴とする。
いずれかに記載の受光増幅回路において、少なくとも前
記フォトダイオードが比抵抗の高い半導体基板に形成さ
れていることを特徴としている。
Q1はそのエミッタがグランドGNDに接続されたNP
N型の増幅トランジスタであり、後述するトランジスタ
Q6とともに信号の増幅を行う。1はトランジスタQ1
のベースにカソードが接続され、グランドGNDにアノ
ードが接続されたフォトダイオード(受光素子)であ
る。
であり、そのバイアス電圧はNPN型のトランジスタQ
2のベースに印加される。トランジスタQ2のエミッタ
はグランドGNDに接続され、コレクタは出力端子2に
接続されている。この出力端子2とトランジスタQ1の
ベース間には抵抗Rが接続されている。出力端子2に
は、またNPN型の出力トランジスタQ2のエミッタが
接続されている。
PNP型のトランジスタQ7,Q8から成る第1カレン
トミラー回路4が接続されていて、出力トランジスタQ
2のコレクタ電流によって駆動される。第1カレントミ
ラー回路4の出力電流はNPN型のトランジスタQ3の
コレクタとベースに流れ込む。トランジスタQ3はNP
N型のトランジスタQ4と共に第2のカレントミラー回
路5を構成している。これらのトランジスタQ3、Q4
のエミッタはグランドに接続されている。
3カレントミラー回路6に入力される。第3カレントミ
ラー回路6はPNP型のトランジスタQ5、Q6で構成
されており、その出力電流I2はトランジスタQ6のコ
レクタから増幅トランジスタQ1のコレクタに流れる。
尚、上記構成において、トランジスタQ5、Q6、Q
7、Q8のエミッタはいずれも電源電圧Vccに接続さ
れている。
ード1に対する入射光量が0μWの場合、第1のカレン
トミラー回路4に流れる電流I2はバイアス回路から供
給される電流Ibと等しくなり、第2、第3カレントミ
ラー回路5、6にも等しい電流Ibが供給される。次
に、フォトダイオード1に光信号が照射された場合、第
1カレントミラー回路4のバイアス電流I2に光電流I
pが加わり、Ib+Ipの電流がバイアス電流としてカ
レントミラー回路5、6にも流れる。このため、トラン
ジスタQ6,Q1より成る増幅回路部には、入射光量に
比例したバイアス電流が供給され、周波数特性が改善さ
れる。つまり、入射光量が少ないときは、増幅回路部の
バイアス電流も小さくなり、入射光量が多くなると、前
記バイアス電流も大きくなる。
切り換えることができるようにした実施形態であり、抵
抗R1に対し抵抗R2を並列に接続し、抵抗R2を不作
動状態に設置するか作動状態に設定するかによってノー
ドa、b間の抵抗値(従って、増幅器のゲイン)を可変
できるようにしたものである。
され、エミッタが抵抗R2に接続されたNPN型のスイ
ッチングトランジスタであり、外部から電流IBをベー
スに供給するとONし、電流IBの供給を断つとOFF
となる。抵抗R1,R2に並列に接続されたコンデンサ
C1,C2は平滑用として機能し、トランジスタQ9の
スイッチング時の過渡電圧を抑制する。図2におけるそ
の他の部分は図1と同一であり、同一の符号を付して説
明を省略する。
幅回路のバイアス電流が光電流に応じて変化するように
構成しているので、受光素子に対する入射光量が少ない
場合には、自動的にバイアス電流も少なくなるので、ノ
イズが抑制され、S/N比を劣化させなくて済むという
効果がある。また、入射光量が多いときは自動的にバイ
アス電流も大きくなって、増幅器の能力を上げるので、
受光素子が比抵抗の高い半導体基板に形成されたもので
あっても、その大光量入射時の受光素子の能力増大とい
う事態に増幅器が好適に対応する形になってゲイン-周
波数特性を悪化させないという効果もある。
回路図
回路図
ための図
Claims (5)
- 【請求項1】増幅トランジスタの入力電極と基準電位点
間に受光素子を接続するとともに、その増幅トランジス
タの出力電極を出力トランジスタ及び抵抗を介して前記
入力電極に接続し、且つバイアス回路により増幅トラン
ジスタの出力電極と残りの電極間にバイアス電流Ibを
流すようにした受光増幅回路において、受光時に 前記バイアス電流Ibに前記受光素子から出力
される光電流Ipを加えた電流Ib+Ipを前記増幅ト
ランジスタのバイアス電流とするようにしたことを特徴
とする受光増幅回路。 - 【請求項2】増幅トランジスタのベースと基準電位点と
の間に接続されたフォトダイオードと、 前記増幅トランジスタのエミッタを前記基準電位点に接
続する手段と、 前記増幅トランジスタのベースと出力端子間に接続され
た抵抗と、 前記抵抗と出力端子との接続点に定電流を供給するバイ
アス回路と、 前記出力端子にエミッタが接続された出力トランジスタ
と、 前記出力トランジスタのコレクタに接続され該出力トラ
ンジスタのコレクタ電流を入力する第1カレントミラー
回路と、 第1カレントミラー回路の出力電流を入力するとともに
第1カレントミラー回路のトランジスタとは逆導電型の
トランジスタで構成された第2カレントミラー回路と、 第2カレントミラー回路の出力を入力するとともに第1
カレントミラー回路のトランジスタと同じ導電型のトラ
ンジスタで構成された第3カレントミラー回路と、 第3カレントミラー回路の出力を前記増幅トランジスタ
のコレクタと出力トランジスタのベースに接続する手段
と、 から成る受光増幅回路。 - 【請求項3】上記抵抗として複数の抵抗を設けるととも
に、その抵抗を切り換える切換え手段を設けたことを特
徴とする請求項1又は2に記載の受光増幅回路。 - 【請求項4】前記切換え手段はスイッチングトランジス
タを含んでおり、このトランジスタのON/OFFを受
光増幅回路の外部から制御できるようにしたことを特徴
とする請求項3に記載の受光増幅回路。 - 【請求項5】少なくとも前記フォトダイオードが比抵抗
の高い半導体基板に形成されていることを特徴とする請
求項1〜4のいずれかに記載の受光増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01022699A JP3535029B2 (ja) | 1999-01-19 | 1999-01-19 | 受光増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01022699A JP3535029B2 (ja) | 1999-01-19 | 1999-01-19 | 受光増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000209041A JP2000209041A (ja) | 2000-07-28 |
JP3535029B2 true JP3535029B2 (ja) | 2004-06-07 |
Family
ID=11744378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01022699A Expired - Fee Related JP3535029B2 (ja) | 1999-01-19 | 1999-01-19 | 受光増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3535029B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4713022B2 (ja) * | 2001-07-05 | 2011-06-29 | パナソニック株式会社 | 光ディスクドライブ装置用の増幅回路 |
JP4566893B2 (ja) * | 2005-11-25 | 2010-10-20 | シャープ株式会社 | 受光増幅回路、及び、光ピックアップ装置 |
JP2008306673A (ja) * | 2007-06-11 | 2008-12-18 | Panasonic Corp | 増幅回路 |
JP2009044684A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 増幅回路 |
-
1999
- 1999-01-19 JP JP01022699A patent/JP3535029B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000209041A (ja) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884018B2 (ja) | 増幅装置、および光ディスクドライブ装置 | |
US8055139B2 (en) | Light receiver | |
US7427738B2 (en) | Light-receiving amplifier and optical pickup device | |
US6710915B2 (en) | Light amplifier device and optical pickup device employing it | |
KR100515078B1 (ko) | 전류 검출에 의한 리미터 회로를 채용한 전류-전압 변환및 증폭 회로 | |
JPH10290127A (ja) | 電流/電圧変換ic及び光電気変換ic | |
US7245188B2 (en) | Light receiving amplification circuit | |
JP3535029B2 (ja) | 受光増幅回路 | |
JP2988795B2 (ja) | 受光増幅装置 | |
JP4230391B2 (ja) | 受光アンプ素子、光ピックアップ装置、および光ディスク装置 | |
JP3142214B2 (ja) | 受光増幅装置 | |
JP4507754B2 (ja) | 電流電圧変換回路および光検出回路 | |
JPH08293742A (ja) | 電流増幅器 | |
JP2751747B2 (ja) | カレントミラー回路 | |
JP2001237653A (ja) | 受光アンプ回路 | |
JP4148045B2 (ja) | フォトダイオード回路 | |
JP2765257B2 (ja) | 増幅回路 | |
JP2000353925A (ja) | 電流電圧変換装置及びこの装置を有する受光増幅装置 | |
JP5255533B2 (ja) | 受光回路 | |
JP3434334B2 (ja) | 受光増幅装置 | |
JPH10107563A (ja) | アナログスイッチ回路およびこれを用いた受光増幅装置 | |
JP2923169B2 (ja) | 受光増幅装置 | |
JP2000058901A (ja) | 電流電圧変換増幅回路 | |
JP3339928B2 (ja) | 受光増幅装置 | |
JP2003124753A (ja) | 光信号増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040310 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |