JP2001237653A - 受光アンプ回路 - Google Patents
受光アンプ回路Info
- Publication number
- JP2001237653A JP2001237653A JP2000046636A JP2000046636A JP2001237653A JP 2001237653 A JP2001237653 A JP 2001237653A JP 2000046636 A JP2000046636 A JP 2000046636A JP 2000046636 A JP2000046636 A JP 2000046636A JP 2001237653 A JP2001237653 A JP 2001237653A
- Authority
- JP
- Japan
- Prior art keywords
- feedback resistor
- circuit
- parallel
- transistor
- receiving amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 大きな光電流の入力に対しても飽和すること
がなく、充分な位相補償ができ、入力の大きさが変わっ
ても、クランプ回路のオンオフの切替えを高速にする。 【解決手段】 光信号を受信するフォトダイオードＰＤ
と、基準電圧が入力される第１の入力端子Ｔ１およびフ
ォトダイオードの出力電流が入力される第２の入力端子
Ｔ２を有する差動アンプＡ１と、差動アンプの出力端子
Ｔ０と第２の入力端子間に設けられた主帰還抵抗Ｒｆ１
と、主帰還抵抗に並列に接続される位相補償コンデンサ
Ｃ１と、主帰還抵抗の両端間に並列に設けられ、該主帰
還抵抗の電流をバイパスするスイッチング特性を持つ素
子と該主帰還抵抗より小さい抵抗で構成されるクランプ
回路ＣＬＰと、を備えている。
がなく、充分な位相補償ができ、入力の大きさが変わっ
ても、クランプ回路のオンオフの切替えを高速にする。 【解決手段】 光信号を受信するフォトダイオードＰＤ
と、基準電圧が入力される第１の入力端子Ｔ１およびフ
ォトダイオードの出力電流が入力される第２の入力端子
Ｔ２を有する差動アンプＡ１と、差動アンプの出力端子
Ｔ０と第２の入力端子間に設けられた主帰還抵抗Ｒｆ１
と、主帰還抵抗に並列に接続される位相補償コンデンサ
Ｃ１と、主帰還抵抗の両端間に並列に設けられ、該主帰
還抵抗の電流をバイパスするスイッチング特性を持つ素
子と該主帰還抵抗より小さい抵抗で構成されるクランプ
回路ＣＬＰと、を備えている。
Description
【０００１】
【発明の属する技術分野】本発明は書込み可能なコンパ
クトディスク（以降ＣＤ−Ｒ／ＲＷと呼ぶ）の駆動装
置、書込み可能なデジタルビデオディスク（以降書込み
可能なＤＶＤ装置と呼ぶ）の駆動装置等に用いられる受
光アンプ回路に関し、特に、書込み時に光ピックアップ
用受光素子に生じる大きな光電流をパイパスするクラン
プ回路を具備した受光アンプ回路の安定動作と周波数応
答特性の改善を図ったものである。
クトディスク（以降ＣＤ−Ｒ／ＲＷと呼ぶ）の駆動装
置、書込み可能なデジタルビデオディスク（以降書込み
可能なＤＶＤ装置と呼ぶ）の駆動装置等に用いられる受
光アンプ回路に関し、特に、書込み時に光ピックアップ
用受光素子に生じる大きな光電流をパイパスするクラン
プ回路を具備した受光アンプ回路の安定動作と周波数応
答特性の改善を図ったものである。
【０００２】
【従来の技術】図７は、従来の受光アンプ回路の構成を
示す回路図である。ＣＤ−Ｒ／ＲＷや書込み可能なＤＶ
Ｄ駆動装置用のクランプ回路ＣＬＰを具備した受光アン
プ回路は、差動アンプＡ７１を有している。差動アンプ
Ａ７１の負相入力端子にはフォトダイオードＰＤが接続
されており、差動アンプＡ７１の正相入力端子には所定
の電圧が入力されている。フォトダイオードＰＤが出力
する光電流１ｓｃ７は、負帰還抵抗Ｒｆ７１を用いて電
流−電圧変換を行っている。負帰還抵抗Ｒｆ７１には、
位相補償コンデンサＣｆ７が並列に接続されており、位
相補償コンデンサＣｆ７が差動アンプＡ７１の負帰還動
作を安定化させている。
示す回路図である。ＣＤ−Ｒ／ＲＷや書込み可能なＤＶ
Ｄ駆動装置用のクランプ回路ＣＬＰを具備した受光アン
プ回路は、差動アンプＡ７１を有している。差動アンプ
Ａ７１の負相入力端子にはフォトダイオードＰＤが接続
されており、差動アンプＡ７１の正相入力端子には所定
の電圧が入力されている。フォトダイオードＰＤが出力
する光電流１ｓｃ７は、負帰還抵抗Ｒｆ７１を用いて電
流−電圧変換を行っている。負帰還抵抗Ｒｆ７１には、
位相補償コンデンサＣｆ７が並列に接続されており、位
相補償コンデンサＣｆ７が差動アンプＡ７１の負帰還動
作を安定化させている。
【０００３】また、負帰還抵抗Ｒｆ７１には、クランプ
回路ＣＬＰが並列に接続されている。クランプ回路ＣＬ
Ｐには、差動アンプＡ７２が設けられており，その正相
入力端子には差動アンプＡ７１の出力端子が接続され、
負相入力端子には所定の電圧Ｖｒｅｆ７２が印加されて
いる。差動アンプＡ７２の出力端子には差動アンプＡ７
１の負相入力端子が接続されている。クランプ回路ＣＬ
Ｐは、負帰還抵抗Ｒｆ７１に大きな電流が流れるとき、
その電流がバイパスされる。
回路ＣＬＰが並列に接続されている。クランプ回路ＣＬ
Ｐには、差動アンプＡ７２が設けられており，その正相
入力端子には差動アンプＡ７１の出力端子が接続され、
負相入力端子には所定の電圧Ｖｒｅｆ７２が印加されて
いる。差動アンプＡ７２の出力端子には差動アンプＡ７
１の負相入力端子が接続されている。クランプ回路ＣＬ
Ｐは、負帰還抵抗Ｒｆ７１に大きな電流が流れるとき、
その電流がバイパスされる。
【０００４】次に、従来の受光アンプ回路の動作につい
て説明する。フォトダイオードＰＤからの入力電流Ｉｓ
ｃ７が小さいときは、差動アンプＡ７１の出力端子の電
圧は、Ｖｒｅｆ７１＋Ｉｓｃ７×Ｒｆ７１＜Ｖｒｅｆ７
２であり、差動アンプＡ７２は導通しない。
て説明する。フォトダイオードＰＤからの入力電流Ｉｓ
ｃ７が小さいときは、差動アンプＡ７１の出力端子の電
圧は、Ｖｒｅｆ７１＋Ｉｓｃ７×Ｒｆ７１＜Ｖｒｅｆ７
２であり、差動アンプＡ７２は導通しない。
【０００５】フォトダイオードＰＤからの入力電流Ｉｓ
ｃ７が大きくなり、 差動アンプＡ７１の出力電圧が差
動アンプＡ７２の負相入力端子の電圧Ｖｒｅｆ７２より
大きくなると、差動アンプＡ７２が導通する。従って、
負帰還抵抗Ｒｆ７１を流れる電流Ｉｆ７１が差動アンプ
Ａ７２にバイパスされるので、差動アンプＡ７１の飽和
を回避することができる。
ｃ７が大きくなり、 差動アンプＡ７１の出力電圧が差
動アンプＡ７２の負相入力端子の電圧Ｖｒｅｆ７２より
大きくなると、差動アンプＡ７２が導通する。従って、
負帰還抵抗Ｒｆ７１を流れる電流Ｉｆ７１が差動アンプ
Ａ７２にバイパスされるので、差動アンプＡ７１の飽和
を回避することができる。
【０００６】
【発明が解決しようとする課題】ＣＤ−Ｒ／ＲＷや書込
み可能なＤＶＤ駆動装置用受光素子には書込み状態から
読込み状態となるとき、すなわち、フォトダイオードＰ
Ｄが大光量受光状態から小光量受光状態になるとき、パ
ルス状の光信号が入力されることになる。このハイレベ
ルからローレベルヘ変化するパルス信号光に対し、受光
アンプ回路はリンギングや応答遅れを極力抑えて、小光
量受光状態の出力電圧レベルヘ急速に収束することが必
要となる。図７に示す従来の受光アンプ回路では、負帰
還ループにある程度のゲインを持つ差動アンプＡ７２が
設けられているので、クランプ回路ＣＬＰがオン、即
ち、起動したとき、受光アンプ回路の発振を防止するた
め、高周波領域で差動アンプＡ７２のゲインを落とす必
要がある。このため差動アンプＡ７２には、位相補償コ
ンデンサＣＰ２が設けられている。
み可能なＤＶＤ駆動装置用受光素子には書込み状態から
読込み状態となるとき、すなわち、フォトダイオードＰ
Ｄが大光量受光状態から小光量受光状態になるとき、パ
ルス状の光信号が入力されることになる。このハイレベ
ルからローレベルヘ変化するパルス信号光に対し、受光
アンプ回路はリンギングや応答遅れを極力抑えて、小光
量受光状態の出力電圧レベルヘ急速に収束することが必
要となる。図７に示す従来の受光アンプ回路では、負帰
還ループにある程度のゲインを持つ差動アンプＡ７２が
設けられているので、クランプ回路ＣＬＰがオン、即
ち、起動したとき、受光アンプ回路の発振を防止するた
め、高周波領域で差動アンプＡ７２のゲインを落とす必
要がある。このため差動アンプＡ７２には、位相補償コ
ンデンサＣＰ２が設けられている。
【０００７】しかしながら、差動アンプＡ７２に位相補
償コンデンサＣＰ２を設けると、受光アンプ回路が大光
量受光状態から小光量受光状態へ変化するとき、クラン
プ回路ＣＬＰがオフ、即ち遮断状態になることが遅れ、
受光アンプ回路が小光量受光状態の出力電圧レベルヘの
切替えが遅れるという問題点がある。
償コンデンサＣＰ２を設けると、受光アンプ回路が大光
量受光状態から小光量受光状態へ変化するとき、クラン
プ回路ＣＬＰがオフ、即ち遮断状態になることが遅れ、
受光アンプ回路が小光量受光状態の出力電圧レベルヘの
切替えが遅れるという問題点がある。
【０００８】本発明は、このような問題を解決するもの
であり、大きな光電流の入力に対しても飽和することが
なく、充分な位相補償ができるとともに、入力の大きさ
が変わった場合にクランプ回路のオンオフの切替えを高
速にできる受光アンプ回路を提供することを目的とす
る。
であり、大きな光電流の入力に対しても飽和することが
なく、充分な位相補償ができるとともに、入力の大きさ
が変わった場合にクランプ回路のオンオフの切替えを高
速にできる受光アンプ回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明の受光アンプ回路
は、光信号を受信するフォトダイオードと、基準電圧が
入力される第１の入力端子および該フォトダイオードの
出力電流が入力される第２の入力端子を有する差動アン
プと、該差動アンプの出力端子と該第２の入力端子間に
設けられた主帰還抵抗と、該主帰還抵抗に並列に接続さ
れる第１の位相補償コンデンサと、該主帰還抵抗に並列
に設けられ、該主帰還抵抗の電流をバイパスするスイッ
チング特性を持つ素子と該主帰還抵抗より小さい抵抗の
副帰還抵抗との直列回路を有するクランプ回路と、を備
え、それにより上記目的が達成される。
は、光信号を受信するフォトダイオードと、基準電圧が
入力される第１の入力端子および該フォトダイオードの
出力電流が入力される第２の入力端子を有する差動アン
プと、該差動アンプの出力端子と該第２の入力端子間に
設けられた主帰還抵抗と、該主帰還抵抗に並列に接続さ
れる第１の位相補償コンデンサと、該主帰還抵抗に並列
に設けられ、該主帰還抵抗の電流をバイパスするスイッ
チング特性を持つ素子と該主帰還抵抗より小さい抵抗の
副帰還抵抗との直列回路を有するクランプ回路と、を備
え、それにより上記目的が達成される。
【００１０】前記クランプ回路が、前記副帰還抵抗と該
副帰還抵抗に並列に接続された第２の位相補償コンデン
サからなる並列回路と、該並列回路と直列に接続された
前記スイッチング素子であるダイオード接続のトランジ
スタでもよい。
副帰還抵抗に並列に接続された第２の位相補償コンデン
サからなる並列回路と、該並列回路と直列に接続された
前記スイッチング素子であるダイオード接続のトランジ
スタでもよい。
【００１１】前記受光アンプ回路が全ての素子が第１の
極性の半導体基板上にモノリシックに集積されており、
前記クランプ回路が、前記差動アンプの前記出力端子か
ら前記第２の入力端子に、前記ダイオード接続のトラン
ジスタ、前記副帰還抵抗と該副帰還抵抗と並列に接続さ
れた前記コンデンサの並列回路の順に、直列に接続され
たものでもよい。
極性の半導体基板上にモノリシックに集積されており、
前記クランプ回路が、前記差動アンプの前記出力端子か
ら前記第２の入力端子に、前記ダイオード接続のトラン
ジスタ、前記副帰還抵抗と該副帰還抵抗と並列に接続さ
れた前記コンデンサの並列回路の順に、直列に接続され
たものでもよい。
【００１２】前記第２の位相補償コンデンサが、第１の
極性の半導体基板上に前記トランジスタのコレクタと同
一極性の第２の極性の半導体層が積層されており、該半
導体層上に形成された絶縁層の上に設けられてもよい。
極性の半導体基板上に前記トランジスタのコレクタと同
一極性の第２の極性の半導体層が積層されており、該半
導体層上に形成された絶縁層の上に設けられてもよい。
【００１３】前記副帰還抵抗および前記第２の位相補償
コンデンサの並列回路と前記ダイオード接続のトランジ
スタとの直列接続の接続部と接地と間に、さらに第２の
コンデンサが設けられてもよい。
コンデンサの並列回路と前記ダイオード接続のトランジ
スタとの直列接続の接続部と接地と間に、さらに第２の
コンデンサが設けられてもよい。
【００１４】第１の極性の半導体基板と、この半導体基
板上に積層された第２の極性の半導体層と、該第１の極
性の半導体基板と該第２の極性の半導体層との接合部に
所定の面積の該第１の極性の高濃度半導体層をさらに有
し、前記第２のコンデンサが、該第２の極性の半導体層
と該基板間の接合容量と、該所定の面積の該第２の極性
の高濃度半導体層と該半導体基板間の接合容量と、を加
算して前記第２のコンデンサの容量値を形成したもので
もよい。
板上に積層された第２の極性の半導体層と、該第１の極
性の半導体基板と該第２の極性の半導体層との接合部に
所定の面積の該第１の極性の高濃度半導体層をさらに有
し、前記第２のコンデンサが、該第２の極性の半導体層
と該基板間の接合容量と、該所定の面積の該第２の極性
の高濃度半導体層と該半導体基板間の接合容量と、を加
算して前記第２のコンデンサの容量値を形成したもので
もよい。
【００１５】前記クランプ回路の前記トランジスタに、
少なくとも１個以上のダイオード接続のトランジスタが
直列に接続されているものでもよい。
少なくとも１個以上のダイオード接続のトランジスタが
直列に接続されているものでもよい。
【００１６】前記クランプ回路を構成する副帰還抵抗の
抵抗値が１ｋΩ以上であるものでもよい。
抵抗値が１ｋΩ以上であるものでもよい。
【００１７】前記クランプ回路を構成する副帰還抵抗に
並列に接続されたコンデンサの容量が１ｐＦ以下でもよ
い。
並列に接続されたコンデンサの容量が１ｐＦ以下でもよ
い。
【００１８】本発明の他の受光アンプ回路は、光信号を
受信するフォトダイオードと、基準電圧が入力される第
１の入力端子および該フォトダイオードの出力電流が入
力される第２の入力端子を有する差動アンプと、該差動
アンプの出力端子と該第２の入力端子間に設けられた主
帰還抵抗および該主帰還抵抗の抵抗値より小さい抵抗値
の副帰還抵抗および位相補償コンデンサの並列回路と該
並列回路と直列に接続されたダイオード接続のトランジ
スタとを有し、該主帰還抵抗と並列に設けられたクラン
プ回路と、を備え、それにより上記目的が達成される。
受信するフォトダイオードと、基準電圧が入力される第
１の入力端子および該フォトダイオードの出力電流が入
力される第２の入力端子を有する差動アンプと、該差動
アンプの出力端子と該第２の入力端子間に設けられた主
帰還抵抗および該主帰還抵抗の抵抗値より小さい抵抗値
の副帰還抵抗および位相補償コンデンサの並列回路と該
並列回路と直列に接続されたダイオード接続のトランジ
スタとを有し、該主帰還抵抗と並列に設けられたクラン
プ回路と、を備え、それにより上記目的が達成される。
【００１９】前記クランプ回路の前記ダイオード接続の
トランジスタが、直列または並列に接続された２個以上
のダイオード接続のトランジスタで構成されているもの
でもよい。
トランジスタが、直列または並列に接続された２個以上
のダイオード接続のトランジスタで構成されているもの
でもよい。
【００２０】
【発明の実施の形態】（実施の形態１）図１は，本発明
の受光アンプ回路の実施の形態の一例を示す回路図であ
る。受光アンプ回路１０は、フォトダイオードＰＤを入
力信号源とした電圧−並列負帰還アンプである。
の受光アンプ回路の実施の形態の一例を示す回路図であ
る。受光アンプ回路１０は、フォトダイオードＰＤを入
力信号源とした電圧−並列負帰還アンプである。
【００２１】フォトダイオードＰＤの出力電流Ｉｓｃ１
は、差動アンプＡ１の第２の入力端子Ｔ２である負相入
力端子に入力され、差動アンプＡ１の第１の入力端子Ｔ
１である正相入力端子には所定の基準電圧Ｖｒｅｆ１が
入力されている。差動アンプＡ１の第２の入力端子Ｔ２
と出力端子Ｔ０間には主帰還抵抗Ｒｆ１と位相補償コン
デンサＣ１とクランプ回路ＣＬＰとが並列に接続されて
いる。位相補償コンデンサＣ１は、クランプ回路ＣＬＰ
が動作していないときに受光アンプ回路１０の発振を防
止する。
は、差動アンプＡ１の第２の入力端子Ｔ２である負相入
力端子に入力され、差動アンプＡ１の第１の入力端子Ｔ
１である正相入力端子には所定の基準電圧Ｖｒｅｆ１が
入力されている。差動アンプＡ１の第２の入力端子Ｔ２
と出力端子Ｔ０間には主帰還抵抗Ｒｆ１と位相補償コン
デンサＣ１とクランプ回路ＣＬＰとが並列に接続されて
いる。位相補償コンデンサＣ１は、クランプ回路ＣＬＰ
が動作していないときに受光アンプ回路１０の発振を防
止する。
【００２２】クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１
の抵抗値より小さい副帰還抵抗Ｒｆ２と、位相補償コン
デンサＣ２との並列回路と、ダイオード接続のトランジ
スタＱ１とが直列に接続されて構成されている。ダイオ
ード接続のトランジスタＱ１とは、トランジスタのベー
スとコレクタを短絡したものである。トランジスタＱ１
のコレクタは、差動アンプＡ１の出力端子Ｔ０が接続さ
れており、トランジスタＱ１のエミッタは、副帰還抵抗
Ｒｆ２と位相補償コンデンサＣ２との並列回路が接続さ
れている。
の抵抗値より小さい副帰還抵抗Ｒｆ２と、位相補償コン
デンサＣ２との並列回路と、ダイオード接続のトランジ
スタＱ１とが直列に接続されて構成されている。ダイオ
ード接続のトランジスタＱ１とは、トランジスタのベー
スとコレクタを短絡したものである。トランジスタＱ１
のコレクタは、差動アンプＡ１の出力端子Ｔ０が接続さ
れており、トランジスタＱ１のエミッタは、副帰還抵抗
Ｒｆ２と位相補償コンデンサＣ２との並列回路が接続さ
れている。
【００２３】次に、本実施の形態１の受光アンプ回路１
０の動作を説明する。フォトダイオードＰＤへの信号入
力が小さく、フォトダイオードＰＤを流れる電流Ｉｓｃ
１が小さい場合には、ダイオード接続のトランジスタＱ
１がオフ状態になり、差動アンプＡ１の出力端子Ｔ０か
らの出力は、主帰還抵抗Ｒｆ１によってのみ帰還され
る。
０の動作を説明する。フォトダイオードＰＤへの信号入
力が小さく、フォトダイオードＰＤを流れる電流Ｉｓｃ
１が小さい場合には、ダイオード接続のトランジスタＱ
１がオフ状態になり、差動アンプＡ１の出力端子Ｔ０か
らの出力は、主帰還抵抗Ｒｆ１によってのみ帰還され
る。
【００２４】これに対して、フォトダイオードＰＤへの
信号入力が大きく、フォトダイオードＰＤを流れる電流
Ｉｓｃ１が大きい場合には、ダイオード接続のトランジ
スタＱ１がオン状態となる。トランジスタＱ１のオン抵
抗の抵抗値は小さく、また、副帰還抵抗Ｒｆ２の抵抗値
が主帰還抵抗Ｒｆ１の抵抗値より小さいので、主帰還抵
抗Ｒｆ１の抵抗値よりクランプ回路の抵抗値が小さくな
り、出力端子Ｔ０からフォトダイオードＰＤに流れる電
流の大部分はクランプ回路ＣＬＰにバイパスされる。
信号入力が大きく、フォトダイオードＰＤを流れる電流
Ｉｓｃ１が大きい場合には、ダイオード接続のトランジ
スタＱ１がオン状態となる。トランジスタＱ１のオン抵
抗の抵抗値は小さく、また、副帰還抵抗Ｒｆ２の抵抗値
が主帰還抵抗Ｒｆ１の抵抗値より小さいので、主帰還抵
抗Ｒｆ１の抵抗値よりクランプ回路の抵抗値が小さくな
り、出力端子Ｔ０からフォトダイオードＰＤに流れる電
流の大部分はクランプ回路ＣＬＰにバイパスされる。
【００２５】位相補償コンデンサＣ２は、クランプ回路
ＣＬＰ動作時に受光アンプ回路１０の発振を停止する。
クランプ回路ＣＬＰが動作していないときは、主帰還抵
抗Ｒｆ１と位相補償コンデンサＣ１とによって位相補償
されているが、クランプ回路ＣＬＰ動作時には、主帰還
抵抗Ｒｆ１よりはるかに小さい副帰還抵抗Ｒｆ２と、こ
の副帰還抵抗Ｒｆ２に対して並列に接続された位相補償
コンデンサＣ２とによって、十分に位相が補償される。
ＣＬＰ動作時に受光アンプ回路１０の発振を停止する。
クランプ回路ＣＬＰが動作していないときは、主帰還抵
抗Ｒｆ１と位相補償コンデンサＣ１とによって位相補償
されているが、クランプ回路ＣＬＰ動作時には、主帰還
抵抗Ｒｆ１よりはるかに小さい副帰還抵抗Ｒｆ２と、こ
の副帰還抵抗Ｒｆ２に対して並列に接続された位相補償
コンデンサＣ２とによって、十分に位相が補償される。
【００２６】以上のように、フォトダイオードＰＤに流
れる電流Ｉｓｃ１が、所定の大きさ以上の場合は、出力
端子Ｔ０からフォトダイオードＰＤに流れる電流の大部
分はクランプ回路ＣＬＰにバイパスされるので、受光ア
ンプ回路１０の飽和を回避できる。
れる電流Ｉｓｃ１が、所定の大きさ以上の場合は、出力
端子Ｔ０からフォトダイオードＰＤに流れる電流の大部
分はクランプ回路ＣＬＰにバイパスされるので、受光ア
ンプ回路１０の飽和を回避できる。
【００２７】また、本実施の形態１の受光アンプ回路１
０は、クランプ回路ＣＬＰを、スイッチング特性を有す
るダイオード接続のトランジスタＱ１と、主帰還抵抗Ｒ
ｆ１より小さい抵抗値の副帰還抵抗Ｒｆ２および位相補
償コンデンサＣ２とによって構成し、ゲインを持つ差動
アンプ等を用いていないので、大きな容量の位相補償コ
ンデンサを付加する必要がなく、受光アンプ回路１０が
大光量受光状態と小光量受光状態とに高速で切替えるこ
とができる。
０は、クランプ回路ＣＬＰを、スイッチング特性を有す
るダイオード接続のトランジスタＱ１と、主帰還抵抗Ｒ
ｆ１より小さい抵抗値の副帰還抵抗Ｒｆ２および位相補
償コンデンサＣ２とによって構成し、ゲインを持つ差動
アンプ等を用いていないので、大きな容量の位相補償コ
ンデンサを付加する必要がなく、受光アンプ回路１０が
大光量受光状態と小光量受光状態とに高速で切替えるこ
とができる。
【００２８】従って、本実施の形態１によれば、クラン
プ回路ＣＬＰが動作しているときも、充分な位相補償が
できるとともに、クランプ回路ＣＬＰの遮断時も応答速
度の高速な受光アンプ回路が提供される。
プ回路ＣＬＰが動作しているときも、充分な位相補償が
できるとともに、クランプ回路ＣＬＰの遮断時も応答速
度の高速な受光アンプ回路が提供される。
【００２９】図１に示す受光アンプ回路１０は、例えば
同一基板上にモノリシックに集積されて構成される。こ
の場合、トランジスタＱ１のコレクタと基板との間に
は、寄生容量であるコレクタ基板間容量Ｃ４が生成され
る。
同一基板上にモノリシックに集積されて構成される。こ
の場合、トランジスタＱ１のコレクタと基板との間に
は、寄生容量であるコレクタ基板間容量Ｃ４が生成され
る。
【００３０】前述したように、クランプ回路ＣＬＰは、
差動アンプ回路Ａ１の出力端子Ｔ０と第２の入力端子Ｔ
２との間に、出力端子Ｔ０側からダイオード接続のトラ
ンジスタＱ１と、副帰還抵抗Ｒｆ２と位相補償コンデン
サＣ２の並列回路との順に、直列に接続されている。
差動アンプ回路Ａ１の出力端子Ｔ０と第２の入力端子Ｔ
２との間に、出力端子Ｔ０側からダイオード接続のトラ
ンジスタＱ１と、副帰還抵抗Ｒｆ２と位相補償コンデン
サＣ２の並列回路との順に、直列に接続されている。
【００３１】このような構成では、クランプ回路ＣＬＰ
のトランジスタＱ１のエミッタ端子がフォトダイオード
ＰＤ端子に直接接続された時に生ずるように、トランジ
スタＱ１のコレクタ基板間容量Ｃ４がフォトダイオード
ＰＤの接合容量Ｃｊｐｄに加算されて受光アンプ回路１
０の入力容量を増大させるおそれがない。その結果、本
実施の形態１の受光アンプ回路１０では、受光光量に対
する応答速度の低下を防ぐことができる。
のトランジスタＱ１のエミッタ端子がフォトダイオード
ＰＤ端子に直接接続された時に生ずるように、トランジ
スタＱ１のコレクタ基板間容量Ｃ４がフォトダイオード
ＰＤの接合容量Ｃｊｐｄに加算されて受光アンプ回路１
０の入力容量を増大させるおそれがない。その結果、本
実施の形態１の受光アンプ回路１０では、受光光量に対
する応答速度の低下を防ぐことができる。
【００３２】すなわち、トランジスタＱ１が副帰還抵抗
Ｒｆ２と位相補償コンデンサＣ２との並列回路を介して
間接的にフォトダイオードＰＤと接続されているので、
トランジスタＱ１のコレクタ基板間容量Ｃ４はフォトダ
イオードＰＤの接合容量に加算されず、受光アンプ回路
１０の入力容量を大幅に増大させない。
Ｒｆ２と位相補償コンデンサＣ２との並列回路を介して
間接的にフォトダイオードＰＤと接続されているので、
トランジスタＱ１のコレクタ基板間容量Ｃ４はフォトダ
イオードＰＤの接合容量に加算されず、受光アンプ回路
１０の入力容量を大幅に増大させない。
【００３３】図２は、本発明のモノリシックに集積され
た受光アンプ回路の位相補償コンデンサＣ２の構成部分
を示す断面図である。受光アンプ回路１０を構成するＰ
型半導体の基板２１上にはＮ型エピタキシャル層２２が
積層されている。このＮ型エピタキシャル層２２は、ダ
イオード接続のトランジスタＱ１のコレクタを構成する
半導体層となる。Ｎ型エピタキシャル層２２上には、酸
化膜層２４が形成されている。Ｎ型エピタキシャル層２
２に設けられたＰ型の分離拡散層２３および酸化膜層２
４によって基板２１上に形成された各素子は分離されて
いる。
た受光アンプ回路の位相補償コンデンサＣ２の構成部分
を示す断面図である。受光アンプ回路１０を構成するＰ
型半導体の基板２１上にはＮ型エピタキシャル層２２が
積層されている。このＮ型エピタキシャル層２２は、ダ
イオード接続のトランジスタＱ１のコレクタを構成する
半導体層となる。Ｎ型エピタキシャル層２２上には、酸
化膜層２４が形成されている。Ｎ型エピタキシャル層２
２に設けられたＰ型の分離拡散層２３および酸化膜層２
４によって基板２１上に形成された各素子は分離されて
いる。
【００３４】酸化膜層２４の上には, ポリシリコン層か
らなる第１の導電層２７が形成されている。第１の導電
層２７は、絶縁膜２５により隣接素子と絶縁されてい
る。第１の導電層２７上には、位相補償コンデンサＣ２
の誘電体層である窒化膜層２６が積層されている。ま
た、窒化膜層２６の上に、メタル層からなる第２の導電
層２８が積層されている。第１の導電層２７にはメタル
層からなる配線２９が設けられている。位相補償コンデ
ンサＣ２は、窒化膜層２６を第１の導電層２７と第２の
導電層２８で挟んで構成されている。なお、位相補償コ
ンデンサＣ２に用いる誘電体膜は窒化膜としたが、誘電
体膜は、チタン酸バリウム、酸化膜（二酸化シリコン）
等であってもよい。
らなる第１の導電層２７が形成されている。第１の導電
層２７は、絶縁膜２５により隣接素子と絶縁されてい
る。第１の導電層２７上には、位相補償コンデンサＣ２
の誘電体層である窒化膜層２６が積層されている。ま
た、窒化膜層２６の上に、メタル層からなる第２の導電
層２８が積層されている。第１の導電層２７にはメタル
層からなる配線２９が設けられている。位相補償コンデ
ンサＣ２は、窒化膜層２６を第１の導電層２７と第２の
導電層２８で挟んで構成されている。なお、位相補償コ
ンデンサＣ２に用いる誘電体膜は窒化膜としたが、誘電
体膜は、チタン酸バリウム、酸化膜（二酸化シリコン）
等であってもよい。
【００３５】このように、位相補償コンデンサＣ２は、
Ｎ型エピタキシャル層２２の上に形成された絶縁層２４
上に設けられているために、基板２１とＮ型エピタキシ
ャル層２２との間の寄生容量が位相補償コンデンサＣ２
の容量に加算されるおそれがない。しかも、基板２１上
に形成されるトランジスタＱ１のコレクタ基板間容量Ｃ
４が位相補償コンデンサＣ２の容量にに加算されるおそ
れもない。また、その他の基板２１に発生する寄生容量
も位相補償コンデンサＣ２の容量に追加されない。
Ｎ型エピタキシャル層２２の上に形成された絶縁層２４
上に設けられているために、基板２１とＮ型エピタキシ
ャル層２２との間の寄生容量が位相補償コンデンサＣ２
の容量に加算されるおそれがない。しかも、基板２１上
に形成されるトランジスタＱ１のコレクタ基板間容量Ｃ
４が位相補償コンデンサＣ２の容量にに加算されるおそ
れもない。また、その他の基板２１に発生する寄生容量
も位相補償コンデンサＣ２の容量に追加されない。
【００３６】従ってクランプ回路ＣＬＰの動作時におい
て充分な位相の補償が可能であり、応答速度の高速な受
光アンプ１０を提供することができる。
て充分な位相の補償が可能であり、応答速度の高速な受
光アンプ１０を提供することができる。
【００３７】図１の受光アンプ回路１０において、例え
ば、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置にお
ける書込み時における入力電流が大きい場合、クランプ
回路ＣＬＰが動作する。クランプ回路ＣＬＰ動作時にお
いて、ダイオード接続のトランジスタＱ１のベース−エ
ミッタ間ダイオードの微分抵抗は小さいので、クランプ
回路ＣＬＰの直列抵抗は、ほぼ副帰還抵抗Ｒｆ２となっ
て、Ｒｆ２＜＜Ｒｆ１としたとき、受光アンプ回路１０
の負帰還抵抗は、ほぼ副帰還抵抗Ｒｆ２に等しくなる。
ば、ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動装置にお
ける書込み時における入力電流が大きい場合、クランプ
回路ＣＬＰが動作する。クランプ回路ＣＬＰ動作時にお
いて、ダイオード接続のトランジスタＱ１のベース−エ
ミッタ間ダイオードの微分抵抗は小さいので、クランプ
回路ＣＬＰの直列抵抗は、ほぼ副帰還抵抗Ｒｆ２となっ
て、Ｒｆ２＜＜Ｒｆ１としたとき、受光アンプ回路１０
の負帰還抵抗は、ほぼ副帰還抵抗Ｒｆ２に等しくなる。
【００３８】図１の受光アンプ回路１０は、電流入力で
あり出力電圧が帰還抵抗を介して入力ヘ帰還される電圧
−並列帰還アンプであるため、帰還率は、１／帰還抵抗
である。この帰還率が大きい程、すなわち帰還抵抗が
小さい程、信号周波数帯域幅が広く、受光アンプ回路１
０は発振しやすくなる。また、受光アンプ回路１０はフ
ォトダイオードＰＤが差動アンプＡ１の第２の入力端子
Ｔ２に接続され、第２の入力端子Ｔ２とＧＮＤ間にフォ
トダイオードＰＤの接合容量が付加されるので、第２の
入力端子Ｔ２において、帰還信号の位相遅れが生じ、発
振しやすくなる。このため、できるだけ副帰還抵抗Ｒｆ
２を大きくして帰還率を下げ、発振を防止する必要があ
る。
あり出力電圧が帰還抵抗を介して入力ヘ帰還される電圧
−並列帰還アンプであるため、帰還率は、１／帰還抵抗
である。この帰還率が大きい程、すなわち帰還抵抗が
小さい程、信号周波数帯域幅が広く、受光アンプ回路１
０は発振しやすくなる。また、受光アンプ回路１０はフ
ォトダイオードＰＤが差動アンプＡ１の第２の入力端子
Ｔ２に接続され、第２の入力端子Ｔ２とＧＮＤ間にフォ
トダイオードＰＤの接合容量が付加されるので、第２の
入力端子Ｔ２において、帰還信号の位相遅れが生じ、発
振しやすくなる。このため、できるだけ副帰還抵抗Ｒｆ
２を大きくして帰還率を下げ、発振を防止する必要があ
る。
【００３９】クランプ回路ＣＬＰの動作時においてＲｆ
２＜＜Ｒｆ１のとき、ＣＤ−Ｒ／ＲＷや書込み可能なＤ
ＶＤ駆動装置用受光アンプ回路１０では、例えば、差動
アンプＡ１の最大出力電圧＝４Ｖ、基準電圧Ｖｒｅｆ１
＝２．５Ｖに設定されている場合に、ダイオード接続の
トランジスタＱ１のベース−エミッタ間電圧を０．８Ｖ
とするとき、副帰還抵抗Ｒｆ２＝１ＫΩとすると、受光
アンプ回路１０のダイナミックレンジは、４Ｖ−２．５
Ｖ＝１．５Ｖ、受光アンプ回路１０が飽和しないで増幅
できる入力電流範囲は、（４−２．５−０．８）／１０
００＝０.０００７（Ａ）となり、フォトダイオードＰ
Ｄが出力する光電流が７００μＡまで飽和しないで増幅
できる受光アンプ回路１０となる。
２＜＜Ｒｆ１のとき、ＣＤ−Ｒ／ＲＷや書込み可能なＤ
ＶＤ駆動装置用受光アンプ回路１０では、例えば、差動
アンプＡ１の最大出力電圧＝４Ｖ、基準電圧Ｖｒｅｆ１
＝２．５Ｖに設定されている場合に、ダイオード接続の
トランジスタＱ１のベース−エミッタ間電圧を０．８Ｖ
とするとき、副帰還抵抗Ｒｆ２＝１ＫΩとすると、受光
アンプ回路１０のダイナミックレンジは、４Ｖ−２．５
Ｖ＝１．５Ｖ、受光アンプ回路１０が飽和しないで増幅
できる入力電流範囲は、（４−２．５−０．８）／１０
００＝０.０００７（Ａ）となり、フォトダイオードＰ
Ｄが出力する光電流が７００μＡまで飽和しないで増幅
できる受光アンプ回路１０となる。
【００４０】クランプ回路ＣＬＰに７００μＡの電流が
流れたとき、副帰還抵抗Ｒｆ２が０Ωであれば、受光ア
ンプ回路１０の帰還抵抗は、ダイオード接続のトランジ
スタＱ１のオン抵抗（微分抵抗）となり、温度が２５℃
のとき、（ｋＴ／ｑ）／Ｉｆ＝２５．８ｍＶ／７００μ
Ａ＝３７であるので、約３７Ωとなる。ここで、Ｋはボ
ルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｉｆは
クランプ回路ＣＬＰに流れる電流である。このようにＲ
ｆ２＝１ＫΩとすることによりＲｆ２＝０ＫΩのときに
比べて、帰還率を下げた受光アンプ回路１０を構成にで
きるので発振しにくい受光アンプ回路を構成できる。
流れたとき、副帰還抵抗Ｒｆ２が０Ωであれば、受光ア
ンプ回路１０の帰還抵抗は、ダイオード接続のトランジ
スタＱ１のオン抵抗（微分抵抗）となり、温度が２５℃
のとき、（ｋＴ／ｑ）／Ｉｆ＝２５．８ｍＶ／７００μ
Ａ＝３７であるので、約３７Ωとなる。ここで、Ｋはボ
ルツマン定数、Ｔは絶対温度、ｑは電子の電荷、Ｉｆは
クランプ回路ＣＬＰに流れる電流である。このようにＲ
ｆ２＝１ＫΩとすることによりＲｆ２＝０ＫΩのときに
比べて、帰還率を下げた受光アンプ回路１０を構成にで
きるので発振しにくい受光アンプ回路を構成できる。
【００４１】図１の受光アンプ回路１０が、ＣＤ−Ｒ／
ＲＷや書込み可能なＤＶＤ駆動装置に用いられる場合、
書込み時において、１５０ＭＨｚ以上の遮断周波数のも
のが必要とされる。受光アンプ回路の帯域幅（応答特
性）は、フォトダイオードＰＤの応答が十分速いとき
（フォトダイオードＰＤの接合容量とフォトダイオード
ＰＤの内部抵抗で生じる積分回路の時定数が十分小さい
とき）、クランプ回路ＣＬＰを構成する副帰還抵抗Ｒｆ
２と、副帰還抵抗Ｒｆ２と並列に接続されたコンデンサ
Ｃ２とによる積分回路の時定数によって決定される。ダ
イオード接続のトランジスタＱ１のベース−エミッタ間
ダイオードのオン抵抗を無視すると、Ｒｆ２＜＜Ｒｆ１
であるとき、クランプ回路ＣＬＰが動作中の受光アンプ
回路１０の遮断周波数は、１／（２π×Ｒｆ２×Ｃ２）
となる。遮断周波数を１５０ＭＨｚ以上とするためには
１／｛２π×Ｒｆ２×Ｃ２｝≧１５０×ｌ０6である必
要がある。また、前述のように、Ｒｆ２≧１０００であ
るので、Ｃ２≦１×ｌ０-12となる。副帰還抵抗Ｒｆ２
には１ＫΩ以上が必要であるので副帰還抵抗Ｒｆ２と並
列に接続された位相補償コンデンサＣ２を１ｐＦ以下と
したとき、クランプ回路ＣＬＰ動作時の受光アンプ回路
１０の遮断周波数を１５０ＭＨｚ以上にできる。
ＲＷや書込み可能なＤＶＤ駆動装置に用いられる場合、
書込み時において、１５０ＭＨｚ以上の遮断周波数のも
のが必要とされる。受光アンプ回路の帯域幅（応答特
性）は、フォトダイオードＰＤの応答が十分速いとき
（フォトダイオードＰＤの接合容量とフォトダイオード
ＰＤの内部抵抗で生じる積分回路の時定数が十分小さい
とき）、クランプ回路ＣＬＰを構成する副帰還抵抗Ｒｆ
２と、副帰還抵抗Ｒｆ２と並列に接続されたコンデンサ
Ｃ２とによる積分回路の時定数によって決定される。ダ
イオード接続のトランジスタＱ１のベース−エミッタ間
ダイオードのオン抵抗を無視すると、Ｒｆ２＜＜Ｒｆ１
であるとき、クランプ回路ＣＬＰが動作中の受光アンプ
回路１０の遮断周波数は、１／（２π×Ｒｆ２×Ｃ２）
となる。遮断周波数を１５０ＭＨｚ以上とするためには
１／｛２π×Ｒｆ２×Ｃ２｝≧１５０×ｌ０6である必
要がある。また、前述のように、Ｒｆ２≧１０００であ
るので、Ｃ２≦１×ｌ０-12となる。副帰還抵抗Ｒｆ２
には１ＫΩ以上が必要であるので副帰還抵抗Ｒｆ２と並
列に接続された位相補償コンデンサＣ２を１ｐＦ以下と
したとき、クランプ回路ＣＬＰ動作時の受光アンプ回路
１０の遮断周波数を１５０ＭＨｚ以上にできる。
【００４２】図３は、本発明の受光アンプ回路１０の構
成を示す他の回路図の例である。図１のダイオード接続
のトランジスタＱ１と位相補償コンデンサＣ２の接続点
Ｔ３と接地との間にピーキングコンデンサＣ３が設けら
れている。その他の構成は、図１に示す受光アンプ回路
１０の構成と同様であるので説明を省略する。
成を示す他の回路図の例である。図１のダイオード接続
のトランジスタＱ１と位相補償コンデンサＣ２の接続点
Ｔ３と接地との間にピーキングコンデンサＣ３が設けら
れている。その他の構成は、図１に示す受光アンプ回路
１０の構成と同様であるので説明を省略する。
【００４３】ＣＤ−Ｒ／ＲＷや書込み可能なＤＶＤ駆動
装置が、差動アンプが再生モードのとき、すなわち受光
アンプ回路１０におけるクランプ回路ＣＬＰが動作して
いないとき、受光アンプ回路１０は、主帰還抵抗Ｒｆ１
によって負帰還動作している。主帰還抵抗Ｒｆ１には、
位相補償コンデンサＣ１およびクランプ回路ＣＬＰのダ
イオード接続されたトランジスタＱ１のベース−エミッ
タ間接合容量と位相補償コンデンサＣ２との直流容量が
接続されることになる。クランプ回路ＣＬＰのダイオー
ド接続されたトランジスタＱ１のベース−エミッタ間接
合容量と位相補償コンデンサＣ２との直流容量は、位相
補償コンデンサＣ１と同様に遮断周波数を低下させるこ
とになるが、図３に示すピーキングコンデンサＣ３は、
ダイオード接続されたトランジスタＱ１のベース−エミ
ッタ間接合容量を介して伝達される負帰還信号をＧＮＤ
側に逃がすので、ダイオード接続されたトランジスタＱ
１のベース−エミッタ間接合容量と位相補償コンデンサ
Ｃ２の直列容量の受光アンプ回路１０に対する遮断周波
数を低下させる効果を低減して、受光アンプ回路１０の
遮断周波数を上げることができる。
装置が、差動アンプが再生モードのとき、すなわち受光
アンプ回路１０におけるクランプ回路ＣＬＰが動作して
いないとき、受光アンプ回路１０は、主帰還抵抗Ｒｆ１
によって負帰還動作している。主帰還抵抗Ｒｆ１には、
位相補償コンデンサＣ１およびクランプ回路ＣＬＰのダ
イオード接続されたトランジスタＱ１のベース−エミッ
タ間接合容量と位相補償コンデンサＣ２との直流容量が
接続されることになる。クランプ回路ＣＬＰのダイオー
ド接続されたトランジスタＱ１のベース−エミッタ間接
合容量と位相補償コンデンサＣ２との直流容量は、位相
補償コンデンサＣ１と同様に遮断周波数を低下させるこ
とになるが、図３に示すピーキングコンデンサＣ３は、
ダイオード接続されたトランジスタＱ１のベース−エミ
ッタ間接合容量を介して伝達される負帰還信号をＧＮＤ
側に逃がすので、ダイオード接続されたトランジスタＱ
１のベース−エミッタ間接合容量と位相補償コンデンサ
Ｃ２の直列容量の受光アンプ回路１０に対する遮断周波
数を低下させる効果を低減して、受光アンプ回路１０の
遮断周波数を上げることができる。
【００４４】図４は、モノリシックに構成された位相補
償コンデンサＣ２およびピーキングコンデンサＣ３部分
の構造断面図である。Ｐ型半導体の基板４１上にはＮ型
エピタキシャル層４２が積層されている。このＮ型エピ
タキシャル層４２は、ダイオード接続のトランジスタＱ
１のコレクタを構成する半導体層である。Ｎ型エピタキ
シャル層４２は、基板４１に設けられたＰ型の分離拡散
層４３および酸化膜層４５によって分離されている。
償コンデンサＣ２およびピーキングコンデンサＣ３部分
の構造断面図である。Ｐ型半導体の基板４１上にはＮ型
エピタキシャル層４２が積層されている。このＮ型エピ
タキシャル層４２は、ダイオード接続のトランジスタＱ
１のコレクタを構成する半導体層である。Ｎ型エピタキ
シャル層４２は、基板４１に設けられたＰ型の分離拡散
層４３および酸化膜層４５によって分離されている。
【００４５】Ｎ型エピタキシャル層４２の表面部分に
は、高濃度Ｎ型拡散層による第１の導電層４７が形成さ
れており、第１の導電層４７上に、誘電体層である窒化
膜層４６が形成されている。また、窒化膜層４６の上
に、メタル層からなる第２の導電層４８が形成されてい
る。第１の導電層２７にはメタル層からなる配線４９が
設けられている。従って、位相補償コンデンサＣ２は、
窒化膜層４６を第１の導電層４７と第２の導電層４８で
挟んで形成されている。位相補償コンデンサＣ２は、絶
縁層４５によって隣接素子と分離されている。
は、高濃度Ｎ型拡散層による第１の導電層４７が形成さ
れており、第１の導電層４７上に、誘電体層である窒化
膜層４６が形成されている。また、窒化膜層４６の上
に、メタル層からなる第２の導電層４８が形成されてい
る。第１の導電層２７にはメタル層からなる配線４９が
設けられている。従って、位相補償コンデンサＣ２は、
窒化膜層４６を第１の導電層４７と第２の導電層４８で
挟んで形成されている。位相補償コンデンサＣ２は、絶
縁層４５によって隣接素子と分離されている。
【００４６】位相補償コンデンサＣ２の下方の、Ｐ型半
導体の基板４１とＮ型エピタキシャル層４２との間に
は、所定の面積の高濃度Ｎ型拡散層による埋込層４４が
形成されており、Ｎ型エピタキシャル層４２とＰ型半導
体基板４１の接合容量と高濃度Ｎ型拡散層の埋込み層４
４とＰ型半導体層の基板４１間の接合容量との和によっ
て、ピーキングコンデンサＣ３が構成されている。この
ようなピーキングコンデンサＣ３は、高濃度Ｎ型拡散層
の埋込み層４４の面積を所定の大きさとすることで、所
定の容量値とすることができる。さらに別のコンデンサ
素子を追加する必要がない。
導体の基板４１とＮ型エピタキシャル層４２との間に
は、所定の面積の高濃度Ｎ型拡散層による埋込層４４が
形成されており、Ｎ型エピタキシャル層４２とＰ型半導
体基板４１の接合容量と高濃度Ｎ型拡散層の埋込み層４
４とＰ型半導体層の基板４１間の接合容量との和によっ
て、ピーキングコンデンサＣ３が構成されている。この
ようなピーキングコンデンサＣ３は、高濃度Ｎ型拡散層
の埋込み層４４の面積を所定の大きさとすることで、所
定の容量値とすることができる。さらに別のコンデンサ
素子を追加する必要がない。
【００４７】また、図１に示す受光アンプ回路１０にお
いて、差動アンプＡ１の出力端子Ｔ０から第２の入力端
子Ｔ２への電流がクランプ回路ＣＬＰにバイパスされる
のは、主帰還抵抗Ｒｆ１の両端の電圧がクランプ回路Ｃ
ＬＰを構成するダイオード接続のトランジスタのベース
−エミッタ間電圧を越える場合である。
いて、差動アンプＡ１の出力端子Ｔ０から第２の入力端
子Ｔ２への電流がクランプ回路ＣＬＰにバイパスされる
のは、主帰還抵抗Ｒｆ１の両端の電圧がクランプ回路Ｃ
ＬＰを構成するダイオード接続のトランジスタのベース
−エミッタ間電圧を越える場合である。
【００４８】これに対して、クランプ回路ＣＬＰのダイ
オード接続のトランジスタＱ１に、さらにダイオード接
続のトランジスタを直列に追加することにより、より大
きな出力電圧が得られる。例えば、直列接続された一対
のトランジスタのベース−エミッタ電圧をＶＢＥとする
と、主帰還抵抗Ｒｆ１の両端の電圧Ｒｆ１×Ｉｓｃ１
が、Ｒｆ１×Ｉｓｃ１≧２ＶＢＥとなったときにクラン
プ回路ＣＬＰによってバイパスされる。従って、複数ダ
イオードの直列接続をすることにより、図１の受光アン
プ回路１０の２倍の光電流範囲の出力電圧を得ることが
できる。同様にダイオード接続のトランジスタをさらに
直列に追加することで線形増幅できる出力電圧範囲を拡
大することが可能となる。
オード接続のトランジスタＱ１に、さらにダイオード接
続のトランジスタを直列に追加することにより、より大
きな出力電圧が得られる。例えば、直列接続された一対
のトランジスタのベース−エミッタ電圧をＶＢＥとする
と、主帰還抵抗Ｒｆ１の両端の電圧Ｒｆ１×Ｉｓｃ１
が、Ｒｆ１×Ｉｓｃ１≧２ＶＢＥとなったときにクラン
プ回路ＣＬＰによってバイパスされる。従って、複数ダ
イオードの直列接続をすることにより、図１の受光アン
プ回路１０の２倍の光電流範囲の出力電圧を得ることが
できる。同様にダイオード接続のトランジスタをさらに
直列に追加することで線形増幅できる出力電圧範囲を拡
大することが可能となる。
【００４９】図５は、本発明の他の実施の形態の受光ア
ンプ回路１０の構成を示す回路図の例である。差動アン
プＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰
還抵抗Ｒｆ１とクランプ回路ＣＬＰとが並列に接続され
ており、位相補償コンデンサＣ１を有していない。
ンプ回路１０の構成を示す回路図の例である。差動アン
プＡ１の第２の入力端子Ｔ２と出力端子Ｔ０間には主帰
還抵抗Ｒｆ１とクランプ回路ＣＬＰとが並列に接続され
ており、位相補償コンデンサＣ１を有していない。
【００５０】クランプ回路ＣＬＰは、主帰還抵抗Ｒｆ１
の抵抗値より小さい副帰還抵抗Ｒｆ２と、図１に示す受
光アンプ回路１０における位相補償コンデンサＣ２との
並列回路、および、ダイオード接続のトランジスタＱ
１，Ｑ２の直列回路との直列回路で形成されている。
の抵抗値より小さい副帰還抵抗Ｒｆ２と、図１に示す受
光アンプ回路１０における位相補償コンデンサＣ２との
並列回路、および、ダイオード接続のトランジスタＱ
１，Ｑ２の直列回路との直列回路で形成されている。
【００５１】位相補償コンデンサＣ２と、それぞれがダ
イオード接続のトランジスタの一対の直列接続のトラン
ジスタＱ１およびＱ２との直列回路の容量は、位相補償
コンデンサＣ１の容量値と同程度の容量値に設定されて
いる。
イオード接続のトランジスタの一対の直列接続のトラン
ジスタＱ１およびＱ２との直列回路の容量は、位相補償
コンデンサＣ１の容量値と同程度の容量値に設定されて
いる。
【００５２】このように、位相補償コンデンサＣ２とダ
イオード接続のトランジスタＱ１のベース−エミッタ間
接合容量との直列容量の容量値の大きさを、実施の形態
１の受光アンプ回路１０の位相補償コンデンサＣ１の容
量値と同程度とすることにより、位相補償コンデンサＣ
２のみによりクランプ回路ＣＬＰが動作していないとき
の位相補償を行うことができ、図１に示す位相補償コン
デンサＣ１を省略することができる。
イオード接続のトランジスタＱ１のベース−エミッタ間
接合容量との直列容量の容量値の大きさを、実施の形態
１の受光アンプ回路１０の位相補償コンデンサＣ１の容
量値と同程度とすることにより、位相補償コンデンサＣ
２のみによりクランプ回路ＣＬＰが動作していないとき
の位相補償を行うことができ、図１に示す位相補償コン
デンサＣ１を省略することができる。
【００５３】主帰還抵抗Ｒｆ１に並列に設けられていた
位相補償コンデンサＣ１を省略した場合、主帰還抵抗Ｒ
ｆ１のみにより帰還をおこなうときの主帰還抵抗Ｒｆ１
の両端間の容量は、クランプ回路ＣＬＰの副帰還抵抗Ｒ
ｆ２に並列に接続された容量Ｃ２とダイオード接続のト
ランジスタＱ１のベース−エミッタ間容量の直列接続の
容量値である。
位相補償コンデンサＣ１を省略した場合、主帰還抵抗Ｒ
ｆ１のみにより帰還をおこなうときの主帰還抵抗Ｒｆ１
の両端間の容量は、クランプ回路ＣＬＰの副帰還抵抗Ｒ
ｆ２に並列に接続された容量Ｃ２とダイオード接続のト
ランジスタＱ１のベース−エミッタ間容量の直列接続の
容量値である。
【００５４】なお、図５に示すの受光アンプ回路１０の
場合は、それぞれがダイオード接続のトランジスタＱ１
およびＱ２の直列接続する構成である。また、図６に示
すようにの受光アンプ回路１０の場合は、ダイオード接
続のトランジスタＱ１に対してダイオード接続のトラン
ジスタＱ３を並列に接続してもよい。
場合は、それぞれがダイオード接続のトランジスタＱ１
およびＱ２の直列接続する構成である。また、図６に示
すようにの受光アンプ回路１０の場合は、ダイオード接
続のトランジスタＱ１に対してダイオード接続のトラン
ジスタＱ３を並列に接続してもよい。
【００５５】ダイオード接続のトランジスタＱ１のベー
ス−エミッタ間容量は、通常約０．０１〜０．１ｐＦで
あるので、副帰還抵抗Ｒｆ２に並列に接続された位相補
償コンデンサＣ２が約１ｐＦであって、ダイオード接続
のトランジスタＱ１のエミッタサイズが小さいときは、
トランジスタＱ１のベース−エミッタ間容量は約０．０
１ｐＦ程度となり、位相補償コンデンサの大きさは、ダ
イオード接続のトランジスタＱ１のベース−エミッタ間
容量によって決定される。
ス−エミッタ間容量は、通常約０．０１〜０．１ｐＦで
あるので、副帰還抵抗Ｒｆ２に並列に接続された位相補
償コンデンサＣ２が約１ｐＦであって、ダイオード接続
のトランジスタＱ１のエミッタサイズが小さいときは、
トランジスタＱ１のベース−エミッタ間容量は約０．０
１ｐＦ程度となり、位相補償コンデンサの大きさは、ダ
イオード接続のトランジスタＱ１のベース−エミッタ間
容量によって決定される。
【００５６】従って、位相補償コンデンサの容量値が十
分でないときは、図６に示すように、２個のダイオード
接続のトランジスタＱ１およびＱ３を並列接続して位相
補償コンデンサ値を増加することができる。なお、２個
以上のトランジスタを並列に接続してもよい。なお、図
５に示すように、２個以上のダイオード接続のトランジ
スタを直列接続することで、位相補償コンデンサの容量
値を減らすことができる。
分でないときは、図６に示すように、２個のダイオード
接続のトランジスタＱ１およびＱ３を並列接続して位相
補償コンデンサ値を増加することができる。なお、２個
以上のトランジスタを並列に接続してもよい。なお、図
５に示すように、２個以上のダイオード接続のトランジ
スタを直列接続することで、位相補償コンデンサの容量
値を減らすことができる。
【００５７】また、複数のダイオード接続のトランジス
タを組み合わせることで受光アンプ回路の位相補償コン
デンサＣ２の容量も調整することができる。
タを組み合わせることで受光アンプ回路の位相補償コン
デンサＣ２の容量も調整することができる。
【００５８】
【発明の効果】本発明の受光アンプ回路は、以上のよう
に構成されているので、大きな光電流の入力に対しても
飽和することがなく、充分な位相補償ができるととも
に、入力の大きさが変わった場合にクランプ回路のオン
オフのを高速に切替えることができる。
に構成されているので、大きな光電流の入力に対しても
飽和することがなく、充分な位相補償ができるととも
に、入力の大きさが変わった場合にクランプ回路のオン
オフのを高速に切替えることができる。
【図１】本発明の受光アンプ回路の実施の形態の一例を
示す回路図である。
示す回路図である。
【図２】本発明の受光アンプ回路の位相補償コンデンサ
の構成部分を示す断面図である。
の構成部分を示す断面図である。
【図３】本発明の受光アンプ回路の構成を示す他の回路
図の例である。
図の例である。
【図４】その受光アンプ回路のピーキングコンデンサ部
分の構造断面図である。
分の構造断面図である。
【図５】本発明の他の実施の形態の受光アンプ回路の構
成を示す回路図の例である。
成を示す回路図の例である。
【図６】本発明の他の実施の形態の受光アンプ回路の他
の構成を示す回路図である。
の構成を示す回路図である。
【図７】従来の受光アンプ回路の構成を示す回路図であ
る。
る。
１０ 受光アンプ Ｔ１ 第１の入力端子 Ｔ２ 第２の入力端子 Ｔ０ 出力端子 Ｔ３ 接続点 Ａ１ 差動アンプ ＰＤ フォトダイオード ＣＬＰ クランプ回路 Ｑ１，Ｑ２，Ｑ３ トランジスタ Ｒｆ１ 主帰還抵抗 Ｒｆ２ 副帰還抵抗 Ｃ１ 位相補償コンデンサ Ｃ２ 位相補償コンデンサ Ｃ３ ピーキングコンデンサ Ｃ４ コレクタ基板間容量 Ｒａ１ 抵抗
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/04 10/06 Ｆターム(参考） 5J090 AA01 AA12 AA56 CA25 CA26 CA61 CA65 DN02 FA01 HA19 HA25 HA29 HA44 KA02 KA21 MA11 NN11 QA04 5J092 AA01 AA12 AA56 CA25 CA26 CA61 CA65 FA01 HA19 HA25 HA29 HA44 KA02 KA21 MA11 QA04 UL02 5K002 AA03 CA10 FA03 GA07
Claims (11)
- 【請求項１】 光信号を受信するフォトダイオードと、
基準電圧が入力される第１の入力端子および該フォトダ
イオードの出力電流が入力される第２の入力端子を有す
る差動アンプと、該差動アンプの出力端子と該第２の入
力端子間に設けられた主帰還抵抗と、該主帰還抵抗に並
列に接続される第１の位相補償コンデンサと、該主帰還
抵抗に並列に設けられ、該主帰還抵抗の電流をバイパス
するスイッチング特性を持つ素子と該主帰還抵抗より小
さい抵抗の副帰還抵抗との直列回路を有するクランプ回
路と、を備えた受光アンプ回路。 - 【請求項２】 前記クランプ回路が、前記副帰還抵抗と
該副帰還抵抗に並列に接続された第２の位相補償コンデ
ンサからなる並列回路と、該並列回路と直列に接続され
た前記スイッチング素子であるダイオード接続のトラン
ジスタであることを特徴とする請求項１に記載の受光ア
ンプ回路。 - 【請求項３】 全ての素子が第１の極性の半導体基板上
にモノリシックに集積されており、前記クランプ回路
が、前記差動アンプの前記出力端子から前記第２の入力
端子に、前記ダイオード接続のトランジスタ、前記副帰
還抵抗と該副帰還抵抗と並列に接続された前記コンデン
サの並列回路の順に、直列に接続されたものであること
を特徴とする請求項２に記載の受光アンプ回路。 - 【請求項４】 前記第２の位相補償コンデンサが、第１
の極性の半導体基板上に前記トランジスタのコレクタと
同一極性の第２の極性の半導体層が積層されており、該
半導体層上に形成された絶縁層の上に設けられている請
求項３に記載の受光アンプ回路。 - 【請求項５】 前記副帰還抵抗および前記第２の位相補
償コンデンサの並列回路と前記ダイオード接続のトラン
ジスタとの直列接続の接続部と接地との間に、さらに第
２のコンデンサが設けられている請求項２に記載の受光
アンプ回路。 - 【請求項６】 第１の極性の半導体基板と、この半導体
基板上に積層された第２の極性の半導体層と、該第１の
極性の半導体基板と該第２の極性の半導体層との接合部
に所定の面積の該第２の極性の高濃度半導体層をさらに
有し、前記第２のコンデンサが、該第２の極性の半導体
層と該基板間の接合容量と、該所定の面積の該第２の極
性の高濃度半導体層と該半導体基板間の接合容量と、を
加算して前記第２のコンデンサの容量値を形成したこと
を特徴とする請求項５に記載の受光アンプ回路。 - 【請求項７】 前記クランプ回路の前記トランジスタ
に、少なくとも１個以上のダイオード接続のトランジス
タが直列に接続されている請求項２に記載の受光アンプ
回路。 - 【請求項８】 前記クランプ回路を構成する副帰還抵抗
の抵抗値が１ｋΩ以上である請求項１から７のいずれか
に記載の受光アンプ回路。 - 【請求項９】 前記クランプ回路を構成する副帰還抵抗
に並列に接続されたコンデンサの容量が１ｐＦ以下であ
る請求項１から７のいずれかに記載の受光アンプ回路。 - 【請求項１０】 光信号を受信するフォトダイオード
と、基準電圧が入力される第１の入力端子および該フォ
トダイオードの出力電流が入力される第２の入力端子を
有する差動アンプと、該差動アンプの出力端子と該第２
の入力端子間に設けられた主帰還抵抗および該主帰還抵
抗の抵抗値より小さい抵抗値の副帰還抵抗および位相補
償コンデンサの並列回路と該並列回路と直列に接続され
たダイオード接続のトランジスタとを有し、該主帰還抵
抗と並列に設けられたクランプ回路と、を備えた受光ア
ンプ回路。 - 【請求項１１】 前記クランプ回路の前記ダイオード接
続のトランジスタが、直列または並列に接続された２個
以上のダイオード接続のトランジスタで構成されている
請求項１０に記載の受光アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046636A JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000046636A JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237653A true JP2001237653A (ja) | 2001-08-31 |
| JP3786556B2 JP3786556B2 (ja) | 2006-06-14 |
Family
ID=18569015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000046636A Expired - Fee Related JP3786556B2 (ja) | 2000-02-23 | 2000-02-23 | 受光アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786556B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404282B2 (en) * | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
| DE102004009684A1 (de) * | 2004-02-27 | 2005-06-09 | Infineon Technologies Ag | Transimpedanzverstärkeranordnung für hohe Schaltfrequenzen |
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
| EP2498052A3 (en) * | 2011-03-08 | 2014-08-06 | Honeywell International Inc. | High-linearity signal-processing amplifier |
| JP2019054438A (ja) * | 2017-09-15 | 2019-04-04 | アズビル株式会社 | 光電センサ |
| CN111175559A (zh) * | 2018-11-09 | 2020-05-19 | 基思利仪器有限责任公司 | 多级电流测量架构 |
| WO2023280137A1 (zh) * | 2021-07-09 | 2023-01-12 | 华为技术有限公司 | 跨阻放大器及跨阻放大器的控制方法 |
-
2000
- 2000-02-23 JP JP2000046636A patent/JP3786556B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404282B2 (en) * | 2000-05-12 | 2002-06-11 | Nec Corporation | Preamplification circuit |
| DE102004009684A1 (de) * | 2004-02-27 | 2005-06-09 | Infineon Technologies Ag | Transimpedanzverstärkeranordnung für hohe Schaltfrequenzen |
| DE102004009684B4 (de) * | 2004-02-27 | 2014-12-24 | Infineon Technologies Ag | Transimpedanzverstärkeranordnung für hohe Schaltfrequenzen |
| EP2498052A3 (en) * | 2011-03-08 | 2014-08-06 | Honeywell International Inc. | High-linearity signal-processing amplifier |
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
| JP2019054438A (ja) * | 2017-09-15 | 2019-04-04 | アズビル株式会社 | 光電センサ |
| CN111175559A (zh) * | 2018-11-09 | 2020-05-19 | 基思利仪器有限责任公司 | 多级电流测量架构 |
| WO2023280137A1 (zh) * | 2021-07-09 | 2023-01-12 | 华为技术有限公司 | 跨阻放大器及跨阻放大器的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3786556B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532471A (en) | Optical transimpedance amplifier with high dynamic range | |
| US6864751B1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
| KR0156021B1 (ko) | 이득 레벨들간의 고속 스위칭이 가능하고 광범위한 입사광량에 걸쳐 충분한 신호대 잡음비를 얻을 수 있는 수광/증폭 장치 | |
| JP4019439B2 (ja) | Ｃｃｄ型電荷転送読出し用レジスタの電荷／電圧変換装置 | |
| JP3786556B2 (ja) | 受光アンプ回路 | |
| JPS5968028A (ja) | 信号変換器及び電子回路 | |
| JPH10290127A (ja) | 電流／電圧変換ｉｃ及び光電気変換ｉｃ | |
| JP2534407B2 (ja) | 増幅器 | |
| JPH0580163B2 (ja) | ||
| JP3242422B2 (ja) | 広帯域増幅器 | |
| JP3142214B2 (ja) | 受光増幅装置 | |
| EP0480410B1 (en) | Infrared ray receiving circuit | |
| US4453134A (en) | High voltage operational amplifier | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| JP2988795B2 (ja) | 受光増幅装置 | |
| JP3535029B2 (ja) | 受光増幅回路 | |
| WO2002017402A2 (en) | Wideband differential amplifier and summing circuit including such wideband differential amplifier | |
| JPH06177663A (ja) | 光電気変換トランジスタ回路 | |
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| JP2765257B2 (ja) | 増幅回路 | |
| JP3521064B2 (ja) | 受光アンプ回路 | |
| JP3339928B2 (ja) | 受光増幅装置 | |
| JP2001284969A (ja) | 電力増幅器 | |
| JP2002344253A (ja) | 半導体集積回路装置及びこれを用いた光ピックアップ装置 | |
| JP3616957B2 (ja) | アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060119 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |