JP3521064B2 - 受光アンプ回路 - Google Patents
受光アンプ回路Info
- Publication number
- JP3521064B2 JP3521064B2 JP12316899A JP12316899A JP3521064B2 JP 3521064 B2 JP3521064 B2 JP 3521064B2 JP 12316899 A JP12316899 A JP 12316899A JP 12316899 A JP12316899 A JP 12316899A JP 3521064 B2 JP3521064 B2 JP 3521064B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- light receiving
- amplifier circuit
- receiving amplifier
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ゲイン抵抗と位相
補償容量の並列接続回路を直列に複数接続した帰還回路
を有する受光アンプ回路に関する。
補償容量の並列接続回路を直列に複数接続した帰還回路
を有する受光アンプ回路に関する。
【０００２】
【従来の技術】最近では、ＣＤ−ＲＯＭドライブやＤＶ
Ｄドライブの回転数の高速化に伴い、受光アンプ回路に
も高速な信号処理が求められている。
Ｄドライブの回転数の高速化に伴い、受光アンプ回路に
も高速な信号処理が求められている。
【０００３】従来の受光アンプ回路では、負帰還回路に
ゲイン抵抗Ｒｆと位相補償容量Ｃｆの並列接続回路を用
いて回路の周波数応答を制御していた。このとき、負帰
還回路のカットオフ周波数ｆｃは、ｆｃ＝１／（２π・
Ｒｆ・Ｃｆ）で示されるので、周波数応答を向上させる
には、ゲイン抵抗Ｒｆ、位相補償容量Ｃｆを減少させれ
ば良い。
ゲイン抵抗Ｒｆと位相補償容量Ｃｆの並列接続回路を用
いて回路の周波数応答を制御していた。このとき、負帰
還回路のカットオフ周波数ｆｃは、ｆｃ＝１／（２π・
Ｒｆ・Ｃｆ）で示されるので、周波数応答を向上させる
には、ゲイン抵抗Ｒｆ、位相補償容量Ｃｆを減少させれ
ば良い。
【０００４】しかしながら、ゲイン抵抗Ｒｆは、ディス
クからの入力光と、受光アンプ回路から取出したい出力
信号から決定されており、大きく変更することはできな
い。従って、高速化のためには位相補償容量Ｃｆを減少
させれば良いが、集積回路では容量を小さくしすぎると
容量値の精度が悪くなるため、位相補償容量Ｃｆを限り
なく小さくすることはできない。
クからの入力光と、受光アンプ回路から取出したい出力
信号から決定されており、大きく変更することはできな
い。従って、高速化のためには位相補償容量Ｃｆを減少
させれば良いが、集積回路では容量を小さくしすぎると
容量値の精度が悪くなるため、位相補償容量Ｃｆを限り
なく小さくすることはできない。
【０００５】そこで、ゲイン抵抗Ｒｆを分割し、その各
々に位相補償容量Ｃｆを接続する方法が用いられるよう
になった。具体的には、例えば、図９に示すように、受
光素子９１からの信号を増幅するためのアンプ９２の負
帰還回路を、ゲイン抵抗９４と位相補償容量９５の並列
接続回路と、ゲイン抵抗９６と位相補償容量９７との並
列接続回路が直列に接続された構成として、受光アンプ
回路の周波数応答を制御していた。
々に位相補償容量Ｃｆを接続する方法が用いられるよう
になった。具体的には、例えば、図９に示すように、受
光素子９１からの信号を増幅するためのアンプ９２の負
帰還回路を、ゲイン抵抗９４と位相補償容量９５の並列
接続回路と、ゲイン抵抗９６と位相補償容量９７との並
列接続回路が直列に接続された構成として、受光アンプ
回路の周波数応答を制御していた。
【０００６】このように、複数のゲイン抵抗Ｒｆと位相
補償容量Ｃｆの並列接続回路を直列に接続した回路を用
いれば、大きい容量で比較的高速な受光アンプ回路を構
成できる。例えば、図９に示すように、ゲイン抵抗Ｒｆ
を２分割すれば、上述のカットオフ周波数の式より、２
倍の位相補償容量Ｃｆで同等の応答周波数を得られるこ
とが分かる。
補償容量Ｃｆの並列接続回路を直列に接続した回路を用
いれば、大きい容量で比較的高速な受光アンプ回路を構
成できる。例えば、図９に示すように、ゲイン抵抗Ｒｆ
を２分割すれば、上述のカットオフ周波数の式より、２
倍の位相補償容量Ｃｆで同等の応答周波数を得られるこ
とが分かる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
従来技術による場合、ゲイン抵抗Ｒｆを細かく分割しす
ぎるとゲイン抵抗Ｒｆの精度が失われるという問題が生
じる。しかも、選択できるゲイン抵抗Ｒｆや位相補償容
量Ｃｆの値には上述したように一定の制限があるため自
由に設定することができない。このため、従来技術によ
る受光アンプ回路では、信号処理の高速化を十分に図る
ことができないという問題があった。
従来技術による場合、ゲイン抵抗Ｒｆを細かく分割しす
ぎるとゲイン抵抗Ｒｆの精度が失われるという問題が生
じる。しかも、選択できるゲイン抵抗Ｒｆや位相補償容
量Ｃｆの値には上述したように一定の制限があるため自
由に設定することができない。このため、従来技術によ
る受光アンプ回路では、信号処理の高速化を十分に図る
ことができないという問題があった。
【０００８】本発明は、こうした従来技術の課題を解決
するものであり、応答周波数を向上させ、信号処理のよ
り一層の高速化を図ることができる受光アンプ回路を提
供することを目的とする。
するものであり、応答周波数を向上させ、信号処理のよ
り一層の高速化を図ることができる受光アンプ回路を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、ゲイン抵抗と
位相補償容量の並列接続回路を直列に複数接続した帰還
回路を有する受光アンプ回路において、該並列接続回路
同士の接続点と接地間に容量を接続しており、そのこと
により上記目的が達成される。
位相補償容量の並列接続回路を直列に複数接続した帰還
回路を有する受光アンプ回路において、該並列接続回路
同士の接続点と接地間に容量を接続しており、そのこと
により上記目的が達成される。
【００１０】前記並列接続回路同士の接続点と接地間に
接続される前記容量が、前記位相補償容量に付随する寄
生容量である構成とすることができる。
接続される前記容量が、前記位相補償容量に付随する寄
生容量である構成とすることができる。
【００１１】前記位相補償容量の片側端子がＮ型半導体
層で構成され、前記寄生容量が、接地されるＰ型基板と
該Ｎ型半導体層の間の接合容量で構成されるようにして
もよい。
層で構成され、前記寄生容量が、接地されるＰ型基板と
該Ｎ型半導体層の間の接合容量で構成されるようにして
もよい。
【００１２】前記位相補償容量の片側端子がＮ型半導体
層で構成され、前記寄生容量が、接地されるＰ型基板
と、該Ｎ型半導体層と該Ｐ型基板の間に形成された高濃
度のＮ型不純物拡散層の間の接合容量で構成されるよう
にしてもよい。
層で構成され、前記寄生容量が、接地されるＰ型基板
と、該Ｎ型半導体層と該Ｐ型基板の間に形成された高濃
度のＮ型不純物拡散層の間の接合容量で構成されるよう
にしてもよい。
【００１３】前記位相補償容量の片側端子がＮ型半導体
層で構成され、前記寄生容量が、接地されるＰ型基板と
該Ｎ型半導体層の間に形成された高濃度のＰ型不純物拡
散層と、該Ｎ型半導体層の間の接合容量で構成されるよ
うにしてもよい。
層で構成され、前記寄生容量が、接地されるＰ型基板と
該Ｎ型半導体層の間に形成された高濃度のＰ型不純物拡
散層と、該Ｎ型半導体層の間の接合容量で構成されるよ
うにしてもよい。
【００１４】以下に、本発明の作用について説明する。
【００１５】上記構成によれば、ゲイン抵抗と位相補償
容量の並列接続回路を直列に複数接続した帰還回路に電
流を流したとき、この帰還回路は、電流の周波数が上が
れば電圧が低下する積分器として作用する。
容量の並列接続回路を直列に複数接続した帰還回路に電
流を流したとき、この帰還回路は、電流の周波数が上が
れば電圧が低下する積分器として作用する。
【００１６】これに対して、帰還回路の並列接続回路同
士の接続点と接地との間に接続した容量は、周波数が上
がれば電圧が上がる微分器として作用する。
士の接続点と接地との間に接続した容量は、周波数が上
がれば電圧が上がる微分器として作用する。
【００１７】従って、この帰還回路の積分器の作用と微
分器の作用により、受光アンプ回路の高速化を図ること
が可能となる。
分器の作用により、受光アンプ回路の高速化を図ること
が可能となる。
【００１８】並列接続回路同士の接続点と接地間に接続
される容量が、位相補償容量に付随する寄生容量である
構成にすると、チップ内に新たに容量を追加する必要が
無くなるので、チップ面積の増大を抑えられる。尚、こ
の場合には容量の接地側の配線を引き出すことが必要に
なる。
される容量が、位相補償容量に付随する寄生容量である
構成にすると、チップ内に新たに容量を追加する必要が
無くなるので、チップ面積の増大を抑えられる。尚、こ
の場合には容量の接地側の配線を引き出すことが必要に
なる。
【００１９】これに対し、位相補償容量の片側端子がＮ
型半導体層で構成され、寄生容量が、接地されるＰ型基
板とＮ型半導体層の間の接合容量で構成されるようにす
ると、寄生容量の接地側はＰ型基板によって接続される
ため、接地の配線を引き出す必要はなくなり、チップ面
積をさらに縮小することが可能となる。
型半導体層で構成され、寄生容量が、接地されるＰ型基
板とＮ型半導体層の間の接合容量で構成されるようにす
ると、寄生容量の接地側はＰ型基板によって接続される
ため、接地の配線を引き出す必要はなくなり、チップ面
積をさらに縮小することが可能となる。
【００２０】位相補償容量の片側端子がＮ型半導体層で
構成され、寄生容量が、接地されるＰ型基板と、Ｎ型半
導体層とＰ型基板の間に形成された高濃度のＮ型不純物
拡散層の間の接合容量で構成されるようにすると、高濃
度のＮ型不純物拡散層により寄生容量が増大するので、
受光アンプ回路の信号処理のより一層の高速化を図るこ
とが可能となる。ここで、接合容量は、ＰＮ接合に逆バ
イアスを印加したとき生じる空乏眉が絶縁膜のような役
割をするため発生するが、この空乏層は半導体の濃度が
濃いほど薄くなり、これに応じて接合容量は増える。
構成され、寄生容量が、接地されるＰ型基板と、Ｎ型半
導体層とＰ型基板の間に形成された高濃度のＮ型不純物
拡散層の間の接合容量で構成されるようにすると、高濃
度のＮ型不純物拡散層により寄生容量が増大するので、
受光アンプ回路の信号処理のより一層の高速化を図るこ
とが可能となる。ここで、接合容量は、ＰＮ接合に逆バ
イアスを印加したとき生じる空乏眉が絶縁膜のような役
割をするため発生するが、この空乏層は半導体の濃度が
濃いほど薄くなり、これに応じて接合容量は増える。
【００２１】位相補償容量の片側端子がＮ型半導体層で
構成され、寄生容量が、接地されるＰ型基板とＮ型半導
体層の間に形成された高濃度のＰ型不純物拡散層と、Ｎ
型半導体層の間の接合容量で構成されるようにすると、
高濃度のＰ型不純物拡散層により寄生容量が増大するの
で、受光アンプ回路の信号処理のより一層の高速化を図
ることが可能となる。
構成され、寄生容量が、接地されるＰ型基板とＮ型半導
体層の間に形成された高濃度のＰ型不純物拡散層と、Ｎ
型半導体層の間の接合容量で構成されるようにすると、
高濃度のＰ型不純物拡散層により寄生容量が増大するの
で、受光アンプ回路の信号処理のより一層の高速化を図
ることが可能となる。
【００２２】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。
面に基づいて具体的に説明する。
【００２３】本発明は、ゲイン抵抗と位相補償容量の並
列接続回路を直列に複数接続した帰還回路を有する受光
アンプ回路において、並列接続回路同士の接続点と接地
間に容量を接続した構成からなる。
列接続回路を直列に複数接続した帰還回路を有する受光
アンプ回路において、並列接続回路同士の接続点と接地
間に容量を接続した構成からなる。
【００２４】具体的には、例えば、図１に示すように、
受光アンプ回路１は、受光素子１１からの信号を増幅す
るための初段アンプ１２と後段アンプ１３の２段の増幅
器からなる。この初段アンプ１２の帰還回路は、ゲイン
抵抗１４と位相補償容量１５の並列接続回路と、ゲイン
抵抗１６と位相補償容量１７との並列接続回路が直列に
接続されており、これらの並列接続回路同士の接続点と
接地間に容量１８が接続されている。この容量１８が微
分器として作用し、受光アンプ回路１の高速化に寄与す
る。
受光アンプ回路１は、受光素子１１からの信号を増幅す
るための初段アンプ１２と後段アンプ１３の２段の増幅
器からなる。この初段アンプ１２の帰還回路は、ゲイン
抵抗１４と位相補償容量１５の並列接続回路と、ゲイン
抵抗１６と位相補償容量１７との並列接続回路が直列に
接続されており、これらの並列接続回路同士の接続点と
接地間に容量１８が接続されている。この容量１８が微
分器として作用し、受光アンプ回路１の高速化に寄与す
る。
【００２５】ここで、上記構成の受光アンプ回路によれ
ば、応答周波数を向上させ、信号処理のより一層の高速
化を図ることができる理由について、以下に詳しく説明
する。
ば、応答周波数を向上させ、信号処理のより一層の高速
化を図ることができる理由について、以下に詳しく説明
する。
【００２６】図２（ａ）は、ゲイン抵抗Ｒｆと位相補償
容量Ｃｆの並列接続回路を２個直列に接続し、その接続
点と接地の間に容量Ｃ１を接続した本発明の帰還回路の
一例を示し、図２（ｂ）は、ゲイン抵抗Ｒｆと位相補償
容量Ｃｆの並列接続回路を２個直列に接続しただけの従
来の帰還回路の一例を示す。
容量Ｃｆの並列接続回路を２個直列に接続し、その接続
点と接地の間に容量Ｃ１を接続した本発明の帰還回路の
一例を示し、図２（ｂ）は、ゲイン抵抗Ｒｆと位相補償
容量Ｃｆの並列接続回路を２個直列に接続しただけの従
来の帰還回路の一例を示す。
【００２７】図２（ｂ）に示す従来の帰還回路に電流ｉ
０を流したとき、その両端に発生する電圧をｖ０とすれ
ば、｜ｖ０／ｉ０｜は、下記の（１）式 ｜ｖ０／ｉ０｜＝２Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝1/2（ω＝２πｆ）・ ・・（１） で表される。
０を流したとき、その両端に発生する電圧をｖ０とすれ
ば、｜ｖ０／ｉ０｜は、下記の（１）式 ｜ｖ０／ｉ０｜＝２Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝1/2（ω＝２πｆ）・ ・・（１） で表される。
【００２８】この（１）式は、図３に示すように、周波
数が高くなると、あるカットオフ周波数から｜ｖ／ｉ｜
が低下する積分器としての作用を示す。この時、帰還回
路のカットオフ周波数ｆｃ０は、ｆｃ０＝１／（２π・
Ｒｆ・Ｃｆ）となる。
数が高くなると、あるカットオフ周波数から｜ｖ／ｉ｜
が低下する積分器としての作用を示す。この時、帰還回
路のカットオフ周波数ｆｃ０は、ｆｃ０＝１／（２π・
Ｒｆ・Ｃｆ）となる。
【００２９】これに対して、図２（ａ）に示す本発明の
帰還回路に電流ｉ１を流したとき、その両端に発生する
電圧をｖ１とすれば、｜ｖ１／ｉ１｜は、下記の（２）
式 ｜ｖ１／ｉ１｜＝［２Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝1/2]＋[ω・Ｃ１・ Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝〕・・・（２） で表され、上記（１）式に、第２項を加えた形になる。
帰還回路に電流ｉ１を流したとき、その両端に発生する
電圧をｖ１とすれば、｜ｖ１／ｉ１｜は、下記の（２）
式 ｜ｖ１／ｉ１｜＝［２Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝1/2]＋[ω・Ｃ１・ Ｒｆ／｛１＋（ω・Ｃｆ・Ｒｆ）2｝〕・・・（２） で表され、上記（１）式に、第２項を加えた形になる。
【００３０】この第２項は、図４に示すように、｜ｖ／
ｉ｜がω＝０のとき零であり、周波数が高くなると、あ
るカットオフ周波数まで｜ｖ／ｉ｜が大きくなる微分器
の作用を示す。
ｉ｜がω＝０のとき零であり、周波数が高くなると、あ
るカットオフ周波数まで｜ｖ／ｉ｜が大きくなる微分器
の作用を示す。
【００３１】尚、上記（２）式の第１項は、従来と同様
に、図３に示すように、周波数が高くなると、あるカッ
トオフ周波数から｜ｖ／ｉ｜が低下する積分器としての
作用を示す。
に、図３に示すように、周波数が高くなると、あるカッ
トオフ周波数から｜ｖ／ｉ｜が低下する積分器としての
作用を示す。
【００３２】これらの結果から、ω＝０では｜ｖ０／ｉ
０｜＝｜ｖ１／ｉ１｜で、ｆ＝ｆｃ０＝１／（２π・Ｒ
ｆ・Ｃｆ）のとき｜ｖ０／ｉ０｜＜｜ｖ１／ｉ１｜とな
る。カットオフ周波数ｆｃとは、｜ｖ／ｉ｜がω＝０の
ときに対して３ｄＢ程度低くなる周波数であるから、図
２（ａ）に示すＣ１を接続した帰還回路の方が、図５に
示すように、カットオフ周波数は高域にシフトすること
が分かる。即ち、高速な受光アンプ回路を実現できる。
０｜＝｜ｖ１／ｉ１｜で、ｆ＝ｆｃ０＝１／（２π・Ｒ
ｆ・Ｃｆ）のとき｜ｖ０／ｉ０｜＜｜ｖ１／ｉ１｜とな
る。カットオフ周波数ｆｃとは、｜ｖ／ｉ｜がω＝０の
ときに対して３ｄＢ程度低くなる周波数であるから、図
２（ａ）に示すＣ１を接続した帰還回路の方が、図５に
示すように、カットオフ周波数は高域にシフトすること
が分かる。即ち、高速な受光アンプ回路を実現できる。
【００３３】ところで、帰還回路に上記の容量Ｃ１を接
続しようとすれば、容量Ｃ１の分だけチップ面積が増大
する。これに対して、並列接続回路同士の接続点と接地
間に接続される容量が、位相補償容量Ｃｆに付随する寄
生容量である構成とすれば、チップ内に新たに容量を追
加する必要が無くなるので、チップ面積の増大を抑えら
れる。尚、この場合には容量Ｃ１の接地側の配線を引き
出すことが必要になる。
続しようとすれば、容量Ｃ１の分だけチップ面積が増大
する。これに対して、並列接続回路同士の接続点と接地
間に接続される容量が、位相補償容量Ｃｆに付随する寄
生容量である構成とすれば、チップ内に新たに容量を追
加する必要が無くなるので、チップ面積の増大を抑えら
れる。尚、この場合には容量Ｃ１の接地側の配線を引き
出すことが必要になる。
【００３４】以下に、本発明の受光アンプ回路における
位相補償容量と寄生容量の具体的な構成例を図面に基づ
いて詳しく説明する。
位相補償容量と寄生容量の具体的な構成例を図面に基づ
いて詳しく説明する。
【００３５】（実施形態１）図６に、本発明の実施形態
１による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層２２で構成され、寄生容量が、接地されるＰ
型基板２１とＮ型半導体層２２の間の接合容量で構成さ
れる。
１による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層２２で構成され、寄生容量が、接地されるＰ
型基板２１とＮ型半導体層２２の間の接合容量で構成さ
れる。
【００３６】具体的には、図６に示すように、位相補償
容量は、Ｐ型基板２１上に形成されたＮ型半導体層２２
と金属層２３の間に絶縁膜２４を挟んだ構成からなり、
Ｎ型半導体層２２はＰ型半導体層２５、２６で他の素子
から分離されている。接地されるＰ型基板２１とＮ型半
導体層２２間の寄生容量が、図１に示す容量１８に相当
する。
容量は、Ｐ型基板２１上に形成されたＮ型半導体層２２
と金属層２３の間に絶縁膜２４を挟んだ構成からなり、
Ｎ型半導体層２２はＰ型半導体層２５、２６で他の素子
から分離されている。接地されるＰ型基板２１とＮ型半
導体層２２間の寄生容量が、図１に示す容量１８に相当
する。
【００３７】この構成によれば、寄生容量の接地側はＰ
型基板２１によって接続されるため、接地の配線を引き
出す必要はなくなり、チップ面積をさらに縮小すること
ができる。
型基板２１によって接続されるため、接地の配線を引き
出す必要はなくなり、チップ面積をさらに縮小すること
ができる。
【００３８】（実施形態２）図７に、本発明の実施形態
２による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層３２で構成され、寄生容量が、接地されるＰ
型基板３１と、Ｎ型半導体層３２とＰ型基板３１の間に
形成された高濃度のＮ型不純物拡散層３７の間の接合容
量で構成される。
２による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層３２で構成され、寄生容量が、接地されるＰ
型基板３１と、Ｎ型半導体層３２とＰ型基板３１の間に
形成された高濃度のＮ型不純物拡散層３７の間の接合容
量で構成される。
【００３９】具体的には、図７に示すように、位相補償
容量は、Ｐ型基板３１上に形成されたＮ型半導体層３２
と金属層３３の間に絶縁膜３４を挟んだ構成からなり、
Ｎ型半導体層３２はＰ型半導体層３５、３６で他の素子
から分離されている。Ｎ型半導体層３２とＰ型基板３１
の間には、高濃度のＮ型不純物拡散層３７が形成されて
おり、接地されるＰ型基板３１と、この高濃度のＮ型不
純物拡散層３７の間の接合容量からなる寄生容量が、図
１に示す容量１８に相当する。
容量は、Ｐ型基板３１上に形成されたＮ型半導体層３２
と金属層３３の間に絶縁膜３４を挟んだ構成からなり、
Ｎ型半導体層３２はＰ型半導体層３５、３６で他の素子
から分離されている。Ｎ型半導体層３２とＰ型基板３１
の間には、高濃度のＮ型不純物拡散層３７が形成されて
おり、接地されるＰ型基板３１と、この高濃度のＮ型不
純物拡散層３７の間の接合容量からなる寄生容量が、図
１に示す容量１８に相当する。
【００４０】この構成によれば、高濃度のＮ型不純物拡
散層３７により寄生容量が増大するので、受光アンプ回
路の信号処理のより一層の高速化を図ることができる。
散層３７により寄生容量が増大するので、受光アンプ回
路の信号処理のより一層の高速化を図ることができる。
【００４１】（実施形態３）図８に、本発明の実施形態
３による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層４２で構成され、寄生容量が、接地されるＰ
型基板４１とＮ型半導体層４２の間に形成された高濃度
のＰ型不純物拡散層４７と、Ｎ型半導体層４２の間の接
合容量で構成される。
３による受光アンプ回路における位相補償容量と寄生容
量の構成例を示しており、位相補償容量の片側端子がＮ
型半導体層４２で構成され、寄生容量が、接地されるＰ
型基板４１とＮ型半導体層４２の間に形成された高濃度
のＰ型不純物拡散層４７と、Ｎ型半導体層４２の間の接
合容量で構成される。
【００４２】具体的には、図８に示すように、位相補償
容量は、Ｐ型基板４１上に形成されたＮ型半導体層４２
と金属層４３の間に絶縁膜４４を挟んだ構成からなり、
Ｎ型半導体層４２はＰ型半導体層４５、４６で他の素子
から分離されている。Ｎ型半導体層４２とＰ型基板４１
の間には、高濃度のＰ型不純物拡散層４７が形成されて
おり、接地されるＰ型基板４１と、この高濃度のＰ型不
純物拡散層４７の間の接合容量からなる寄生容量が、図
１に示す容量１８に相当する。
容量は、Ｐ型基板４１上に形成されたＮ型半導体層４２
と金属層４３の間に絶縁膜４４を挟んだ構成からなり、
Ｎ型半導体層４２はＰ型半導体層４５、４６で他の素子
から分離されている。Ｎ型半導体層４２とＰ型基板４１
の間には、高濃度のＰ型不純物拡散層４７が形成されて
おり、接地されるＰ型基板４１と、この高濃度のＰ型不
純物拡散層４７の間の接合容量からなる寄生容量が、図
１に示す容量１８に相当する。
【００４３】この構成によれば、高濃度のＰ型不純物拡
散層４７により寄生容量が増大するので、受光アンプ回
路の信号処理のより一層の高速化を図ることができる。
散層４７により寄生容量が増大するので、受光アンプ回
路の信号処理のより一層の高速化を図ることができる。
【００４４】尚、本発明の受光アンプ回路は、上述した
各実施形態の具体的構成に限定されるものではない。
各実施形態の具体的構成に限定されるものではない。
【００４５】
【発明の効果】以上説明したように、本発明の受光アン
プ回路によれば、ゲイン抵抗と位相補償容量の並列接続
回路を直列に複数接続した帰還回路を有する受光アンプ
回路において、並列接続回路同士の接続点と接地間に容
量を接続しているので、帰還回路が積分器の作用と微分
器の作用を併せ持つことにより、受光アンプ回路の応答
周波数を向上させ、信号処理のより一層の高速化を図る
ことができる。
プ回路によれば、ゲイン抵抗と位相補償容量の並列接続
回路を直列に複数接続した帰還回路を有する受光アンプ
回路において、並列接続回路同士の接続点と接地間に容
量を接続しているので、帰還回路が積分器の作用と微分
器の作用を併せ持つことにより、受光アンプ回路の応答
周波数を向上させ、信号処理のより一層の高速化を図る
ことができる。
【００４６】並列接続回路同士の接続点と接地間に接続
される容量が、位相補償容量に付随する寄生容量である
構成にすると、チップ内に新たに容量を追加する必要が
無くなるので、チップ面積の増大を抑えられる。尚、こ
の場合には容量の接地側の配線を引き出すことが必要に
なる。
される容量が、位相補償容量に付随する寄生容量である
構成にすると、チップ内に新たに容量を追加する必要が
無くなるので、チップ面積の増大を抑えられる。尚、こ
の場合には容量の接地側の配線を引き出すことが必要に
なる。
【００４７】これに対し、位相補償容量の片側端子がＮ
型半導体層で構成され、寄生容量が、接地されるＰ型基
板とＮ型半導体層の間の接合容量で構成されるようにす
ると、寄生容量の接地側はＰ型基板によって接続される
ため、接地の配線を引き出す必要はなくなり、チップ面
積をさらに縮小することができる。
型半導体層で構成され、寄生容量が、接地されるＰ型基
板とＮ型半導体層の間の接合容量で構成されるようにす
ると、寄生容量の接地側はＰ型基板によって接続される
ため、接地の配線を引き出す必要はなくなり、チップ面
積をさらに縮小することができる。
【００４８】受光アンプ回路を用いるとき、寄生容量だ
けでは十分な容量値を得られない場合が考えられる。こ
の場合に、位相補償容量の片側端子がＮ型半導体層で構
成され、寄生容量が、接地されるＰ型基板と、Ｎ型半導
体層とＰ型基板の間に形成された高濃度のＮ型不純物拡
散層の間の接合容量で構成されるようにすると、高濃度
のＮ型不純物拡散層により寄生容量が増大するので、受
光アンプ回路の信号処理のより一層の高速化を図ること
ができる。
けでは十分な容量値を得られない場合が考えられる。こ
の場合に、位相補償容量の片側端子がＮ型半導体層で構
成され、寄生容量が、接地されるＰ型基板と、Ｎ型半導
体層とＰ型基板の間に形成された高濃度のＮ型不純物拡
散層の間の接合容量で構成されるようにすると、高濃度
のＮ型不純物拡散層により寄生容量が増大するので、受
光アンプ回路の信号処理のより一層の高速化を図ること
ができる。
【００４９】同様に、位相補償容量の片側端子がＮ型半
導体層で構成され、寄生容量が、接地されるＰ型基板と
Ｎ型半導体層の間に形成された高濃度のＰ型不純物拡散
層と、Ｎ型半導体層の間の接合容量で構成されるように
すると、高濃度のＰ型不純物拡散層により寄生容量が増
大するので、受光アンプ回路の信号処理のより一層の高
速化を図ることができる。
導体層で構成され、寄生容量が、接地されるＰ型基板と
Ｎ型半導体層の間に形成された高濃度のＰ型不純物拡散
層と、Ｎ型半導体層の間の接合容量で構成されるように
すると、高濃度のＰ型不純物拡散層により寄生容量が増
大するので、受光アンプ回路の信号処理のより一層の高
速化を図ることができる。
【図１】本発明の受光アンプ回路の構成例を示すブロッ
ク図である。
ク図である。
【図２】受光アンプ回路に用いられる帰還回路の構成例
を示す図であって、（ａ）に本発明の帰還回路を、
（ｂ）に従来の帰還回路を示す。
を示す図であって、（ａ）に本発明の帰還回路を、
（ｂ）に従来の帰還回路を示す。
【図３】上記（１）式又は（２）式の第１項で示される
周波数特性を表しており、積分器としての作用を示す図
である。
周波数特性を表しており、積分器としての作用を示す図
である。
【図４】上記（２）式の第２項で示される周波数特性を
表しており、微分器としての作用を示す図である。
表しており、微分器としての作用を示す図である。
【図５】図２に示した各帰還回路の周波数応答の特性を
示す図である。
示す図である。
【図６】本発明の実施形態１による受光アンプ回路にお
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
【図７】本発明の実施形態２による受光アンプ回路にお
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
【図８】本発明の実施形態３による受光アンプ回路にお
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
ける位相補償容量と寄生容量の構成例を示す断面図であ
る。
【図９】従来の受光アンプ回路に用いられる負帰還回路
の構成例を示すブロック図である。
の構成例を示すブロック図である。
１ 受光アンプ回路
１１ 受光素子
１２、１３ アンプ
１４、１６ ゲイン抵抗
１５、１７ 位相補償容量
１８ 容量
２１、３１、４１ Ｐ型基板
２２、３２、４２ Ｎ型半導体層
２３、３３、４３ 金属層
２４、３４、４４ 絶縁膜
２５、２６、３５、３６、４５、４６ Ｐ型半導体層
３７ 高濃度のＮ型不純物拡散層
４７ 高濃度のＰ型不純物拡散層
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
H01L 21/822
H01L 27/04
Claims (5)
- 【請求項１】 ゲイン抵抗と位相補償容量の並列接続回
路を直列に複数接続した帰還回路を有する受光アンプ回
路において、 該並列接続回路同士の接続点と接地間に容量を接続した
受光アンプ回路。 - 【請求項２】 前記並列接続回路同士の接続点と接地間
に接続される前記容量が、前記位相補償容量に付随する
寄生容量である請求項１記載の受光アンプ回路。 - 【請求項３】 前記位相補償容量の片側端子がＮ型半導
体層で構成され、 前記寄生容量が、接地されるＰ型基板と該Ｎ型半導体層
の間の接合容量で構成される請求項２記載の受光アンプ
回路。 - 【請求項４】 前記位相補償容量の片側端子がＮ型半導
体層で構成され、 前記寄生容量が、接地されるＰ型基板と、該Ｎ型半導体
層と該Ｐ型基板の間に形成された高濃度のＮ型不純物拡
散層の間の接合容量で構成される請求項２記載の受光ア
ンプ回路。 - 【請求項５】 前記位相補償容量の片側端子がＮ型半導
体層で構成され、 前記寄生容量が、接地されるＰ型基板と該Ｎ型半導体層
の間に形成された高濃度のＰ型不純物拡散層と、該Ｎ型
半導体層の間の接合容量で構成される請求項２記載の受
光アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12316899A JP3521064B2 (ja) | 1999-04-28 | 1999-04-28 | 受光アンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12316899A JP3521064B2 (ja) | 1999-04-28 | 1999-04-28 | 受光アンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315922A JP2000315922A (ja) | 2000-11-14 |
| JP3521064B2 true JP3521064B2 (ja) | 2004-04-19 |
Family
ID=14853877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12316899A Expired - Fee Related JP3521064B2 (ja) | 1999-04-28 | 1999-04-28 | 受光アンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3521064B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006031833A (ja) | 2004-07-16 | 2006-02-02 | Sharp Corp | 受光アンプ素子、光ピックアップ装置、および光ディスク装置 |
| US7688134B2 (en) | 2005-08-23 | 2010-03-30 | Nec Corporation | Transimpedance amplifier |
| JP5804780B2 (ja) * | 2011-06-03 | 2015-11-04 | キヤノン株式会社 | 固体撮像装置 |
-
1999
- 1999-04-28 JP JP12316899A patent/JP3521064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315922A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2289212C (en) | Active phase splitter | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| JP3521064B2 (ja) | 受光アンプ回路 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPS63136707A (ja) | フィルタ回路およびそれを用いたフィルタ装置 | |
| JPH0320924B2 (ja) | ||
| JPH03123208A (ja) | 差動電流増幅回路 | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| US4335359A (en) | Monolithically integrable lowpass filter circuit | |
| JP3061205B2 (ja) | アクテイブフイルタ回路 | |
| JPH09298437A (ja) | フィルタ回路 | |
| JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
| JP2000353925A (ja) | 電流電圧変換装置及びこの装置を有する受光増幅装置 | |
| RU2319295C1 (ru) | Комплементарный дифференциальный усилитель | |
| JP2856002B2 (ja) | アナログ乗算器回路 | |
| JP3116544B2 (ja) | 遅延回路 | |
| JPS59220959A (ja) | 半導体集積回路 | |
| JP3644144B2 (ja) | 非線型演算ユニット及び神経回路網 | |
| JP3074886B2 (ja) | 増幅器 | |
| JP2626196B2 (ja) | 差動増幅回路 | |
| JPH10335950A (ja) | 差動増幅器 | |
| JP3006981B2 (ja) | 増幅回路 | |
| JPH1022745A (ja) | 半導体装置 | |
| JP2005045485A (ja) | 光受信器 | |
| JP3700338B2 (ja) | ９０度移相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |