JP2005045485A - 光受信器 - Google Patents
光受信器 Download PDFInfo
- Publication number
- JP2005045485A JP2005045485A JP2003202394A JP2003202394A JP2005045485A JP 2005045485 A JP2005045485 A JP 2005045485A JP 2003202394 A JP2003202394 A JP 2003202394A JP 2003202394 A JP2003202394 A JP 2003202394A JP 2005045485 A JP2005045485 A JP 2005045485A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- optical receiver
- capacitor
- light receiving
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】高域遮断周波数特性、低域遮断周波数特性及び耐ノイズ特性に優れた光受信器を提供する。
【解決手段】アノードが基準電位に接続された受光素子2と、前記受光素子2のカソードに一端が接続されたコンデンサCdと、前記コンデンサCdの他端に入力が接続された、入力段にバイアス手段を有する増幅器1と、前記増幅器の反転出力と前記カソード22との間を接続する帰還抵抗RFとを備えたものとして光受信器を構成する。
【選択図】 図1
【解決手段】アノードが基準電位に接続された受光素子2と、前記受光素子2のカソードに一端が接続されたコンデンサCdと、前記コンデンサCdの他端に入力が接続された、入力段にバイアス手段を有する増幅器1と、前記増幅器の反転出力と前記カソード22との間を接続する帰還抵抗RFとを備えたものとして光受信器を構成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、光信号を電気信号に変換する光受信器に関する。
【0002】
【従来の技術】
光信号を電気信号に変換し、増幅する半導体装置の例として、特公平4−67789号公報に記載されたものを図4に示す。
【0003】
この半導体装置は、p型エピタキシャル層42(421は高濃度領域、422は低濃度領域)及びp+型アイソレーション拡散層44と、n型エピタキシャル層43との間で形成されたフォトダイオード(PD)を有し、基板としてp型半導体基板41を用いていることを特徴とする。つまり、フォトダイオードのアノード側が基板になることを特徴とする。この基板は、最低電位、通常は接地電位に接続されて動作する。図中、Wは、p型エピタキシャル層42及びp+型アイソレーション拡散層44中に形成された空乏層領域を示す。
【0004】
なお、n+型エミッタ領域48とp型ベース領域47とn型エピタキシャル層43とはNPNトランジスタを形成し、このNPNトランジスタは、フォトダイオードで生成された電気信号を増幅する。n型エピタキシャル層43表面にはシリコン酸化膜49が形成され、このシリコン酸化膜49上には、コンタクトホールを介して各種領域を接続するアルミニウム電極配線501、502、503が形成されている。46は、コレクタ抵抗を下げるためのn+型埋め込み領域、45は、n+型コンタクト領域である。
【0005】
上述したようなアノード側が接地されたフォトダイオードを用いた光受信器の構成例を、図5〜図7に示す。
【0006】
図5(a)は、従来における第1の光受信器の構成を示す回路ブロック図である。
【0007】
フォトダイオード(PD)31のアノード側が接地され、フォトダイオード31のカソード側が、増幅器30の入力端子301に接続されている。増幅器30はオープンループゲインAで、その反転出力端子302は、負帰還用の抵抗RFを介して入力端子301に接続されている。
【0008】
図5(b)は、増幅器30の構成を示す回路図である。
【0009】
入力端子301は入力トランジスタ(NPN)Tr11のベースに接続され、入力トランジスタTr11のエミッタは接地電位に、コレクタは抵抗RL1を介して電源電位Vccに、接続されている。また、抵抗RL1の接地電位側は出力トランジスタ(NPN)Tr12のベースに接続され、出力トランジスタTr12のコレクタは上述の電源電位Vccに、エミッタは抵抗RL2を介して接地電位に接続されている。
【0010】
この回路構造では、フォトダイオード31(図5(a)参照)に、入力トランジスタTr11におけるベース−エミッタ間の電圧VBE(シリコントランジスタの場合0.8V程度)しか逆バイアス電圧を印加できない。フォトダイオード31に加わる逆バイアス電圧が小さいと、空乏層が拡がらず、接合容量が大きくなる。このため、十分な帯域、つまり、十分な高域周波数特性を確保することができない。
【0011】
図6は、従来における第2の光受信器の構成を示す回路ブロック図である。
【0012】
図6に示すように、フォトダイオード31に逆バイアス電圧を印加するための電源Vccが配置され、この電源Vccから抵抗RB1、抵抗RB2を介して逆バイアス電圧が印加されるので、フォトダイオード31に十分大きな逆バイアス電圧を加えることができる。
【0013】
しかしながら、この回路構造では、電源Vccからフォトダイオード31に入るノイズを除去するため、図6に示すように、抵抗RB1とRB2との間にコンデンサCBを加えなければならない。また、コンデンサCBを加えた場合でも、コンデンサCBの周波数特性や回路の引き回し状況によっては、十分なノイズ除去性能を確保できないこともある。
【0014】
さらに、フォトダイオード31と増幅器30との間に配置した、電源Vccからの直流成分をカットする結合コンデンサCdの容量を大きくする必要がある。つまり、結合コンデンサCdから増幅器30を見込んだときのインピーダンスZiがRF/A(A>>1)と低くなるため、低域遮断周波数(=1/(2πCd・(RF/A)))を低く抑えるには、容量Cdを大きくする必要がある。しかし、容量Cdを大きくすると、ワンチップに集積化できなくなり、これは現実的でない。
【0015】
図7(a)は、従来における第3の光受信器の構成を示す回路ブロック図である。図7(b)は、第3の光受信器における差動増幅器34の構成を示す回路図である。
【0016】
図7(a)に示すように、この回路では、増幅器として差動増幅器34を用いている。差動増幅器34のプラス入力端子341はフォトダイオード31のカソードに接続され、一方、マイナス入力端子342は、基準電位Vrefに接続されている。
【0017】
このような差動増幅器34を用いた場合、フォトダイオード31には、マイナス入力端子342に加えられる基準電圧Vrefとほぼ等しい電圧を加えることができる。よって、フォトダイオード31の接合容量は、図5(a)に比べて、小さくすることができる。
【0018】
しかしながら、図7(b)に示す差動増幅器34の回路と、図5(b)に示す増幅器30の回路とを比較して分かるように、入力トランジスタTr13,14(図7(b)参照)と入力トランジスタTr11(図5(b)参照)とに流す電流値を同一と仮定すると、図7(b)の回路では、負荷抵抗RL9の値を小さくしなければならなくなる。この結果、図7(b)における回路のオープンループゲインAは、図5(b)の回路に比べて、RL9/RL1倍だけ小さくなり、その分、高域遮断周波数特性は不利になってしまう。
【0019】
【特許文献1】
特公平4−67789号公報
【0020】
【発明が解決しようとする課題】
以上に述べたように、従来においては、高域遮断周波数特性、低域遮断周波数特性及び耐電源ノイズ特性に優れた光受信器は存在しなかった。
【0021】
本発明は、上記問題点に鑑みてなされたもので、その目的は、高域遮断周波数特性、低域遮断周波数特性及び耐電源ノイズ特性に優れた光受信器を提供することにある。
【0022】
【課題を解決するための手段】
本発明の光受信器は、アノードが基準電位に接続された受光素子と、前記受光素子のカソードに一端が接続されたコンデンサと、前記コンデンサの他端に入力が接続された、入力段にバイアス手段を有する増幅器と、前記増幅器の反転出力と前記カソードとの間を接続する帰還抵抗と、を備えたことを特徴とする。
【0023】
前記受光素子は、例えば、pn接合あるいはpin接合からなる。
【0024】
前記増幅器の出力段に、出力レベルを上昇させるレベルシフト回路が接続されてもよい。
【0025】
【発明の実施の形態】
図1(a)は、本発明の実施の形態として光受信器の構成を示す回路ブロック図である。
【0026】
図1(a)に示すように、pn接合あるいはpin接合からなる受光素子(フォトダイオード)2のアノード21が接地され、カソード22がコンデンサCdの一端に接続されている。
【0027】
コンデンサCdの他端は、オープンループゲインAを有する増幅器1の入力端子11に接続されている。
【0028】
増幅器1の反転出力端子12は、帰還抵抗Rfを介してカソード22に接続されている。
【0029】
図1(b)は、増幅器1の構成を詳細に示す回路図である。
【0030】
入力端子11は入力トランジスタ(NPN)Tr1のベースに接続され、入力トランジスタTr1のエミッタは接地電位に、コレクタは抵抗RL1を介して電源電位Vccに、接続されている。
【0031】
抵抗RL1のコレクタ側は出力トランジスタ(NPN)Tr2のベースに接続され、出力トランジスタTr2のコレクタは上述の電源電位Vccに接続されている。
【0032】
出力トランジスタTr2のエミッタは抵抗RL2を介して接地電位に接続されている。
【0033】
増幅器1の入力段には、抵抗RL3及び抵抗RL4からなるバイアス電圧印加手段が接続されている。このバイアス電圧印加手段は、電源電位Vccを、抵抗RL3と抵抗RL4とで分圧して、入力トランジスタTr1のベース−エミッタ間にバイアス電圧を供給する。このバイアス電圧は、入力信号を損なうことなく適正に増幅させるためのものである。ここでは、バイアス印加手段として、バイアス電圧を印加するようにしているが、バイアス電流を印加するようにしてもよい。
【0034】
以上の構成において、図1(a)に示すように、受光素子2に光信号が入力すると、受光素子2はこの光信号を電気信号に変換する。この際、受光素子2には、増幅器1の出力電圧V0が、帰還抵抗Rfを介して印加される。図1(a)からも分かるように、受光素子2へのバイアス電圧は、ベース−エミッタ間電圧(図1(b)参照)に制限されない。よって、受光素子2に大きなDCバイアス電圧を印加できる。増幅器1の出力段に、図3に示すように、レベルシフト回路4を追加して、出力電圧を上昇させてもよい。これにより、さらに大きなDCバイアス電圧を受光素子2に印加して高域遮断周波数特性を高めることができる。この場合、本来の出力は、レベルシフト回路4の手前から取るようにすれば問題ない。その他、増幅器1の出力電圧を上昇させるには、抵抗RL1の値を小さくすることなどが考えられる。
【0035】
以上のようにして受光素子2から出力された電気信号は、コンデンサCdによってバイアス電圧(あるいはバイアス電流)を基準とした電気信号に変換されて、入力端子11に入力する。そして、入力電気信号は、帰還抵抗Rf倍されて、反転出力端子12から、出力電圧V0として出力される。
【0036】
次に、図1(a)の光受信器の特性について詳しく説明する。
【0037】
図2は、図1(a)における光受信器の等価回路を示す図である。
【0038】
図2に示すように、受光素子2(図1(a)参照)は、コンデンサCjと電流源I(矢印の方向に電流Iが流れるものとする)との並列接合で表される。
【0039】
ここで、増幅器1の入力電圧V2と出力電圧V0との関係から以下の(式1)が導かれる。
【数1】
【0040】
また、図中、点P1において、キルヒホッフの法則を適用すると、以下の(式2)が導かれる。
【数2】
【0041】
また、入力端子11において、キルヒホッフの法則を適用すると、以下の(式3)が導かれる。
【数3】
【0042】
但し、Ziは、バイアス電圧印加手段のインピーダンスと、増幅器2からバイアス印加手段を除いた状態における増幅器2の入力インピーダンスとの合成インピーダンス(並列インピーダンス)を表す。
【0043】
これら3つの(式1)〜(式3)からV1とV2とを消去してV0について解き、さらに、jω=sとすると、以下の(式4)が得られる。
【数4】
【0044】
この(式4)は、以下の(式5)に示す、一般的な帯域通過関数(帯域通過フィルタ)の形を有している。
【数5】
【0045】
(式4)と(式5)とを対応させると、以下の(式6)〜(式8)が成り立つ。
【数6】
【0046】
一般的に、A>>1であることから、(式7)及び(式8)の分母からAを含む項以外の項を消去すると、以下の近似式(式9)及び(式10)が得られる。
【数7】
【0047】
(式9)に示すように、通常は、Cj<Cdに設定でき、また、RFとZiは1桁も変わらない程度の差しかない。よって、Qは1よりも極めて小さな値に設計できる。すなわち、図1(a)の回路は、周波数に対して急峻な特性にならず、広い周波数範囲にわたって好適なブロードな特性(ゲイン)を有する。
【0048】
ここで、(式9)及び(式10)の近似式を用いて、(式4)の出力V0/I(振幅)が1/√2(−3dB)になる周波数(高域遮断周波数fc)を求めると、
【数8】
となる。
【0049】
従来の図5における回路の高域遮断周波数も(式11)と同じ式になるが、本実施の形態では、上述したように、受光素子2に加えるDCバイアス電圧を大きくできる分、Cjの値は小さくできる。従って、本実施の形態では、高い高域遮断周波数特性を得ることができる。
【0050】
一方、低域遮断周波数fdについても同様にして求めると、
【数9】
となる。
【0051】
従来技術のところで述べたように、図6の回路の低域遮断周波数は、1/(2πCd・(RF/A)であり、これと比べて分かるように、(式11)では、分母に1/Aを含まない(A>>1)。従って、低域遮断周波数も、十分に低くできる。
【0052】
ここで、本実施の形態による効果を従来の場合と比較して表1に示す。
【表1】
【0053】
表1からも、本実施の形態が、最も欠点がなく、優れていることが分かる。つまり、高域遮断周波数特性及び低域遮断周波数特性に優れていることは上述した通りであり、耐電源ノイズ特性に優れていることも、受光素子2へのDCバイアス電圧印可に、図6のように電源を用いないことから、明らかである。
【0054】
以上のように、本実施の形態によれば、フォトダイオードのカソードと増幅器との間にコンデンサを配置し、増幅器の出力を帰還抵抗を介してカソードに接続するようにしたので、増幅器2の出力電圧を用いて、受光素子2に大きなバイアス電圧を印加できる。これにより、図4(a)に示す回路に比べ、低域遮断周波数特定及び耐ノイズ特性を悪化させることなく、高い高域遮断周波数特性を得ることができる。
【0055】
【発明の効果】
本発明によれば、受光素子のカソードと増幅器との間にコンデンサを配置し、増幅器の出力を帰還抵抗を介してカソードに接続するようにしたので、増幅器の出力を用いて、受光素子に高いバイアス電圧を印加することができる。これにより、高い遮断周波数特性を得ることができると共に、高い低域遮断周波数特性及び高い耐ノイズ特性を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態として光受信器の構成、及びこの光受光器における増幅器の回路を示す回路ブロック図である。
【図2】図1における光受信器の等価回路を示す図である。
【図3】レベルシフト回路を含む増幅器の構成例を示す図である。
【図4】従来における、フォトダイオードを含む半導体装置の例を示す図である。
【図5】従来における第1の光受信器の構成を示す回路ブロック図である。
【図6】従来における第2の光受信器の構成を示す回路ブロック図である。
【図7】従来における第3の光受信器の構成、及びこの第3の光受信器における差動増幅器34の構成を示す回路図である。
【符号の説明】
1 増幅器
11 入力端子
12 出力端子
2 受光素子(フォトダイオード)
21 アノード
22 カソード
4 レベルシフト回路
Cd 結合コンデンサ
RF 帰還抵抗
Tr1 入力トランジスタ
Tr2 出力トランジスタ
RL1、RL2、RL3、RL4 抵抗
Vcc 所定電圧
VBE ベース−エミッタ間電圧
Cj 接合コンデンサ
I 電流源
【発明の属する技術分野】
本発明は、光信号を電気信号に変換する光受信器に関する。
【0002】
【従来の技術】
光信号を電気信号に変換し、増幅する半導体装置の例として、特公平4−67789号公報に記載されたものを図4に示す。
【0003】
この半導体装置は、p型エピタキシャル層42(421は高濃度領域、422は低濃度領域)及びp+型アイソレーション拡散層44と、n型エピタキシャル層43との間で形成されたフォトダイオード(PD)を有し、基板としてp型半導体基板41を用いていることを特徴とする。つまり、フォトダイオードのアノード側が基板になることを特徴とする。この基板は、最低電位、通常は接地電位に接続されて動作する。図中、Wは、p型エピタキシャル層42及びp+型アイソレーション拡散層44中に形成された空乏層領域を示す。
【0004】
なお、n+型エミッタ領域48とp型ベース領域47とn型エピタキシャル層43とはNPNトランジスタを形成し、このNPNトランジスタは、フォトダイオードで生成された電気信号を増幅する。n型エピタキシャル層43表面にはシリコン酸化膜49が形成され、このシリコン酸化膜49上には、コンタクトホールを介して各種領域を接続するアルミニウム電極配線501、502、503が形成されている。46は、コレクタ抵抗を下げるためのn+型埋め込み領域、45は、n+型コンタクト領域である。
【0005】
上述したようなアノード側が接地されたフォトダイオードを用いた光受信器の構成例を、図5〜図7に示す。
【0006】
図5(a)は、従来における第1の光受信器の構成を示す回路ブロック図である。
【0007】
フォトダイオード(PD)31のアノード側が接地され、フォトダイオード31のカソード側が、増幅器30の入力端子301に接続されている。増幅器30はオープンループゲインAで、その反転出力端子302は、負帰還用の抵抗RFを介して入力端子301に接続されている。
【0008】
図5(b)は、増幅器30の構成を示す回路図である。
【0009】
入力端子301は入力トランジスタ(NPN)Tr11のベースに接続され、入力トランジスタTr11のエミッタは接地電位に、コレクタは抵抗RL1を介して電源電位Vccに、接続されている。また、抵抗RL1の接地電位側は出力トランジスタ(NPN)Tr12のベースに接続され、出力トランジスタTr12のコレクタは上述の電源電位Vccに、エミッタは抵抗RL2を介して接地電位に接続されている。
【0010】
この回路構造では、フォトダイオード31(図5(a)参照)に、入力トランジスタTr11におけるベース−エミッタ間の電圧VBE(シリコントランジスタの場合0.8V程度)しか逆バイアス電圧を印加できない。フォトダイオード31に加わる逆バイアス電圧が小さいと、空乏層が拡がらず、接合容量が大きくなる。このため、十分な帯域、つまり、十分な高域周波数特性を確保することができない。
【0011】
図6は、従来における第2の光受信器の構成を示す回路ブロック図である。
【0012】
図6に示すように、フォトダイオード31に逆バイアス電圧を印加するための電源Vccが配置され、この電源Vccから抵抗RB1、抵抗RB2を介して逆バイアス電圧が印加されるので、フォトダイオード31に十分大きな逆バイアス電圧を加えることができる。
【0013】
しかしながら、この回路構造では、電源Vccからフォトダイオード31に入るノイズを除去するため、図6に示すように、抵抗RB1とRB2との間にコンデンサCBを加えなければならない。また、コンデンサCBを加えた場合でも、コンデンサCBの周波数特性や回路の引き回し状況によっては、十分なノイズ除去性能を確保できないこともある。
【0014】
さらに、フォトダイオード31と増幅器30との間に配置した、電源Vccからの直流成分をカットする結合コンデンサCdの容量を大きくする必要がある。つまり、結合コンデンサCdから増幅器30を見込んだときのインピーダンスZiがRF/A(A>>1)と低くなるため、低域遮断周波数(=1/(2πCd・(RF/A)))を低く抑えるには、容量Cdを大きくする必要がある。しかし、容量Cdを大きくすると、ワンチップに集積化できなくなり、これは現実的でない。
【0015】
図7(a)は、従来における第3の光受信器の構成を示す回路ブロック図である。図7(b)は、第3の光受信器における差動増幅器34の構成を示す回路図である。
【0016】
図7(a)に示すように、この回路では、増幅器として差動増幅器34を用いている。差動増幅器34のプラス入力端子341はフォトダイオード31のカソードに接続され、一方、マイナス入力端子342は、基準電位Vrefに接続されている。
【0017】
このような差動増幅器34を用いた場合、フォトダイオード31には、マイナス入力端子342に加えられる基準電圧Vrefとほぼ等しい電圧を加えることができる。よって、フォトダイオード31の接合容量は、図5(a)に比べて、小さくすることができる。
【0018】
しかしながら、図7(b)に示す差動増幅器34の回路と、図5(b)に示す増幅器30の回路とを比較して分かるように、入力トランジスタTr13,14(図7(b)参照)と入力トランジスタTr11(図5(b)参照)とに流す電流値を同一と仮定すると、図7(b)の回路では、負荷抵抗RL9の値を小さくしなければならなくなる。この結果、図7(b)における回路のオープンループゲインAは、図5(b)の回路に比べて、RL9/RL1倍だけ小さくなり、その分、高域遮断周波数特性は不利になってしまう。
【0019】
【特許文献1】
特公平4−67789号公報
【0020】
【発明が解決しようとする課題】
以上に述べたように、従来においては、高域遮断周波数特性、低域遮断周波数特性及び耐電源ノイズ特性に優れた光受信器は存在しなかった。
【0021】
本発明は、上記問題点に鑑みてなされたもので、その目的は、高域遮断周波数特性、低域遮断周波数特性及び耐電源ノイズ特性に優れた光受信器を提供することにある。
【0022】
【課題を解決するための手段】
本発明の光受信器は、アノードが基準電位に接続された受光素子と、前記受光素子のカソードに一端が接続されたコンデンサと、前記コンデンサの他端に入力が接続された、入力段にバイアス手段を有する増幅器と、前記増幅器の反転出力と前記カソードとの間を接続する帰還抵抗と、を備えたことを特徴とする。
【0023】
前記受光素子は、例えば、pn接合あるいはpin接合からなる。
【0024】
前記増幅器の出力段に、出力レベルを上昇させるレベルシフト回路が接続されてもよい。
【0025】
【発明の実施の形態】
図1(a)は、本発明の実施の形態として光受信器の構成を示す回路ブロック図である。
【0026】
図1(a)に示すように、pn接合あるいはpin接合からなる受光素子(フォトダイオード)2のアノード21が接地され、カソード22がコンデンサCdの一端に接続されている。
【0027】
コンデンサCdの他端は、オープンループゲインAを有する増幅器1の入力端子11に接続されている。
【0028】
増幅器1の反転出力端子12は、帰還抵抗Rfを介してカソード22に接続されている。
【0029】
図1(b)は、増幅器1の構成を詳細に示す回路図である。
【0030】
入力端子11は入力トランジスタ(NPN)Tr1のベースに接続され、入力トランジスタTr1のエミッタは接地電位に、コレクタは抵抗RL1を介して電源電位Vccに、接続されている。
【0031】
抵抗RL1のコレクタ側は出力トランジスタ(NPN)Tr2のベースに接続され、出力トランジスタTr2のコレクタは上述の電源電位Vccに接続されている。
【0032】
出力トランジスタTr2のエミッタは抵抗RL2を介して接地電位に接続されている。
【0033】
増幅器1の入力段には、抵抗RL3及び抵抗RL4からなるバイアス電圧印加手段が接続されている。このバイアス電圧印加手段は、電源電位Vccを、抵抗RL3と抵抗RL4とで分圧して、入力トランジスタTr1のベース−エミッタ間にバイアス電圧を供給する。このバイアス電圧は、入力信号を損なうことなく適正に増幅させるためのものである。ここでは、バイアス印加手段として、バイアス電圧を印加するようにしているが、バイアス電流を印加するようにしてもよい。
【0034】
以上の構成において、図1(a)に示すように、受光素子2に光信号が入力すると、受光素子2はこの光信号を電気信号に変換する。この際、受光素子2には、増幅器1の出力電圧V0が、帰還抵抗Rfを介して印加される。図1(a)からも分かるように、受光素子2へのバイアス電圧は、ベース−エミッタ間電圧(図1(b)参照)に制限されない。よって、受光素子2に大きなDCバイアス電圧を印加できる。増幅器1の出力段に、図3に示すように、レベルシフト回路4を追加して、出力電圧を上昇させてもよい。これにより、さらに大きなDCバイアス電圧を受光素子2に印加して高域遮断周波数特性を高めることができる。この場合、本来の出力は、レベルシフト回路4の手前から取るようにすれば問題ない。その他、増幅器1の出力電圧を上昇させるには、抵抗RL1の値を小さくすることなどが考えられる。
【0035】
以上のようにして受光素子2から出力された電気信号は、コンデンサCdによってバイアス電圧(あるいはバイアス電流)を基準とした電気信号に変換されて、入力端子11に入力する。そして、入力電気信号は、帰還抵抗Rf倍されて、反転出力端子12から、出力電圧V0として出力される。
【0036】
次に、図1(a)の光受信器の特性について詳しく説明する。
【0037】
図2は、図1(a)における光受信器の等価回路を示す図である。
【0038】
図2に示すように、受光素子2(図1(a)参照)は、コンデンサCjと電流源I(矢印の方向に電流Iが流れるものとする)との並列接合で表される。
【0039】
ここで、増幅器1の入力電圧V2と出力電圧V0との関係から以下の(式1)が導かれる。
【数1】
【0040】
また、図中、点P1において、キルヒホッフの法則を適用すると、以下の(式2)が導かれる。
【数2】
【0041】
また、入力端子11において、キルヒホッフの法則を適用すると、以下の(式3)が導かれる。
【数3】
【0042】
但し、Ziは、バイアス電圧印加手段のインピーダンスと、増幅器2からバイアス印加手段を除いた状態における増幅器2の入力インピーダンスとの合成インピーダンス(並列インピーダンス)を表す。
【0043】
これら3つの(式1)〜(式3)からV1とV2とを消去してV0について解き、さらに、jω=sとすると、以下の(式4)が得られる。
【数4】
【0044】
この(式4)は、以下の(式5)に示す、一般的な帯域通過関数(帯域通過フィルタ)の形を有している。
【数5】
【0045】
(式4)と(式5)とを対応させると、以下の(式6)〜(式8)が成り立つ。
【数6】
【0046】
一般的に、A>>1であることから、(式7)及び(式8)の分母からAを含む項以外の項を消去すると、以下の近似式(式9)及び(式10)が得られる。
【数7】
【0047】
(式9)に示すように、通常は、Cj<Cdに設定でき、また、RFとZiは1桁も変わらない程度の差しかない。よって、Qは1よりも極めて小さな値に設計できる。すなわち、図1(a)の回路は、周波数に対して急峻な特性にならず、広い周波数範囲にわたって好適なブロードな特性(ゲイン)を有する。
【0048】
ここで、(式9)及び(式10)の近似式を用いて、(式4)の出力V0/I(振幅)が1/√2(−3dB)になる周波数(高域遮断周波数fc)を求めると、
【数8】
となる。
【0049】
従来の図5における回路の高域遮断周波数も(式11)と同じ式になるが、本実施の形態では、上述したように、受光素子2に加えるDCバイアス電圧を大きくできる分、Cjの値は小さくできる。従って、本実施の形態では、高い高域遮断周波数特性を得ることができる。
【0050】
一方、低域遮断周波数fdについても同様にして求めると、
【数9】
となる。
【0051】
従来技術のところで述べたように、図6の回路の低域遮断周波数は、1/(2πCd・(RF/A)であり、これと比べて分かるように、(式11)では、分母に1/Aを含まない(A>>1)。従って、低域遮断周波数も、十分に低くできる。
【0052】
ここで、本実施の形態による効果を従来の場合と比較して表1に示す。
【表1】
【0053】
表1からも、本実施の形態が、最も欠点がなく、優れていることが分かる。つまり、高域遮断周波数特性及び低域遮断周波数特性に優れていることは上述した通りであり、耐電源ノイズ特性に優れていることも、受光素子2へのDCバイアス電圧印可に、図6のように電源を用いないことから、明らかである。
【0054】
以上のように、本実施の形態によれば、フォトダイオードのカソードと増幅器との間にコンデンサを配置し、増幅器の出力を帰還抵抗を介してカソードに接続するようにしたので、増幅器2の出力電圧を用いて、受光素子2に大きなバイアス電圧を印加できる。これにより、図4(a)に示す回路に比べ、低域遮断周波数特定及び耐ノイズ特性を悪化させることなく、高い高域遮断周波数特性を得ることができる。
【0055】
【発明の効果】
本発明によれば、受光素子のカソードと増幅器との間にコンデンサを配置し、増幅器の出力を帰還抵抗を介してカソードに接続するようにしたので、増幅器の出力を用いて、受光素子に高いバイアス電圧を印加することができる。これにより、高い遮断周波数特性を得ることができると共に、高い低域遮断周波数特性及び高い耐ノイズ特性を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態として光受信器の構成、及びこの光受光器における増幅器の回路を示す回路ブロック図である。
【図2】図1における光受信器の等価回路を示す図である。
【図3】レベルシフト回路を含む増幅器の構成例を示す図である。
【図4】従来における、フォトダイオードを含む半導体装置の例を示す図である。
【図5】従来における第1の光受信器の構成を示す回路ブロック図である。
【図6】従来における第2の光受信器の構成を示す回路ブロック図である。
【図7】従来における第3の光受信器の構成、及びこの第3の光受信器における差動増幅器34の構成を示す回路図である。
【符号の説明】
1 増幅器
11 入力端子
12 出力端子
2 受光素子(フォトダイオード)
21 アノード
22 カソード
4 レベルシフト回路
Cd 結合コンデンサ
RF 帰還抵抗
Tr1 入力トランジスタ
Tr2 出力トランジスタ
RL1、RL2、RL3、RL4 抵抗
Vcc 所定電圧
VBE ベース−エミッタ間電圧
Cj 接合コンデンサ
I 電流源
Claims (3)
- アノードが基準電位に接続された受光素子と、
前記受光素子のカソードに一端が接続されたコンデンサと、
前記コンデンサの他端に入力が接続された、入力段にバイアス手段を有する増幅器と、
前記増幅器の反転出力と前記カソードとの間を接続する帰還抵抗と、
を備えた光受信器。 - 前記受光素子は、pn接合あるいはpin接合からなることを特徴とする請求項1に記載の光受信器。
- 前記増幅器の出力段に、出力レベルを上昇させるレベルシフト回路が接続されたことを特徴とする請求項1又は2に記載の光受信器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202394A JP2005045485A (ja) | 2003-07-28 | 2003-07-28 | 光受信器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202394A JP2005045485A (ja) | 2003-07-28 | 2003-07-28 | 光受信器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005045485A true JP2005045485A (ja) | 2005-02-17 |
Family
ID=34262126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003202394A Pending JP2005045485A (ja) | 2003-07-28 | 2003-07-28 | 光受信器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005045485A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017126949A (ja) * | 2016-01-15 | 2017-07-20 | 国立研究開発法人情報通信研究機構 | 光電変換器 |
CN113485500A (zh) * | 2021-05-24 | 2021-10-08 | 中国电子科技集团公司第四十一研究所 | 一种基于负反馈回路控制的有源接地电路及方法 |
-
2003
- 2003-07-28 JP JP2003202394A patent/JP2005045485A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017126949A (ja) * | 2016-01-15 | 2017-07-20 | 国立研究開発法人情報通信研究機構 | 光電変換器 |
CN113485500A (zh) * | 2021-05-24 | 2021-10-08 | 中国电子科技集团公司第四十一研究所 | 一种基于负反馈回路控制的有源接地电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6225265B2 (ja) | ||
US20050052231A1 (en) | Transimpedance amplifier with adjustable output amplitude and wide input dynamic-range | |
JPS60109309A (ja) | 電流‐電圧変換増幅器 | |
US7579915B2 (en) | Electronic circuit | |
JP2005045485A (ja) | 光受信器 | |
EP1181773B1 (en) | Overvoltage protection | |
US20050258905A1 (en) | Current-mode preamplifiers | |
JP3145455B2 (ja) | 半導体集積回路装置 | |
KR890003415B1 (ko) | 반도체 집적회로 | |
JP2000332546A (ja) | 受光アンプ回路 | |
JP7419770B2 (ja) | 光受信用回路および光受信器 | |
US5032885A (en) | Semiconductor device including a light receiving element, an amplifier, and an equalizer having a capacitor with the same laminate structure as the light receiving element | |
JP4851577B2 (ja) | 検波回路、及び、高周波回路 | |
JP3521064B2 (ja) | 受光アンプ回路 | |
WO2003009466A1 (fr) | Circuit de preamplification | |
JP2765257B2 (ja) | 増幅回路 | |
KR100369911B1 (ko) | 원하지않는커패시턴스를보상하는수단을구비한전자장치 | |
JPS604612B2 (ja) | 差動増幅器 | |
JPH04367107A (ja) | 光検出回路 | |
JP2000209041A (ja) | 受光増幅回路 | |
Maxim | A 54 dBO+ 42 dB 10 Gb/s SiGe Transimpedance-Limiting Amplifier Using Bootstrap Photodiode Capacitance Neutralization and Vertical Threshold Adjustment | |
JPH04225611A (ja) | 広ダイナミックレンジ受光回路 | |
JP3616957B2 (ja) | アンプ回路 | |
JP3439409B2 (ja) | カレントミラー回路 | |
JP6504995B2 (ja) | 帰還増幅回路およびその周波数特性制御方法 |