JPS6225265B2 - - Google Patents

Info

Publication number
JPS6225265B2
JPS6225265B2 JP55034661A JP3466180A JPS6225265B2 JP S6225265 B2 JPS6225265 B2 JP S6225265B2 JP 55034661 A JP55034661 A JP 55034661A JP 3466180 A JP3466180 A JP 3466180A JP S6225265 B2 JPS6225265 B2 JP S6225265B2
Authority
JP
Japan
Prior art keywords
transistor
amplifier
signal
emitter
pin diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55034661A
Other languages
English (en)
Other versions
JPS55130157A (en
Inventor
Rudorufu Haafuoodo Jatsuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS55130157A publication Critical patent/JPS55130157A/ja
Publication of JPS6225265B2 publication Critical patent/JPS6225265B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/02—Manually-operated control
    • H03G3/04—Manually-operated control in untuned amplifiers
    • H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0052—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using diodes
    • H03G1/0058—PIN-diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3057—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one diode as controlling device

Description

【発明の詳細な説明】 この発明はトランジスタ増幅回路、特にPINダ
イオードを可変抵抗装置として用いた利得制御ト
ランジスタ増幅回路に関する。
ここに説明する発明は使用者の必要に応じて個
別回路および集積回路の何れの形式にも実施する
ことができる。ここで用いる「集積回路」という
語は能動回路素子と受動回路素子の相互接続回路
網と等価の単板すなわちモノリシツク型の半導体
装置またはチツプをいう。
テレビ受像機の中間周波数増幅器のような信号
処理方式に用いる場合、利得制御増幅器が入力信
号の広い範囲を換扱うことができねばならない。
すなわち増幅器は極めて弱い入力信号は実質的に
増幅するが、利得制御に応じて極めて強い信号を
直線的に処理し、歪のある出力信号を生じてはな
らない。
入力信号の広い範囲に亘るこの直線状増幅の結
果は、トランジスタの非線形変換特性により複雑
になる。変換特性はコレクタ電流をベース・エミ
ツタ間電圧の関数として表したもので、指数関数
的であつてその変換特性に沿う任意の点の傾斜も
また指数関数的である。このためトランジスタの
ベースに信号を印加すると出力信号が歪むが、微
小信号の場合は変換特性曲線に沿う僅かな増加が
直線に近似して歪が明瞭に生じないためこの歪は
許容し得る。しかし入力信号が大きくなるとこの
近似は成立しなくなり、大量の歪が生じる。テレ
ビの中間周波増幅器でこのような大電流動作を行
えば、種々の信号搬送波およびその側波帯が相互
作用して振幅歪、混変調および相互変調歪を生ず
ることがある。
トランジスタ増幅器の大きな信号歪はそのトラ
ンジスタのベースに印加される信号レベルを制限
することにより許容限度内に維持することができ
る。米国特許第3628166号明細書記載の通り、出
力信号の歪を防ぐには共通エミツタ集積回路トラ
ンジスタのベース電極における信号の最大振れを
10mV程度にする必要がある。入力信号をこのレ
ベルに制限する従来法は上記米国特許並びに米国
特許第3538448号明細書記載のように10mVを超
える入力信号を減衰させることであるが、増幅回
路に制御減衰器を追加することによつて当然回路
が複雑になるため、その用途においても固有の欠
点が追加される。入力信号を減衰させると入力信
号レベルが低下するため増幅器の雑音レベルは変
化せず、上昇することさえあるので、増幅器の信
号対雑音比は低下する。また減衰度が高くなると
増幅器の入力インピーダンスが変化してこれが回
路内の波回路網の負荷インピーダンスに有害効
果を及ぼし、出力信号に不都合な移相を生ずるこ
とがある。従つてこの減衰器を追加のトランジス
タにより緩衝してこの同調回路素子に対するこの
有害効果を防ぐ必要がある。このように利得制御
増幅器は歪を起こさず入力信号減衰器を要せずし
て大きい入力信号を換扱い得ることが望ましい。
この発明の原理によると入力信号の減衰を要せ
ずに広範囲の入力信号レベルを取扱い得る利得制
御増幅器が提供される。１推奨実施例においては
トランジスタを共通エミツタ増幅器構成にしてそ
のエミツタ回路に可変インピーダンスとしてPIN
ダイオードを設け、入力信号および利得制御電圧
をそのトランジスタのベースに印加する。この入
力信号レベルが上昇すると利得制御電圧が低下し
てその利得制御電圧の低下と一定の関係（半対数
図表上で直線関係）を持つPINダイオードの実質
的に抵抗性のインピーダンスが上昇し、これによ
つてそのトランジスタ増幅器の利得が低下する。
入力信号レベルが高いときは、PINダイオードの
インピーダンスがトランジスタのエミツタに対し
て大きな抵抗性成分とこれに並列の大きな誘導性
（すなわち小さな容量性）成分とを呈し、これに
よつて実質的な利得低下を生じる。大信号状態に
おけるPINダイオードの高インピーダンスにより
そのPINダイオードは共通エミツタトランジスタ
のベース・エミツタ接合を介して放散し得る最大
値以上に入力信号電圧を放散することができ、従
つて増幅器が通常トランジスタだけで歪なく取扱
い得る以上の入力信号を取扱い得るようになる。
この増幅器の利得制御範囲は簡単な共通エミツタ
トランジスタ増幅器より12dB広く、エミツタイ
ンピーダンスに通常のPN接合ダイオードを用い
た共通エミツタトランジスタ増幅器より6dB広
い。またこのPINダイオード制御増幅器の信号対
雑音特性はPNダイオード増幅器の２倍、簡単な
共通エミツタ増幅器の４倍良好である。
この利得制御増幅器の推奨実施例におけるPIN
ダイオードは印加される直流バイアス電流により
変調される純抵抗性インピーダンスを持つ必要が
ある。これはPINダイオードの真正Ｉ層が純粋に
真正で不純物担体を含まないときに言えるが、拡
散処理中にＩ層内に不純物が侵入するのは避けら
れないため、真正Ｉ層を持つPINダイオードを作
ることは技術的に容易でない。従つてPINダイオ
ードのインピーダンス特性は僅かな容量性成分を
含み、これがＩ層材料の真正性および装置の形状
寸法の関数として変化する。一般に集積回路の半
導体材料の真正度は低く、その製造時には何回も
拡散を行うのが普通であるため、この装置の電気
容量を最小にする問題はPINダイオードを集積回
路の１素子として製造する場合に特に困難にな
る。
PINダイオードのインピーダンス特性の容量性
成分が大きければ、逆バイアス状態で低インピー
ダンスになつてインピーダンス変調範囲が狭くな
る。PINダイオードが強く順バイアスされるとき
はその抵抗が低く、そのインピーダンスは事実上
この抵抗成分だけで決まるが、その順方向バイア
スが低下して抵抗が上昇すると、その容量がバイ
アス電流の減少と共に減少して、それ以上バイア
ス電流が減少しても寄生容量が実質的に一定にな
る点に達する。この点を超えてもPINダイオード
の容量性リアクタンスＸcは本質的に一定のまま
で、その後PINダイオードのインピーダンスの抵
抗性成分をますます支配する。このインピーダン
スの誘導性成分は抵抗性成分と並行して生じ、こ
れによつて抵抗性成分だけの場合より高周波数信
号に低いインピーダンスを呈する。
この発明に関連する新規なPINダイオードがあ
り、これは順バイアスのインピーダンスが低く、
逆バイアス（すなわち低い順バイアス）のインピ
ーダンスが高い特徴を有し、前述の利得制御増幅
器に用いると有利である。このPINダイオードは
実質的に平面状の表面を持つ高比抵抗半導体材料
の第１の局在領域を有し、この表面に隣接する高
比抵抗領域中に一方の導電型の第２および第３の
局在領域があり、この第２および第３の局在領域
の中間において上記表面に隣接する高比抵抗領域
中に反対導電型の第４の局在領域があつてその第
１および第２の領域から高比抵抗材料の帯域によ
つて横方向に分離されている。このPINダイオー
ドは普通の集積回路材料および拡散法を用いて形
成し、これによつて集積回路形式の上記利得制御
増幅器の構造に組入れることも容易にすることが
できる。
このPINダイオードの寸法形状はその利得制御
増幅器がテレビ受像機の中間周波増幅器として働
き得るように選ばれている。
次に添付図面を参照しつつこの発明をさらに詳
細に説明する。
第１図にはこの発明の原理によつて構成された
利得制御増幅器１００が示されている。この実施
例では増幅器１００が中間周波数（以後IFと呼
ぶ）信号源１５０から供給されるテレビジヨン
IF信号の増幅に用いられている。この増幅器１
００の利得は利得制御電圧源１４０から抵抗１０
２を介して供給される利得制御電圧により制御さ
れる。
このIF信号および利得制御電圧はエミツタホ
ロワ構成に結合された緩衝トランジスタ１０４の
ベースに印加される。このトランジスタ１０４の
コレクタは電源電圧Ｂ＋に結合され、IF信号お
よび利得制御電圧はトランジスタ１０４のエミツ
タにそれがベースに印加されたときと実質的に同
じ形であるがそのトランジスタのベース・エミツ
タ間電圧降下だけ低くなつて現れる。トランジス
タ１０４のエミツタは負荷抵抗１０６を介して基
準電位点（接地点）に結合されている。トランジ
スタ１０４の機能はIF信号および利得制御電圧
を高インピーダンスから低インピーダンスに変換
することである。
トランジスタ１０４のエミツタのIF信号およ
び利得制御電圧はトランジスタ１１０のベースに
印加される。このトランジスタ１１０は共通エミ
ツタ増幅器型に構成され、コレクタを負荷抵抗１
１６を介してＢ＋電源に結合され、エミツタを
PINダイオード１１２と抵抗１１４との並列回路
を介して接地されている。PINダイオード１１２
の陽極はトランジスタ１１０のエミツタに結合さ
れ、陰極は接地されている。増幅されたIF信号
はトランジスタ１１０のコレクタに生ずる。
PINダイオード１１２は高濃度にドープされた
Ｐ型およびＮ型の材料の２枚の層とその間に挾ま
れた高比抵抗のＩ型すなわち真性半導体層とを含
んでいる。このようなPINダイオードは少数キヤ
リアの寿命が極めて長いという特徴を有し、高周
波数（真性層の厚さおよび純度に依存するが例え
ば1MHz）において、順バイアスのとき整流器の
作用を実質的に停止し、抵抗が直流バイアス電流
と逆方向に変化する線型可変抵抗の特性を呈す
る。その上PINダイオードは普通のPN接合ダイ
オードと異なつて特性容量が極めて小さいため、
普通のPN接合ダイオードではそのPN接合の接合
容量による容量性リアクタンスが印加電圧の低下
と共に比較的低レベルに近付くのに対し、PINダ
イオードではその高い容量性リアクタンスの変化
が極めて小さく、多くの応用回路におけるPINダ
イオードのインピーダンスのさらに低い抵抗性成
分に比較して無視することができる。
このPINダイオードの特性は利得制御増幅器１
００に有利に適用され、入力信号の広い範囲に亘
つて歪のない利得制御を行つて大信号状態におい
ても直列および並列の減衰器の必要がないように
なつている。
増幅器１００に印加されたIF信号が極めて弱
いときは、この増幅器を高利得または最高利得の
状態で動作させることが望ましい。これはこの増
幅器１００に利得制御電圧源１４０から高レベル
の利得制御電圧を印加することによつて行われ
る。IF信号および利得制御電圧はトランジスタ
１０４を介してトランジスタ１１０のベースに転
送され、これによつてトランジスタ１１０が高利
得で動作するようになる。トランジスタ１１０は
高い利得制御電圧に応じてそのコレクタ・エミツ
タ電路に大きな直流電流を流し、この直流電流に
よつてPINダイオードが順バイアスされてその抵
抗性インピーダンスを低下する。このようにして
トランジスタ１１０は負荷抵抗１１６に比して低
エミツタインピーダンスを呈し、そのベース電極
の弱いIF信号を強く増幅するようになる。
信号源１５０から供給されるIF信号の強度が
上昇すると、電圧源１４０から供給される利得制
御電圧が低下する。利得制御電圧が低下するとト
ランジスタ１１０によるPINダイオード１１２の
直流バイアス電流の導通が減少するからその抵抗
が上昇する。この直流バイアス電流の減少とPIN
ダイオード１１２の抵抗との関係はバイアス電流
の広い範囲に亘つて一定で、トランジスタ１１０
の利得の低下と利得制御電圧の低下との直線的関
係が確保される。この発明のこの性質は増幅器１
００を線型利得制御が重要要件の定速自動利得制
御方式に用いるとき著しく重要になる。
トランジスタ１１０のベースのIF入力信号が
上昇すると、IF信号電圧はトランジスタ１１０
の順バイアスエミツタ接合の動的抵抗ｒeおよび
PINダイオード１１２のPIN接合によつて等しく
低下される。この利得低下段階中はトランジスタ
１１０の相互コンダクタンスｇnが減少するため
抵抗ｒeは連続的に上昇し、トランジスタ１１０
のベースのIF入力信号が約20Vのレベルに達する
と、そのトランジスタのｒeは最大所要値に達し
てしまい、ｒeがこれ以上になるとトランジスタ
１１０による信号の振幅が10mVを超えるため、
出力信号に歪を生じる。この点で抵抗１１４を流
れるエミツタ電流成分によりトランジスタ１１０
の相互コンダクタンスｇnが安定化され、それ以
上ｒeが上昇するのが防がれる。ｒeはこの点で抵
抗１１４を流れるエミツタ電流によつて一定に保
たれるため、その後のIF信号レベルの上昇はす
べてPINダイオード１１２によつて降下され、ト
ランジスタ１１０のベース・エミツタ接合によつ
ては降下されない。このときPINダイオード１１
２はそれ以上の信号上昇の負担を受けるため、決
定利得低減素子となる。
トランジスタ１１０のベースのIF入力信号レ
ベルが20mVを超えると、そのトランジスタ１１
０のベースの利得制御電圧がさらに低下し、PIN
ダイオード１１２の直流バイアス電流の連続減少
とPINダイオード抵抗の追加上昇を招く。PINダ
イオードのIFインピーダンスはIF信号レベルの
上昇と共にさらに上昇し、トランジスタ１１０の
ベースの40mV信号が、10mVの信号降下がトラ
ンジスタ１１０によつて生じ、残りの30mVが
PINダイオード１１２によつて降下されるように
分割されるようになる。PINダイオードはIF周波
数では有効な整流器ではなくなり、またトランジ
スタ１１０はその最大限度10mV以上は降下させ
ないから、トランジスタ１１０のコレクタの出力
信号はそのトランジスタのベースの40mV信号レ
ベルによつて歪を生じない。
上述のように抵抗１１４の目的は、トランジス
タ１１０のベース・エミツタ接合がその無歪限度
の信号振幅10mVに達した後IF信号の装荷をPIN
ダイオード１１２に移すことである。この抵抗１
１４がなければ、IF入力信号はトランジスタ１
１０およびPINダイオード１１２によつて等しく
降下され、増幅器を無歪で入力信号20mVに制限
する。しかし、抵抗１１４を用いてトランジスタ
１１０とPINダイオード１１２とによる適当な信
号装荷を行つて上述の40mV以上の入力信号レベ
ルを歪を起こさずに取扱い得るようにすることも
できる。例えば、トランジスタ１１０のｒeと
PINダイオード１１２のインピーダンスの比を連
続的に１対９に保つように抵抗１１４を選定すれ
ば、100mVまでのIF信号レベルを無歪で取扱う
ことができる。このとき10mVの信号はトランジ
スタ１１０の両端間に生ずる1mVとPINダイオー
ド１１２の両端間に生ずる9mVとに分れる。ま
た増幅器は50mVの信号をトランジスタ１１０に
よる5mVの電圧降下とPINダイオード１１２によ
る45mVの電圧降下とに分け、最大信号100mVは
トランジスタ１１０の両端間の10mVとPINダイ
オード１１２の両端間の90mVとに分れる。この
ように増幅器１００の信号取扱能力は回路成分お
よびバイアスを適当に選択することにより拡大す
ることができることが判る。
第１図では利得制御電圧が抵抗１０２とトラン
ジスタ１０４のベース・エミツタ電路とを介して
トランジスタ１１０のベースに印加されることに
なつているが、利得制御電圧をトランジスタ１１
０およびPINダイオード１１２に印加する方法
は、この両素子の利得制御バイアス印加を同時に
行うものであれば任意とすることができる。例え
ばPINダイオード陰極に利得制御電圧を印加する
こともできる。この構成ではPINダイオードの陰
極をコンデンサを介してIF信号周波数に対し接
地点に側路する必要がある。
この発明の利得制御増幅器は第１図には接地点
を基準にする信号を増幅するためのシングルエン
デツド入力増幅器として例示されている。第１図
のように構成した回路２個を結合し、これを相補
逆位相入力信号で駆動することにより差動増幅器
を形成し得ることが判る。この構成によると出力
信号が差動関係を持つ。この２つの回路を組み直
して２個のPINダイオードの陰極を利得制御電圧
源１４０に結合すると、利得制御電圧源１４０に
対する接続はただ１つになる。従つてこの電圧源
１４０はPINダイオード１１２および２つのプツ
シユプル駆動トランジスタ１１０の直流バイアス
電流源として働く。２つのエミツタ抵抗は引続き
接地される。この構成ではIF信号に対してPINダ
イオードの陰極を接地点に側路する必要がある。
第１図の利得制御増幅器１００のこの性質はPIN
ダイオード１１２の代わりに通常のPN接合ダイ
オードを用いると得られない。第１にPN接合ダ
イオードの寄生容量ＣpはPINダイオードに比し
て増幅器の利得低下の範囲を制限する。前述のよ
うに、増幅器１００の利得はトランジスタ１１０
のエミツタインピーダンスの上昇により低下す
る。PINダイオードへの直流バイアス電流が減少
すると、PINダイオードの抵抗が上昇し、従つて
トランジスタ１１０のエミツタインピーダンスが
上昇して増幅器１００の利得を低下させる。トラ
ンジスタ１１０のエミツタ回路に通常のPN接合
ダイオードを用いると、直流バイアス電流の減少
によつてその装置の抵抗が上昇するだけでなく、
またその寄生容量Ｃpがあるレベルに安定する。
この容量Ｃpは第１図に破線で示すようにPNダイ
オードと並列に挿入された形になる。IF周波数
においてこの寄生容量はダイオード抵抗性インピ
ーダンスに並列に周波数および容量Ｃに逆比例
し、下式で示される誘導性インピーダンスを与え
る。
Ｘc＝１／２πＣ PN接合ダイオードの抵抗性インピーダンスの
上昇と誘導性インピーダンスの安定化の正味効果
は、トランジスタ１１０のエミツタと接地点との
間のインピーダンスが本質的に一定となつて増幅
器１００の利得が低下しなくなることである。こ
の効果は第２図に示されているが、直流バイアス
電流の減少と共にPINダイオード増幅器１００の
利得が低下することが実線１２０で表され、PIN
ダイオード１１２の代わりに通常のPN接合ダイ
オードを用いたときに起こる直線状利得低下から
の外れが破線１２２で表されている。破線１２２
で表される利得低下はまたPINダイオード１１２
のインピーダンスが著しい容量性リアクタンス成
分を持つている場合にも起こることが判る。
最後に利得制御増幅器１００は他の共通エミツ
タ増幅器より信号対雑音比が3dB高いことが判
る。第３ａ図においてトランジスタ１３０はエミ
ツタを接地し、コレクタを負荷抵抗ＲLに結合し
た共通エミツタ構成になつている。入力信号Ｅsig
はベース電極に印加される。前述の理由によつて
トランジスタ１３０は負荷抵抗ＲLの出力信号に
歪を生ずることなく10mVの最大入力信号を取扱
うことができるとすると、Ｅsigがその最大レベル
10mVのとき、トランジスタは最低利得状態で動
作してその動的エミツタ抵抗ｒeが最大値ｒenax
となる。この解析のため、ｒenaxを100Ωの値に
規準化する。
トランジスタ増幅器の信号対雑音比は第１近似
で次式により示すことができる。
Ｓ／Ｎ＝（Ｅｓｉｇ）２／ＲｋＴＢ ただしＲは増幅器内の低抗の合計値、ｋはボル
ツマス常数、Ｔは絶対温度、Ｂは増幅器の帯域幅
である。公知のように低抗は回路中の初期雑音発
生体である。比較目的にはこの回路抵抗の和が第
３ａ図、第３ｂ図、第３ｃ図の増幅器の雑音性能
の正確な表示であり、またこの３つの増幅器全部
の特性である負荷抵抗ＲL、分布真正ベース抵抗
ｒbb、オーム接触抵抗等の抵抗を各図において一
定とすると、比較のためにはこれを無視すること
ができる。またｋ、Ｔ、Ｂを各図について一定と
して比較計算から省略する。上式を用いて第３ａ
図の回路の信号対雑音比を計算すると次のように
なる。
（Ｅｓｉｇ）２／Ｒ＝（１０ｍＶ）２／１００Ω＝１
００／１００＝１ 第３ｂ図ではトランジスタ１３０がエミツタを
PN接合ダイオード１３２を介して接地した共通
エミツタ構成になつている。均一にするためダイ
オード１３２はトランジスタ１３０と同型同寸法
の半導体材料で構成されているとすると、その動
的順バイアス抵抗ｒDはトランジスタ１３０のエ
ミツタのそれと一致する。従つてトランジスタ１
３０がその最低利得状態にあるとき、ｒDnaxは
100Ωのｒenaxに等しい。
第３ｂ図の回路は第３ａ図の回路と異なる点は
入力ベース電極と接地点との間にPN接合がトラ
ンジスタ１３０のベース・エミツタ接合とダイオ
ード１３２の接合との２つあることである。入力
信号はこの２接合に均等に分配されるため、この
２接合によつて回路の信号取扱能力が10mVから
20mVに上昇する。20mV以上ではトランジスタ
１３０およびダイオード１３２の信号取扱能力を
超えてダイオード整流が起きるため、歪を生じ
る。このようにして第３ｂ図の回路の信号対雑音
比は次の関係になる。
（Ｅｓｉｇ）２／Ｒ＝（２０ｍＶ）２／１００Ω＋１
００Ω＝４００／２００＝２ すなわち第３ｂ図の回路の信号対雑音性能は第
３ａ図の回路のそれの２倍で、3dBの進歩を持
つ。
第３ｃ図ではトランジスタ１３０がエミツタを
PINダイオード１３４とエミツタ抵抗ＲEとの並
列回路を介して接地した共通エミツタ増幅器構成
になつている。第１図について説明したように、
エミツタ抵抗ＲEはトランジスタ１３０のエミツ
タから電流の１成分を引き出し、そのトランジス
タが最低利得状態でこの例で100Ωの所要最大値
を超えないようにする。トランジスタ１３０から
供給される電流の残部によりPINダイオード１３
４はその抵抗がエミツタ抵抗ＲEに近付くように
順バイアスされる。この例においてＲEの値は700
Ω、最低利得状態（最大信号状態）におけるPIN
ダイオードの抵抗は525Ωで、並列抵抗の正味値
は300Ωになる。従つて第３ｃ図の回路は40mV
の入力信号を取扱うことができ、この信号はトラ
ンジスタ１３０およびそのエミツタ抵抗により比
例的に減衰される。すなわちトランジスタ１３０
には10mV、300Ωのエミツタ抵抗には30mVがか
かる。PINダイオードは整流性が悪いため30mV
の信号減衰を取扱うとき歪を生じない。
これらの値を信号対雑音比の式に代入すると、
次のようになる。
（Ｅｓｉｇ）２／Ｒ＝（４０ｍＶ）２／１００＋３０
０＝１６００／４００＝４ 従つてPINダイオード増幅器の信号対雑音比は
PN接合ダイオードのそれの２倍であり、単純な
共通エミツタ増幅器のそれの４倍である。このよ
うにしてPINダイオード増幅器の信号対雑音比は
PN接合ダイオード増幅器に比して3dB、単純共
通エミツタ増幅器に比して6dB向上する。
第１図の増幅器１００の利得低下範囲を最大に
するにはPINダイオード１１２の容量が無視し得
ることが肝要であることは既に述べた。PINダイ
オードの容量性リアクタンスＸcは容量と周波数
との関数であるから、PINダイオード回路の動作
の周波数は許容容量の最大値を決めるとき考慮を
要する。増幅器１００がテレビジヨン中間周波数
で充分動作し得るような容量性成分を特徴とし、
通常の材料および方法を用いて双極集積回路の１
素子として構成することができる新規なPINダイ
オードを第４ａ図および第４ｂ図に示す。
まず第４ａ図はその発明に使用される新規な
PINダイオードの断面図を示す。このPINダイオ
ードは双極集積回路装置の部分として示され、通
常シリコンより成る半導材料の基体１０を有し、
この基体は一方の導電型の基板２４と僅かにドー
プされた反対導電型のエピタキシヤル層１２とか
ら成つている。普通は、またこの例においては、
基板２４はＰ型、エピタキシヤル層１２はＮ型で
ある。
エピタキシヤル層１２は通常のＰ＋型絶縁領域
１４によつて各別の島状領域１２′，１２″に分割
され、絶縁領域１４はそれぞれ一般に各別の能動
回路素子を含む集積回路上の各島状エピタキシヤ
ル領域間を電気的に絶縁している。島状エピタキ
シヤル領域１２′の表面２６に接して高キヤリア
密度のＮ＋型材料の拡散領域１６，１８があり、
また同じ領域１２′の表面２６に接し、拡散領域
１６，１８の中間中央に高キヤリア密度のＰ＋型
材料の第３の拡散領域２０がある。Ｎ＋型材料の
領域１６，１８は矢印２２，２３で示すように領
域２０からエピタキシヤル層の帯域によつて隔て
られ、またエピタキシヤル層１２の表面２６を被
う２酸化シリコンの絶縁層２８の開孔を介して接
触する金属化導体３０によつて電気的に接続され
ている。この絶縁層２８にはＰ＋型領域２０の外
部接続を行う他の金属化導体（図示せず）も通つ
ている。
第４ａ図のPINダイオードはＰ＋型材料のＰ層
２０、エピタキシヤル材料のＩ層１２′およびＮ
＋型材料のＮ層１６，１８から構成されている。
このPINダイオードの順バイアス電流の方向は矢
印２２，２３で示すようにＰ＋型領域２０からＮ
＋型領域１６，１８の方向である。
理想的にはＩ層の材料が真に真正で、すなわち
完全に不純物がなく実際上無限大の抵抗を持つこ
とが望ましい。Ｉ層が真に真正の場合は装置の電
気容量が順バイアス電圧が低下しても極めて僅か
しか変わらず、低順バイアスインピーダンスおよ
び高逆バイアスインピーダンスが得られる。実際
にはダイオードの製造工程を通じてＩ層の真正抵
抗を維持することが技術的に容易でないため、
PINダイオード中に真の真正層は存在しない。Ｉ
層は一般に僅かにドープされて約1000Ω−cmの比
抵抗を有するが、この発明のPINダイオードはこ
のＩ層に比抵抗が通常１〜６Ω−cmの普通の双極
集積回路用エピタキシヤル材料を利用し得ること
が判つている。
これはエピタキシヤル層１２の表面２６の集積
回路の平面図を示す第４図を見ると理解すること
ができる。PINダイオードはＰ，Ｉ，Ｎの各層を
持つ装置であるから、Ｐ＋型領域２０、Ｎ＋型領
域１８および矢印２２で示すその間のエピタキシ
ヤル領域によつて形成されることが判る。この
PINダイオードの品質の尺度はその（低い）順バ
イアスインピーダンスと（高い）逆バイアスイン
ピーダンスとの比である。Ｐ，Ｉ，Ｎの各層の半
導体材料の性質が一旦決まつてしまうと、この順
方向インピーダンス対逆方向インピーダンス比は
各層の寸法形状を変えることによつてしか改善す
ることができない。上述の横型PINダイオードの
場合はＰ層２０とＮ層１８との長さｌを長くして
PINダイオードの順バイアスインピーダンスを低
下させることによりこの比が改善されるが、Ｐ型
領域２０を長くするとPINダイオードの逆バイア
スインピーダンスが低下するという不都合が生ず
る。これはＰ＋型領域２０と僅かにドープされた
エピタキシヤル層１２′との接合の容量がＰ＋型
領域２０が長くなる程増大するためである。実際
上この接合容量はＰ＋型領域２０の面積の関数で
ある。PINダイオードを逆バイアスすると容量が
増すほど容量性リアクタンスＸcが低下し、これ
によつて逆バイアスインピーダンスの低下を起こ
す。
この容量増加の問題はＰ＋型領域２０のＮ層１
８と反対側にＮ＋型材料の第２のＮ層を設けるこ
とにより解決している。この第２のＮ層は第２の
矢印２３で示すようにPINダイオードのＮ層にＰ
＋型領域２０から流入する許容可能の順バイアス
電流を倍増し、これによつて装置の最低順バイア
ス抵抗を半減させる働きをする。Ｐ＋型領域２０
の面積は変わらないから、この第２のＮ＋型領域
を設けても装置の容量に影響はない。この新しい
PINダイオードの寸法形状は他の双極集積回路装
置のそれと同等であるから、通常の集積回路板上
に容易かつ効率よく形成することができる。
その上、Ｐ＋型領域とＮ＋型領域との約0.0254
mmの間隔によつて約45MHzのNTSC型テレビジヨ
ン中間周波数範囲内において良好な動作特性が得
られる。さらに高周波で動作するときはこの寸法
を小さくし、さらに低周波の場合はこの寸法を大
きくすればよい。この装置はＰ＋型およびＮ＋型
の各領域の長さを約0.102mmとして形成され、
NTSC方式の中間周波数で試験された。Ｐ＋型領
域２０の幅は約0.0229mm、Ｎ＋型領域１６，１８
の幅は約0.0101mmとした。
利得制御増幅器１００と新規なPINダイオード
との両特長を組合せたテレビジヨン中間周波増幅
器を第５図に示す。このIF増幅器は回路成分、
信号源および回路板外の電源に結合する接触面積
を持つ１枚の集積回路板上に便利に形成すること
ができる。
第５図の回路はIF信号源200により供給される
IF信号を増幅する。このIF信号は一般にテレビ
同調器の混合器により発生され、IF増幅器の前
段の波回路網により形成されるIF通過帯域内
に配置される。IF信号源２００は外部接触端子
２０２を介してIF増幅器に結合されている。こ
の接触端子２０２は第１のIF増幅器３００の緩
衝トランジスタ３０２のベースに結合され、その
トランジスタ３０２のコレクタはIC電圧源（＋
Ｖ）に結合され、エミツタは抵抗３０４を介して
基準電位源（接地点）に結合されている。トラン
ジスタ３０２のエミツタはまたトランジスタ３０
６のベースに結合され、そのトランジスタ３０６
のエミツタは抵抗３１０と順バイアスPINダイオ
ード３０８との並列回路を介して接地されてい
る。トランジスタ３０６のコレクタは、ベースを
抵抗３１４，６１０を介して＋Ｖ電源に結合さ
れ、コレクタを外部接触端子３１６に結合された
トランジスタ３１２のエミツタに結合されてい
る。トランジスタ３１２のコレクタはまた弱い信
号状態で画像搬送波近傍において増幅器の応答の
ピークを形成する働きをする抵抗３２４と電圧可
変容量装置３２６との直列回路を介して＋Ｖ電源
に結合されている。トランジスタ３０６，３１２
はカスコード増幅器型に配置され、IF信号に第
１段の制御増幅を施す。
外部接触端子３１６は抵抗３１８を介して外部
の同調回路３２０に結合されている。IF信号は
ここで同調回路３２０から外部接触端子３２２を
介して第２のIF増幅回路３３０に供給される。
外部接触端子３２２はコレクタを＋Ｖ電源に結合
され、エミツタを抵抗３３４を介して接地された
緩衝トランジスタ３３２のベースに結合されてい
る。
この第２のIF増幅器３３０は第１のIF増幅器
３００と同様に構成され、緩衝トランジスタ３３
２、トランジスタ３３６，３４２を含むカスコー
ド増幅器、共通エミツタトランジスタ３３６のエ
ミツタを接地するPINダイオード３３８および付
属抵抗素子から成つている。第２のIF増幅器３
３０の出力はトランジスタ３４２のコレクタから
外部接触端子３４６を介して外部の同調回路３５
０に供給され、その増幅されたIF信号はさらに
同調回路３５０から第３のIF増幅器（図示せ
ず）に供給されてさらに増幅された後信号処理を
施される。
IF増幅器３００，３３０の利得はAGC回路４
００から発生されたAGC制御電圧により生成さ
れるIF利得制御電圧によつて制御される。AGC
回路４００は例えば1978年８月18日付米国特許願
934823号明細書記載のような検知映像信号レベル
に応じて変化するAGC制御電圧を発生する形式
のものでよい。AGC制御電圧は抵抗３６２，３
６４の直列回路を介して模擬バイアス回路３７０
のトランジスタ３７２のベースに印加される。ト
ランジスタ３７２のコレクタは＋Ｖ電源に結合さ
れ、エミツタはトランジスタ３７６のベースに結
合されると共に抵抗３７４を介して接地されてい
る。トランジスタ３７６のエミツタはPINダイオ
ード３７８を介して接地され、コレクタはIF
AGC母線３６０に結合されている。このIF AGC
母線３６０はコンデンサ３６８を介してトランジ
スタ３７２のベースに結合されると共に、抵抗３
３６を介して抵抗３６２，３６４の接続点に結合
されている。
模擬バイアス回路３７０は第１および第２の
IF増幅器３００，３３０に供給されるバイアス
電流を制御し、その寸法形状がその増幅器の複製
または模造のようになつているためこの名称があ
る。詳言すれば、模擬バイアス回路３７０にはト
ランジスタ３７２のベースとPINダイオード３７
８の接地陰極との間にベース・エミツタ間電圧降
下の３倍（3Vbe）の電位差があり、これはIF増
幅器の同様の3Vbe構成に一致する。この寸法形状
の一致によつて倍数Ｖbe電源６００により供給さ
れる零入力電流はトランジスタ３７６を介して接
地点に流れ、IF増幅器内の相補型トランジスタ
３０６，３３６に両トランジスタのエミツタ面積
で決まる比率で複製される。例えば上記３トラン
ジスタのエミツタ面積がすべて相等しければ、ト
ランジスタ３７６の1mAのコレクタ・エミツタ
電流がトランジスタ３０６，３３６において
1mAのコレクタ・エミツタ電流として複製され
る。またトランジスタ３０６，３３６のエミツタ
面積がトランジスタ３７６のエミツタ面積の２倍
であれば、トランジスタ３７６の1mAのコレク
タ・エミツタ電流がトランジスタ３０６，３３６
にそれぞれ2mAのコレクタ・エミツタ電流とし
て複製される。
倍数Ｖbe電源６００はIF AGC母線３６０の電
流変換器として働く。トランジスタ６０２はコレ
クタが抵抗６１０を介して＋Ｖ電源に結合され、
エミツタが抵抗６０８を介してIF AGC母線３６
０に結合されている。トランジスタ６０２のコレ
クタは抵抗６０４を介して、エミツタは抵抗６０
６を介してそれぞれそのベースに結合されてい
る。抵抗６０４，６０６を第５図の値を持つよう
に選ぶと、トランジスタ６０２のエミツタ（従つ
てIF AGC母線３６０）の電圧がそのコレクタの
電圧レベルより約6Vbe低いレベルに保持される。
AGC回路４００からの利得制御電圧がない場合
（すなわち最大利得状態で動作するとき）は、IF
AGC母線３６０の電圧が模擬バイアス回路３７
０によつて接地電位より約3Vbe高く保たれる。こ
の状態では共通ベースカスコード増幅器のトラン
ジスタ３１２，３４２のベースに印加される電圧
は接地電位より約9Vbe高い。AGC制御電圧がな
い場合、回路中に温度変化があつても、＋Ｖ電源
から抵抗６１０を介して引出される電流を変調す
ることにより、IF AGC母線３６０の電圧レベル
は倍数Ｖbe電源６００により一定に保たれる。こ
の倍数Ｖbe電源６００および模擬バイアス回路３
７０は1979年３月16日付米国特許願第021322号明
細書にさらに詳述されている。
母線３６０のIF AGC電圧は直列抵抗382，384
を介して第１のIF増幅器３００のトランジスタ
３０２のベースに印加される。この低抗３８２，
３８４の接続点はコンデンサ３８６を介して接地
され、IF AGC母線３６０にトランジスタ３０２
のベースのIF信号に対する波絶縁を施してい
る。同様にIF AGC母線３６０からIF AGC電圧
が直列抵抗３９０，３９２を介してトランジスタ
３３２のベースに印加され、IF AGC母線３６０
は両抵抗３９０，３９２の接続点を接地してその
点のIF AGCの電圧の低域波を行うコンデンサ
３９４により、トランジスタ３３２のベースの
IF信号から絶縁されている。IF AGC信号はまた
分離抵抗３８０により同調器AGC回路５００に
印加される。この同調器AGC回路５００はその
入力のIF AGC電圧の低下に応じて遅延RF AGC
電圧を発生し、これをテレビ受像機（図示せず）
の同調器に印加する。
動作時においてAGC回路４００は検知された
映像信号レベルと直接関連するAGC制御電圧を
発生する。すなわち映像信号が弱ければ（低レベ
ルであれば）低レベルのAGC制御電圧を発生
し、強ければ（高レベルであれば）高レベルの
AGC制御電圧を発生する。
トランジスタ３７６のコレクタ電流がトランジ
スタ３０６，３３６で複製される上述の零入力状
態は、IF AGC母線３６０にある電位を発生する
が、AGC回路４００から模擬バイアス回路７０
０にAGC制御電圧が印加されると、この零入力
状態は変わつてトランジスタ３７６がそのコレク
タ・エミツタ電路の電流を増大する応答を示し、
この電流の増大によりIF AGC母線３６０の電位
が低下してそのためIF増幅器３００，３３０の
トランジスタ３０２，３３２の各ベースに印加さ
れる直流バイアス電位が低下する。
信号の弱い場合は、模擬バイアス回路３７０に
低レベルのAGC制御電圧が印加され、トランジ
スタ３７２，３７６の導通は殆んど変わらないた
め、IF AGC母線３６０の電圧が約3Vbeの高レベ
ルにあり、この高レベルのIF AGC電圧がIF増幅
器３００，３３０にトランジスタ３０２，３３２
の各ベースを介して印加されるから、トランジス
タ３０２，３０６および３３２，３３６が大きく
導通してトランジスタ３０６，３３６がそれぞれ
PINダイオード３０８，３３８に高い直流バイア
ス電流を供給する。この高いバイアス電流によつ
てPINダイオードの抵抗は低下し、そのためトラ
ンジスタ３０６，３３６のエミツタ抵抗が低下す
る。依つて、カスコード増幅器３０６，３１２お
よび３３６，３４２はIF信号源２００が発生し
た弱いIF信号に実質的な増幅を施す。
受信したRFテレビジヨ信号レベルの上昇と共
に映像信号レベルが上昇すると、AGC回路４０
０が発生するAGC制御電圧のレベルが上昇す
る。このAGC制御電圧の上昇によつて抵抗３６
２を介し模擬バイアス回路３７０およびIF AGC
母線３６０に流れる電流が増大する。この増大し
た電流の実質的全部が抵抗３６６を介してIF
AGC母線３６０に流れ、さらにトランジスタ３
７６を介して接地点に流れるため、抵抗３６６の
両端間に電圧降下を生ずる。模擬バイアス回路は
AGC回路４００からの電流に応動してトランジ
スタ３７２のベースの電圧レベルをほぼ3Vbeに維
持しようとするから、抵抗３６６による電圧降下
はこの3Vbe点を基準にして、IF AGC母線３６０
の電圧をこの3Vbeレベル以下に引下ろす。AGC
回路４００からの電流の残部はトランジスタ３７
２のベースに印加され、この模擬バイアス回路３
７０による電流導通の増大を起こす。
低下した母線３６０のIF AGC電圧はIF増幅器
３００，３３０に印加され、トランジスタ３０
６，３３６の相互コンダクタンスを低下させる。
トランジスタ３０６，３３６によつてそれぞれ
PINダイオード３０８，３３８に供給される直流
バイアス電流は減少し、PINダイオード３０８，
３３８の抵抗が上昇する。このトランジスタ３０
６，３３６のエミツタインピーダンスの上昇のた
め、カスコード増幅器３０６，３１２および３３
６，３４２の利得が低下する。
AGC回路４００によつて供給されるAGC制御
電圧は映像信号レベルの上昇と共に上昇を続け、
模擬バイアス回路３７０は母線３６０のIF AGC
電圧レベルを引続いて低下させる。このIF AGC
電圧の低下によつてIF増幅器のトランジスタ３
０６，３３６のｇnが低下を続け、PINダイオー
ド３０８，３３８の抵抗が上昇を続ける。第１図
について述べたように、トランジスタ３０６，３
３６のｇnは実際上それぞれの動的エミツタ抵抗
ｒeにより10mVのIF信号のレベル降下を生ずる
最低レベルに達する。この点においてトランジス
タ３０６，３３６のｇnはそれぞれ抵抗３１０，
３４０を流れる電流によつて安定化され、PINダ
イオード３０８，３３８の抵抗がさらに上昇する
と利得がさらに低下して各PINダイオードによる
30mVまでの追加レベル降下が可能になる。最後
にIF信号源２００からIF増幅器に40mV全部のIF
信号が印加されたときは、IF利得低下範囲全体
が使用し尽されて、遅延同調器AGC回路５００
の制御の下にそれ以上の任意の利得低下が同調器
に生じる。全IF利得低下点において端子２０２
の40mVのIF信号は本質的にIF増幅器３００によ
る電圧利得１に遭遇し、第２のIF増幅器３３０
の入力に40mVの信号として印加される。この第
２のIF増幅器の出力のIF信号レベルは同調回路
３５０および第３のIF増幅器の入力を含む出力
インピーダンスを駆動するに充分な値を持つてい
る。
第５図のテレビジヨン中間周波増幅器をダイオ
ード３０８，３３８，３７８として第４ａ図およ
び第４ｂ図のPINダイオード構体を用いた集積回
路に構成して試験したところ、利得低下最大にお
いてトランジスタ３０６のｒeが抵抗３１０を流
れる電流によつて約40Ωに維持されることが判つ
た。またPINダイオード３０８のインピーダンス
は増幅器利得最大時の4.5Ωから利得低下最大時
の130Ωまで変わることも判つた。増幅器利得の
最大のときはPINダイオード３０８の容量は無視
可能である（すなわちPINダイオードは正移相を
生じる）が、利得低下最大のときはその容量が約
7pFと測定されている。
【図面の簡単な説明】
第１図はこの発明による利得制御増幅器の部分
ブロツク回路図、第２図は第１図の増幅器の利得
低下能力を示す図表、第３ａ図は共通エミツタ増
幅器の回路図、第３ｂ図はエミツタ回路にダイオ
ードを有する共通エミツタ増幅器の回路図、第３
ｃ図はこの発明の原理による共通エミツタ増幅器
の回路図、第４ａ図は新規なPINダイオードの断
面図、第４ｂは第４ａ図のPINダイオードの平面
図、第５図はこの発明を実施したテレビジヨン中
間周波増幅器の部分ブロツク回路図である。 １００……利得制御増幅器、１１０……トラン
ジスタ、１１２……半導体装置（PINダイオー
ド）、１１６……負荷インピーダンス、１４０…
…利得制御電圧源、１５０……入力信号源、１
２′……第１の局在領域、１６……第２の局在領
域、１８……第３の局在領域、２０……第４の局
在領域、２２，２３……高比抵抗領域、２４……
基板、２６……基板表面、３０……電気的接続手
段。

Claims (1)

    【特許請求の範囲】
  1. １ 増幅すべき1MHzより高い周波数の信号を受
    信するように結合されたベース電極と出力電極と
    を有し、共通エミツタ構成に結合されたトランジ
    スタと、第１および第２の電極を有し、その第１
    の電極を上記トランジスタの上記出力電極に直流
    結合され、上記両電極間に反対導電型の半導体材
    料の第１および第２の領域を有する半導体装置
    と、この半導体装置に結合されてその抵抗を制御
    する利得制御電圧源とを含み、上記半導体装置が
    上記トランジスタから上記信号周波数でこの装置
    に印加された信号に対して上記両電極間で整流作
    用を行わないことを特徴とする上記周波数の信号
    を増幅するための利得制御増幅器。
JP3466180A 1979-03-16 1980-03-17 Gain controlled amplifier and integrated circuit pin diode used therefor Granted JPS55130157A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/021,324 US4275362A (en) 1979-03-16 1979-03-16 Gain controlled amplifier using a pin diode

Publications (2)

Publication Number Publication Date
JPS55130157A JPS55130157A (en) 1980-10-08
JPS6225265B2 true JPS6225265B2 (ja) 1987-06-02

Family

ID=21803567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3466180A Granted JPS55130157A (en) 1979-03-16 1980-03-17 Gain controlled amplifier and integrated circuit pin diode used therefor

Country Status (20)

Country Link
US (1) US4275362A (ja)
JP (1) JPS55130157A (ja)
KR (1) KR830002116B1 (ja)
AT (1) AT381420B (ja)
AU (1) AU539387B2 (ja)
BE (1) BE882248A (ja)
CA (1) CA1145421A (ja)
DD (1) DD149742A5 (ja)
DE (1) DE3009905C2 (ja)
DK (1) DK113480A (ja)
ES (1) ES8103521A1 (ja)
FI (1) FI75953C (ja)
FR (1) FR2451663B1 (ja)
GB (1) GB2044565B (ja)
IT (1) IT1129644B (ja)
NL (1) NL8001543A (ja)
NZ (1) NZ193128A (ja)
PL (1) PL128485B1 (ja)
PT (1) PT70923A (ja)
SE (1) SE451286B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113574U (ja) * 1989-02-28 1990-09-11
JPH02113575U (ja) * 1989-02-28 1990-09-11
JPH02113573U (ja) * 1989-02-28 1990-09-11

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3115683C2 (de) * 1981-04-18 1983-07-28 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen Schaltungsanordnung zur verzögerten, automatischen Verstärkungsregelung
US4439741A (en) * 1982-06-28 1984-03-27 Motorola, Inc. Stabilized high efficiency radio frequency amplifier
US4464635A (en) * 1982-11-18 1984-08-07 Zenith Electronics Corporation Non-reactive limiter
DE3448414C3 (de) * 1983-02-23 2003-07-17 Canon Kk Vibrationswellenantriebseinrichtung
JPS59195823U (ja) * 1983-06-10 1984-12-26 アルプス電気株式会社 利得制御増幅器
US4677392A (en) * 1985-12-16 1987-06-30 Hughes Aircraft Company Cascaded internal impedance dependent amplifier with accurate variable gain control
US5374899A (en) * 1993-11-10 1994-12-20 Itt Corporation Self biased power amplifier employing FETs
JP3335079B2 (ja) * 1996-07-01 2002-10-15 シャープ株式会社 Ａｇｃ回路
WO1998043348A2 (en) * 1997-03-26 1998-10-01 Koninklijke Philips Electronics N.V. Radio receiver and controllable amplifier circuit
US5969561A (en) * 1998-03-05 1999-10-19 Diablo Research Company, Llc Integrated circuit having a variable RF resistor
GB9906047D0 (en) * 1999-03-17 1999-05-12 Secr Defence Improvements in electromagnetic wave receiver front ends
JP4048648B2 (ja) * 1999-05-12 2008-02-20 ソニー株式会社 高周波増幅回路および受信機
US6271727B1 (en) 1999-08-06 2001-08-07 Rf Micro Devices, Inc. High isolation RF power amplifier with self-bias attenuator
US6452452B1 (en) 2000-07-10 2002-09-17 Intersil Americas Inc. Negative feedback gain control for common electrode transistor
JP3854840B2 (ja) * 2000-11-27 2006-12-06 シャープ株式会社 電力増幅回路およびそれを用いた通信装置
JP2002261542A (ja) * 2000-12-27 2002-09-13 Murata Mfg Co Ltd 発振器及びそれを用いた通信機
US6535068B1 (en) * 2001-02-17 2003-03-18 Microtune (Texas), L.P. System and method for temperature compensated IF amplifier
US6889038B2 (en) 2001-04-06 2005-05-03 Koninklijke Philips Electronics N.V. Dynamic biasing of a transmitter
US6876635B2 (en) * 2001-11-05 2005-04-05 Motorola, Inc. Current reduction by receiver linearity adjustment in a communication device
US20040222842A1 (en) * 2002-11-13 2004-11-11 Owens Ronnie Edward Systems and methods for generating a reference voltage
WO2006079969A1 (en) * 2005-01-31 2006-08-03 Nxp B.V. Receiver having a gain-controllable input stage
JP4077831B2 (ja) * 2005-05-11 2008-04-23 松下電器産業株式会社 高周波増幅器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL156008B (nl) * 1970-06-06 1978-02-15 Philips Nv Ingangsschakeling van een televisie-afstemeenheid.
US3309617A (en) * 1964-05-04 1967-03-14 Philco Ford Corp Controllable gain transistor amplifier utilizing current-variable impedance in emitter circuit for providing controllable signal degeneration
US3374404A (en) * 1964-09-18 1968-03-19 Texas Instruments Inc Surface-oriented semiconductor diode
US3396317A (en) * 1965-11-30 1968-08-06 Texas Instruments Inc Surface-oriented high frequency diode
US3348154A (en) * 1965-12-14 1967-10-17 Scott Inc H H Signal mixing and conversion apparatus employing field effect transistor with squarelaw operation
US3518585A (en) * 1966-12-30 1970-06-30 Texas Instruments Inc Voltage controlled a.c. signal attenuator
US3536934A (en) * 1967-10-25 1970-10-27 Gen Electric Wideband automatic gain control circuit
US3538448A (en) * 1968-01-17 1970-11-03 Rca Corp Gain controlled amplifier
ES372211A1 (es) * 1968-10-11 1972-02-16 Rca Corp Un amplificador de banda ancha.
US3624561A (en) * 1970-02-24 1971-11-30 Ben H Tongue Broadband aperiodic attenuator apparatus
DE2108497A1 (de) * 1971-02-23 1972-09-07 Sel Verstärkungsregelung, insbesondere zur Farbsattigungseinstellung eines SECAM Empfängers
DE2126136C3 (de) * 1971-05-26 1982-07-29 Blaupunkt-Werke Gmbh, 3200 Hildesheim Regelbare HF-Eingangsstufe mit einem PIN-Dioden-Dämpfungsglied
FR2204333A5 (ja) * 1972-10-20 1974-05-17 Thomson Csf
NL7215200A (ja) * 1972-11-10 1974-05-14
JPS546750A (en) 1977-06-17 1979-01-19 Nec Corp Transistor amplifying device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113574U (ja) * 1989-02-28 1990-09-11
JPH02113575U (ja) * 1989-02-28 1990-09-11
JPH02113573U (ja) * 1989-02-28 1990-09-11

Also Published As

Publication number Publication date
DK113480A (da) 1980-09-17
KR830002454A (ko) 1983-05-28
PT70923A (en) 1980-04-01
NZ193128A (en) 1983-09-30
FI75953C (fi) 1988-08-08
SE8001968L (sv) 1980-09-17
GB2044565B (en) 1983-06-15
DD149742A5 (de) 1981-07-22
FI800709A (fi) 1980-09-17
IT1129644B (it) 1986-06-11
AU539387B2 (en) 1984-09-27
ES489572A0 (es) 1981-02-16
PL222725A1 (ja) 1981-01-30
ES8103521A1 (es) 1981-02-16
CA1145421A (en) 1983-04-26
SE451286B (sv) 1987-09-21
FR2451663B1 (fr) 1986-08-14
GB2044565A (en) 1980-10-15
BE882248A (fr) 1980-07-01
US4275362A (en) 1981-06-23
AT381420B (de) 1986-10-10
FI75953B (fi) 1988-04-29
NL8001543A (nl) 1980-09-18
FR2451663A1 (fr) 1980-10-10
IT8020549A0 (it) 1980-03-12
AU5626680A (en) 1980-09-18
DE3009905C2 (de) 1986-12-11
ATA145580A (de) 1986-02-15
JPS55130157A (en) 1980-10-08
PL128485B1 (en) 1984-01-31
DE3009905A1 (de) 1980-09-25
KR830002116B1 (ko) 1983-10-12

Similar Documents

Publication Publication Date Title
JPS6225265B2 (ja)
US4211941A (en) Integrated circuitry including low-leakage capacitance
US3619786A (en) Solid-state vhf attenuator and tv receiver
US3210677A (en) Unipolar-bipolar semiconductor amplifier
US3749985A (en) High frequency insulated gate field effect transistor for wide frequency band operation
US5969561A (en) Integrated circuit having a variable RF resistor
GB2334838A (en) Variable rf attenuator using shunt connected antiparallel pair of bipolar transistors
US3560866A (en) If amplifier with compensated transistor unit
US5355096A (en) Compace HBT wide band microwave variable gain active feedback amplifier
US3284713A (en) Emitter coupled high frequency amplifier
US3233186A (en) Direct coupled circuit utilizing fieldeffect transistors
US3502997A (en) Integrated semiconductor cascode amplifier
US4088963A (en) Gain control circuit
US4494084A (en) Pin diode linear attenuator controlled by a companding DAC
US3538448A (en) Gain controlled amplifier
US3968450A (en) Transistor amplifier
US4365208A (en) Gain-controlled amplifier using a controllable alternating-current resistance
US2936424A (en) Transistor amplifier
US4297597A (en) Darlington-connected semiconductor device
US3810049A (en) Integrated attenuation elements
US11296655B2 (en) Power amplifier biasing network providing gain expansion
US3673498A (en) Gain controlled cascode-connected transistor amplifier
US3460050A (en) Integrated circuit amplifier
JPS647523B2 (ja)
US4345214A (en) Variable emitter degeneration gain-controlled amplifier