JP4851577B2 - 検波回路、及び、高周波回路 - Google Patents

Description

本発明は、交流信号の強度に応じた直流電圧を生成する検波回路に関する。また、そうような検波回路を備えた高周波回路に関する。

無線通信装置に搭載される送信用パワーアンプは、しばしば、その出力信号（高周波信号）の強度に応じた直流電圧を生成する検波回路と併用される。これは、検波出力（検波回路にて生成された直流電圧のことを「検波出力」と呼称する。以下同様。）に応じて送信用パワーアンプに入力する送信信号のレベルを調整し、送信電力の最適化（消費電力制御あるいはスプリアス制御）を図るためである。特に、無線ＬＡＮ用端末やＷｉＭＡＸ用端末などの小型無線通信装置には、増幅回路と検波回路とが集積されたパワーアンプＩＣが搭載されることが多い。

このような送信用パワーアンプの一例として、特許文献１及び特許文献２には、電力増幅用トランジスタを含む電力増幅回路と、アノード端子がコンデンサを介して電力増幅用トランジスタのコレクタ端子に接続された検波ダイオードを含む検波回路とを備えたパワーアンプが開示されている。

特許文献１に記載のパワーアンプ（電力増幅器）においては、電力増幅用トランジスタのベース端子、及び、検波ダイオードのアノード端子にバイアス電流を供給する電流増幅用トランジスタを設けることによって、検波回路における消費電力の低減、及び、検波回路からの回り込み信号によるノイズの低減が図られている。

また、特許文献２に記載のパワーアンプ（半導体集積回路）においては、検波ダイオードのアノード端子に接続されたバイアス用トランジスタ（「エミッタフォロワトランジスタ」とも称されている）を設けることによって、検波振幅の拡大が図られている。

特開２００７−３００２６２号公報（２００７年１１月１５日公開） 特開２００９−１４１５８９号公報（２００９年 ６月２５日公開）

しかしながら、検波ダイオードを用いて高周波信号の強度に応じた直流電圧を生成する従来のパワーアンプにおいては、検波ダイオードのオン電圧が温度に依存するため、検波特性が温度に応じて変動してしまうという問題があった。

また、特許文献１〜２に記載のパワーアンプのように、電力増幅回路の出力端子（電力増幅用トランジスタのコレクタ端子）に、検波回路の入力端子（検波ダイオードのアノード端子）を接続する従来の構成を採用した場合、検波出力が電力増幅回路の出力端子に接続された機器の特性インピーダンスの影響を受けてしまうという問題が生じる。送信用パワーアンプを構成する電力増幅回路の出力端子に接続される機器としては、例えば、アンテナが挙げられる。アンテナの特性インピーダンスが環境に応じて大きく変動することは良く知られたとおりである。

このため、電力増幅回路を多段構成としたうえで、最終段から出力される出力信号を検波回路に入力するのではなく、最終段に入力される入力信号、すなわち、ドライバ段から出力される出力信号を検波回路に入力するようにして、検波出力が電力増幅回路の出力端子に接続された機器の特性インピーダンスの影響を受け難くすることが考えられる。実際、無線通信装置に搭載される送信用パワーアンプとしては、２５ｄＢｍ〜３０ｄＢｍ程度の増幅率をもつよう２〜３段の増幅用トランジスタにより構成されることが多く、ドライバ段から出力される出力信号を検波回路に入力する構成を採用すれば、検波出力がアンテナの特性インピーダンスの影響を受けてしまうという問題を回避することができる。しかしながら、そうすると、検波ダイオードのオン電圧の温度依存性による検波出力のシフトにドライバ段の増幅率の温度依存性による検波出力のシフトが重積され、検波特性の温度依存性が更に大きくなってしまう。

特許文献２には、互いに直列に接続されたバイアス用トランジスタ（特許文献２において「エミッタフォロアトランジスタ」と称されているトランジスタとは別のトランジスタ）及びバイアス用ダイオードを、互いに直列に接続されたバイアス用トランジスタ（「エミッタフォロワトランジスタ」と称されているトランジスタ）及び検波ダイオードと並列に接続することによって、半導体基板上にこれらの素子を同一の製造プロセスにおいて形成した場合に、検波特性の温度依存性を小さくできることが記載されている。しかしながら、上記のように検波ダイオードのオン電圧の温度依存性による検波出力のシフトにドライバ段の増幅率の温度依存性による検波出力のシフトが重積した場合に、特許文献２に記載方法では検波出力のシフトをキャンセルして温度補償を実現することができないという問題があった。

本発明は、上記の問題に鑑みてなされたものであり、その目的は、検波回路における検波特性の温度依存性を従来よりも容易かつ効果的に抑制することにある。

上記課題を解決するために、本発明に係る検波回路は、バイアス抵抗を介して電源に接続されたダイオードを含み、上記ダイオードを用いて交流信号の強度に応じた直流電圧を生成するダイオード検波回路と、第１の負荷抵抗を介して電源に接続された第１のバイポーラトランジスタを含み、上記第１のバイポーラトランジスタを用いて上記ダイオード検波回路にて生成された直流電圧を増幅するトランジスタ増幅回路と、を備えた検波回路であって、上記バイアス抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量と上記第１の負荷抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量との和が、上記ダイオードの温度上昇に伴う上記トランジスタ増幅回路の出力電圧の上昇量以上となる温度範囲を有し、上記ダイオード検波回路は、アノード端子が入力点に接続され、カソード端子が接地された上記ダイオードと、一方の端子が上記入力点に接続され、他方の端子が出力点に接続された上記バイアス抵抗と、一方の端子が上記出力点に接続され、他方の端子が接地されたコンデンサとを含み、上記入力点を介して入力される交流信号の強度に応じた直流電圧を上記出力点から出力するものである、ことを特徴としている。

また、上記課題を解決するために、本発明に係る検波回路は、バイアス抵抗を介して電源に接続されたダイオードを含み、上記ダイオードを用いて交流信号の強度に応じた直流電圧を生成するダイオード検波回路と、第１の負荷抵抗を介して電源に接続された第１のバイポーラトランジスタを含み、上記第１のバイポーラトランジスタを用いて上記ダイオード検波回路にて生成された直流電圧を増幅するトランジスタ増幅回路と、を備えた検波回路であって、上記バイアス抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量と上記第１の負荷抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量との和が、上記ダイオードの温度上昇に伴う上記トランジスタ増幅回路の出力電圧の上昇量以上となる温度範囲を有し、上記ダイオード検波回路は、カソード端子が入力点に接続され、アノード端子が上記バイアス抵抗を介して出力点に接続された上記ダイオードと、一方の端子が上記入力点に接続され、他方の端子が接地されたインダクタと、一方の端子が上記出力点に接続され、他方の端子が接地された抵抗及びコンデンサとを含み、上記入力点を介して入力される交流信号の強度に応じた直流電圧を上記出力点から出力するものである、ことを特徴としている。

上記構成によれば、上記バイアス抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量と上記第１の負荷抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量とにより、上記ダイオードの温度変化に伴う上記増幅回路の出力電圧の上昇量をキャンセルすることができる。したがって、上記バイアス抵抗及び上記第１の負荷抵抗を温度係数の大きな抵抗体により構成するだけで、従来よりも容易かつ効果的に検波出力の温度依存性を抑制することができるという効果を奏する。

本発明に係る検波回路において、上記バイアス抵抗、及び、上記第１の負荷抵抗の少なくとも何れかは、温度係数が５００ｐｐｍ／℃以上の抵抗体により構成されている、ことが好ましい。

上記の構成によれば、より確実に検波出力の温度依存性を抑制することができるという更なる効果を奏する。

本発明に係る検波回路において、上記ダイオード、及び、上記第１のバイポーラトランジスタは、エミッタ層、ベース層、及び、コレクタ層からなる共通のｎｐｎ構造により構成されたものであり、上記バイアス抵抗、及び、上記第１の負荷抵抗の少なくとも何れかは、上記ベース層に形成されたベース層抵抗、又は、上記コレクタ層に形成されたコレクタ層抵抗により構成されている、ことが好ましい。

上記の構成によれば、特別な工程を増やす事無くより確実に検波出力の温度依存性を抑制することができるという更なる効果を奏する。

また、上記トランジスタ増幅回路は、コレクタ端子が上記第１の負荷抵抗を介して電源に接続され、ベース端子が上記ダイオード検波回路の出力点に接続され、エミッタ端子が接地された上記第１のバイポーラトランジスタと、コレクタ端子が第２の負荷抵抗を介して電源に接続され、ベース端子が上記第１のバイポーラトランジスタのコレクタ端子に接続された第２のバイポーラトランジスタとを含む、構成とすることができる。

上記の検波回路を備えている高周波回路も本発明の範疇に含まれる。上記の検波回路と同様、従来よりも容易かつ効果的に検波出力の温度依存性を抑制することができるという効果を奏する。

本発明に係る検波回路は、バイアス抵抗の温度上昇に伴うトランジスタ増幅回路の出力電圧の低下量と第１の負荷抵抗の温度上昇に伴うトランジスタ増幅回路の出力電圧の低下量との和が、ダイオードの温度上昇に伴うトランジスタ増幅回路の出力電圧の増加量以上となる温度範囲を有することにより、ダイオードの温度上昇に伴うトランジスタ増幅回路の出力電圧の上昇量をキャンセルすることができる。したがって、バイアス抵抗及び第１の負荷抵抗を温度係数の大きな抵抗体により構成するだけで、従来よりも容易かつ効果的に検波出力の温度依存性を抑制することができるという効果を奏する。

本発明の検波回路を備えた高周波回路の構成を示すブロック図である。 図１に示した高周波回路に含まれる、主高周波回路の構成を示すブロック図である。 図１に示した検波回路の第１の構成例を示す回路図である。 図１に示した検波回路の第２の構成例を示す回路図である。 図１に示した検波回路の第３の構成例を示す回路図である。 図１に示した検波回路の第４の構成例を示す回路図である。 図４に示した検波回路において、抵抗１８及び抵抗２４をＴａＮ薄膜抵抗により構成した場合の検波特性を示すグラフである。 図４に示した検波回路において、抵抗１８及び抵抗２４をベース層抵抗により構成した場合の検波特性を示すグラフである。

本実施形態に係る検波回路１０の構成について、図１を参照して説明する。図１は、本実施形態に係る検波回路１０を備えた高周波回路１００の構成を示すブロック図である。

図１に示すように、高周波回路１００は、主高周波回路１の他に、主高周波回路１の信号伝達経路を伝送される高周波信号（交流信号）の一部を取り出す信号分岐回路２と、信号分岐回路２により取り出された高周波信号の強度に応じた直流電圧を生成するダイオード検波回路３と、ダイオード検波回路３により生成された直流電圧を増幅する増幅回路４とを備えている。本実施形態に係る検波回路１０は、ダイオード検波回路３と増幅回路４とにより構成されている。

ダイオード検波回路３に含まれる検波ダイオード（不図示）のアノード端子は、図１に示すように、バイアス抵抗５を介して電源７に接続されており、この検波ダイオードには、電源７の電圧からバイアス抵抗５における電圧降下分を差し引いた順方向バイアスがかかっている。すなわち、この検波ダイオードの動作点は、電源７の電圧とバイアス抵抗５の抵抗値とによって規定されている。なお、検波ダイオードのオン電圧とは、順方向電流が立ち上がる電圧のことを指し、順方向電流が流れているときの順方向電圧降下に一致する。

また、増幅回路４に含まれるバイポーラトランジスタ（不図示）のコレクタ端子は、図１に示すように、負荷抵抗６を介して電源８に接続されており、このバイポーラトランジスタのコレクタ端子には、電源８の電圧から負荷抵抗６における電圧降下分を差し引いた電圧が印加されている。すなわち、このバイポーラトランジスタの動作点は、電源８の電圧と負荷抵抗６とによって規定されている。

ダイオード検波回路３に含まれる検波ダイオードのオン電圧は負の温度特性をもつ。したがって、順方向バイアスが一定であれば、温度が上昇すると検波出力は大きな値にシフトし、温度が低下すると検波出力は小さな値にシフトする。一方で、バイアス抵抗５は、正の温度特性をもつ。このため、温度が上昇すると検波ダイオードにかかるバイアス電圧が下がって検波出力が小さな値にシフトし、温度が低下すると検波ダイオードにかかるバイアス電圧が上がって検波出力が大きな値にシフトする。したがって、バイアス抵抗５と検波ダイオードとを熱的に結合させておけば、バイアス抵抗５の温度変化に伴う検波出力のシフトが検波ダイオードの温度変化に伴う検波出力のシフトをキャンセルする方向に作用する。

ただし、半導体プロセスで従来用いられている金属薄膜抵抗の温度係数は１００ｐｐｍ／℃以下である。したがって、バイアス抵抗５を金属薄膜抵抗を用いて構成した場合、バイアス抵抗５の温度変化に伴う順方向バイアスのシフト量が検波ダイオードの温度変化に伴うオン電圧のシフト量を下回り、バイアス抵抗５の温度変化に伴う検波出力のシフトにより検波ダイオードの温度変化に伴う検波出力のシフトをキャンセルすることができない。

特に、図２に示すように、主高周波回路１において高周波信号をドライバ段１ａ及びパワー段（最終段）１ｂにより多段増幅する構成を採用し、ドライバ段１ａから出力される出力信号をダイオード検波回路３に入力する場合、検波ダイオードの温度変化に伴う検波出力のシフトに加え、ドライバ段１ａの温度変化に伴う検波出力のシフト（ドライバ段を構成するトランジスタは、通常、正の温度係数をもつ）もキャンセルせねばならず、金属薄膜抵抗により構成されたバイアス抵抗５によりこれを実現することは不可能である。

そこで、本実施形態に係る検波回路１０においては、バイアス抵抗５を十分に大きな正の温度係数を有する抵抗体を用いて構成することにより、バイアス抵抗５の温度変化に伴う検波出力のシフト量が検波ダイオードの温度変化に伴う検波出力のシフト量以上になるようにしている。より具体的には、バイアス抵抗５を５００ｐｐｍ／℃以上の温度係数をもつ抵抗体を用いて構成することにより、バイアス抵抗５の温度変化に伴う検波出力のシフト量が検波ダイオードの温度変化に伴う検波出力のシフト量以上になるようにしている。

なお、ここでは、検波ダイオードの温度変化に伴う検波出力のシフトを、バイアス抵抗５の温度変化に伴う検波出力のシフトよってキャンセルする構成について説明したが、本発明にこれに限定されるものではない。すなわち、検波ダイオードの温度変化に伴う検波出力のシフトを、負荷抵抗６の温度変化に伴う検波出力のシフトによってキャンセルする構成を採用してもよいし、検波ダイオードの温度変化に伴う検波出力のシフトを、バイアス抵抗５の温度変化に伴う検波出力のシフト、及び、負荷抵抗６の温度変化に伴うシフトの両方によってキャンセルする構成を採用してもよい。すなわち、バイアス抵抗５を構成する抵抗体、及び、負荷抵抗６を構成する抵抗体の少なくとも何れかを、バイアス抵抗５の温度変化に伴う検波出力のシフト量と負荷抵抗６の温度変化に伴う検波出力のシフト量との和が検波ダイオードの温度変化に伴う検波出力のシフト量を上回るように選択することによっても本発明実施することができる。

このような構成が可能な理由は以下のとおりである。すなわち、負荷抵抗６も正の温度係数を有するので、温度が上昇すると、増幅回路４に含まれるバイポーラトランジスタのコレクタ電位が下がって検波出力が小さな値にシフトし、温度が低下すると、増幅回路４に含まれるバイポーラトランジスタのコレクタ電位が上がって検波出力が大きな値にシフトする。したがって、負荷抵抗６を大きな温度係数を有する抵抗体により構成すれば、バイアス抵抗５を大きな温度係数を有する抵抗体により構成した場合と同様の作用が得られる。特に、バイアス抵抗５及び負荷抵抗６の両方を大きな温度係数を有する抵抗体により構成すれば、図２に示すように、主高周波回路１において高周波信号をドライバ段１ａ及びパワー段（最終段）１ｂにより多段増幅する構成を採用し、ドライバ段１ａから出力される出力信号をダイオード検波回路３に入力する場合であっても、検波ダイオードの温度変化に伴う検波出力のシフトに加え、ドライバ段１ａの温度変化に伴う検波出力のシフトをもキャンセルすることが容易になる。

（構成例１）
次に、検波回路１０のより具体的な構成例について、図３を参照して説明する。図３は、検波回路１０の第１の構成例を示す回路図である。

図３に示したダイオード検波回路３は、アノード端子が入力点１２に接続され、カソード端子が接地された検波ダイオード１６と、一方の端子が入力点１２に接続され、他方の端子が出力点１４に接続されたバイアス抵抗１８（図１におけるバイアス抵抗５に相当）と、一方の端子が出力点１４に接続され、他方の端子が接地されたコンデンサ２０とを含み、入力点１２を介して入力された高周波信号の強度に応じた直流電圧を出力点１４を介して出力する構成である。ダイオード検波回路３の出力点１４は、抵抗２２を介して電源３４に接続されており、電源３４の電圧から抵抗２２及び抵抗１８における電圧降下分を差し引いた電圧が順方向バイアスとして検波ダイオード１６に印加されるようになっている。このため、高周波信号の電圧値が検波ダイオード１６のオン電圧（通常、１．２Ｖ以下）よりも低いときでも、高周波信号の強度に応じた直流電圧を得ることができる。

信号分岐手段２により取り出された高周波信号は、入力点１２を介してダイオード検波回路３に入力される。高周波信号の電圧値が正である期間（より正確に言うと、検波ダイオード１６に印加される電圧がオン電圧以上になる期間）は、検波ダイオード１６が導通状態となり、入力点１２の電位は接地電位近くにクランプされる。一方、高周波信号の電圧値が負である期間（より正確に言うと、検波ダイオード１６に印加される電圧がオン電圧以下になる期間）は、検波ダイオード１６が遮断状態となり、入力点１２の電位は高周波信号の電圧値に概ね等しくなる。このようにして検波ダイオード１６によって整流された高周波信号は、バイアス抵抗１８とコンデンサ２０とにより構成されるローパスフィルターによって平滑化される。これにより、出力点１４の電位を高周波信号の強度に応じた値とすることができる。

また、図３に示した増幅回路４は、コレクタ端子が負荷抵抗２４（図１における負荷抵抗６に相当）を介して電源３４に接続され、ベース端子がダイオード検波回路３の出力点１４に接続され、エミッタ端子が接地されたバイポーラトランジスタ２６とを含み、ダイオード検波回路３の出力点１４から出力される直流電圧を増幅する構成である。バイポーラトランジスタ２６のコレクタ端子が負荷抵抗２４を介して電源３４に接続されているので、バイポーラトランジスタ２６のコレクタ端子には、電源３４の電圧から抵抗２４における電圧降下分を差し引いた電圧が印加される。増幅回路４にて増幅された直流電圧（すなわち、検波出力）は、出力端子３２を介して外部に出力される。

ここで、バイアス抵抗１８、及び、負荷抵抗２４は、それぞれ、５００ｐｐｍ／℃以上の温度係数を有する抵抗体により構成されており、検波ダイオード１６、バイアス抵抗１８、及び、負荷抵抗２４は、互いに熱的に結合されるよう近接して配置されている。これにより、検波ダイオード１６の温度変化に伴う検波出力のシフトを、バイアス抵抗１８の温度変化に伴う検波出力のシフト、及び、負荷抵抗２４の温度変化に伴うシフトの両方によってキャンセルすることができる。

（構成例２）
次に、検波回路１０の第２の構成例について、図４を参照して説明する。図３は、検波回路１０の第２の構成例を示す回路図である。

図４に示したダイオード検波回路３は、図３に示したダイオード検波回路３と同一の構成である。一方、図４に示した増幅回路４は、図３に示した増幅回路４に、エミッタフォロワを付加した構成である。より具体的に言えば、図４に示した増幅回路４は、コレクタ端子が負荷抵抗２４を介して電源３４に接続され、ベース端子がダイオード検波回路３の出力点１４に接続され、エミッタ端子が接地された第１のバイポーラトランジスタ２６に加え、コレクタ端子が負荷抵抗２７を介して電源３４に接続され、ベース端子が第１のバイポーラトランジスタ２６のコレクタ端子に接続された第２のバイポーラトランジスタ２８を含み、増幅回路４にて増幅された直流電圧（すなわち、検波出力）を、第２のバイポーラトランジスタ２８のエミッタ端子に接続された出力端子３６を介して外部に出力する構成である。また、本構成例においては、信号分岐回路２をコンデンサ１１により構成している。

なお、図４に示す検波回路１０を構成する各回路は、例えば、ＩｎＧａＡｓ／ＧａＡｓ ＨＢＴ（Hetero-Junction Bipolar Transistor：ヘテロ接合バイポーラトランジスタ）プロセスにより単一の基板上に形成することができる。ダイオード検波回路３を構成する検波ダイオード１６は、増幅回路４を構成する（ヘテロ接合）バイポーラトランジスタ２６〜２８と共通のｎｐｎ構造により実現することができる。より具体的には、ｎｐｎ構造におけるエミッタ層とベース層とを結合することによって、あるいは、ｎｐｎ構造におけるコレクタ層とベース層とを結合することによって、検波ダイオード１６を実現することができる。また、コンデンサ２０は、２層の配線電極と層間の絶縁膜とを使用したＭＩＭ（Metal Insulator Metal）構造キャパシタとして実現することができる。

検波経路をＩｎＧａＡｓ／ＧａＡｓ ＨＢＴプロセスにより単一の基板上に形成する場合、通常、形成精度の高さからメタル抵抗が抵抗として使用される。メタル抵抗としては、ＮｉＣｒやＴａＮなどにより構成されたものが一般的であり、その温度係数は１００ｐｐｍ／℃以下である。図４に示す検波回路１０においても、抵抗２２及び負荷抵抗２７としては、ＴａＮ薄膜抵抗を用いている。一方で、抵抗１８及び抵抗２４としては、ＩｎＧａＡｓ／ＧａＡｓ ＨＢＴプロセスとの整合性から、ベース層に形成したベース層抵抗を用いている。なお、ベース層の温度係数は２０００ｐｐｍ／℃以下である。また、使用したプロセスにおいてベース層のシート抵抗値は２００Ω以下である。

図４に示す検波回路１０をＨＢＴプロセスにより製造した場合の評価結果を図７及び図８に示す。図７は、抵抗１８及び抵抗２４をＴａＮ薄膜抵抗により構成した場合の検波特性を示すグラフであり、図８は、抵抗１８及び抵抗２４をベース層抵抗により構成した場合の検波特性を示すグラフである。何れのグラフにおいても、横軸Ｐｏｕｔが主たる回路であるパワーアンプから出力される高周波信号の強度を示し、縦軸Ｖｄｅｔが検波回路１０から出力される検波出力を示している。

図７に示したグラフを参照すると、抵抗１８及び抵抗２４をＴａＮ薄膜抵抗により構成した場合、８５℃のときと−４５℃のときとで、検波出力が最大で約０．１Ｖ程度異なることが見て取れる。一方、図８に示したグラフを参照すると、抵抗１８及び抵抗２４をベース層抵抗により構成した場合、パワーアンプから出力される高周波信号の強度が０ｄＢｍから２０ｄＢｍまでの範囲に渡って、検波出力の温度依存性が良く抑制できていることが分かる。

なお、以上の説明においては、大きな温度係数を持つ抵抗としてベース層抵抗を用いたが、コレクタ層抵抗を用いても良い。コレクタ層はシート抵抗が小さいため高抵抗には向かないが、ベース層抵抗と同程度の温度係数を持つためである。また、図７及び図８においては、ＩｎＧａＡｓ／ＧａＡｓ ＨＢＴプロセスにより製造された検波回路１０についての効果を示したが、他の製造プロセスにより製造された検波回路１０についても同様の効果が得られる。例えば、ＧａＡｓあるいはＳｉウエハをベースとした半導体デバイスプロセスを用いて検波回路１０を製造した場合についても同様の効果が得られる。

（構成例３）
次に、検波回路１０の第３の構成例について、図５を参照して説明する。図５は、検波回路１０の第３の構成例を示す回路図である。

図５に示した検波回路１０において、ダイオード検波回路３は、カソード端子が入力点１２に接続され、アノード端子がバイアス抵抗１８（図１におけるバイアス抵抗５に相当）を介して出力点１４に接続された検波ダイオード１６と、一方の端子が入力点１２に接続され、他方の端子が接地されたインダクタ１５と、一方の端子が出力点１４に接続され、他方の端子が接地された抵抗１９及びコンデンサ２０とを含み、入力点１２を介して入力される高周波信号に含まれる信号波を出力点１４を介して出力する構成である。ダイオード検波回路３の出力点１４は、抵抗２２を介して電源３４に接続されており、電源３４の電圧から抵抗２２及び抵抗１８における電圧降下分を差し引いた電圧が順方向バイアスとして検波ダイオード１６に印加されるようになっている。一方、図５に示した増幅回路４は、図３に示した増幅回路４と同一の構成であり、ダイオード検波回路３により生成された直流電圧は、増幅回路４によって反転増幅された後、出力端子３２を介して外部に出力される。

本具体例においても、バイアス抵抗１８、及び、負荷抵抗２４は、それぞれ、５００ｐｐｍ／℃以上の温度係数を有する抵抗体により構成されており、検波ダイオード１６、バイアス抵抗１８、及び、負荷抵抗２４は、互いに熱的に結合されるよう近接して配置されている。これにより、検波ダイオード１６の温度変化に伴う検波出力のシフトを、バイアス抵抗１８の温度変化に伴う検波出力のシフト、及び、負荷抵抗２４の温度変化に伴うシフトの両方によってキャンセルすることができる。

（構成例４）
次に、検波回路１０の第３の構成例について、図６を参照して説明する。図６は、検波回路１０の第４の構成例を示す回路図である。

図６に示した検波回路１０は、図３に示した検波回路１０に電圧調整抵抗２５を付加したものである。ダイオード検波回路３、及び、増幅回路４の構成は、図３に示したものと同一である。

電圧調整抵抗２５は、バイアス抵抗１８、及び、負荷抵抗２４と直列に接続されているため、これらの抵抗と同様の温度補償効果に寄与する。これら３つの抵抗の温度係数を適宜設定することによって、検波回路１０に要求される出力電力範囲に渡って、温度依存性が良く抑制された検波特性を得ることができる。

（付記事項）
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の検波回路は、高周波回路に広く適用することができる。例えば、無線通信装置に搭載される送信用パワーアンプとして好適に利用することができる。

１ 主高周波回路
２ 信号分岐回路
３ ダイオード検波回路
４ 増幅回路
５ バイアス抵抗
６ 負荷抵抗
１０ 検波回路
１２ 入力点
１４ 出力点
１５ インダクタ
１６ 検波ダイオード
１８ バイアス抵抗
２０ コンデンサ
２４ 負荷抵抗
２６ バイポーラトランジスタ（第１のバイポーラトランジスタ）
２８ バイポーラトランジスタ（第２のバイポーラトランジスタ）
３４ 電源
１００ 高周波回路

Claims (8)

1. バイアス抵抗を介して電源に接続されたダイオードを含み、上記ダイオードを用いて交流信号の強度に応じた直流電圧を生成するダイオード検波回路と、
   第１の負荷抵抗を介して電源に接続された第１のバイポーラトランジスタを含み、上記第１のバイポーラトランジスタを用いて上記ダイオード検波回路にて生成された直流電圧を増幅するトランジスタ増幅回路と、を備えた検波回路であって、
   上記バイアス抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量と上記第１の負荷抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量との和が、上記ダイオードの温度上昇に伴う上記トランジスタ増幅回路の出力電圧の上昇量以上となる温度範囲を有し、
   上記ダイオード検波回路は、アノード端子が入力点に接続され、カソード端子が接地された上記ダイオードと、一方の端子が上記入力点に接続され、他方の端子が出力点に接続された上記バイアス抵抗と、一方の端子が上記出力点に接続され、他方の端子が接地されたコンデンサとを含み、上記入力点を介して入力される交流信号の強度に応じた直流電圧を上記出力点から出力するものである、
   ことを特徴とする検波回路。
2. バイアス抵抗を介して電源に接続されたダイオードを含み、上記ダイオードを用いて交流信号の強度に応じた直流電圧を生成するダイオード検波回路と、
   第１の負荷抵抗を介して電源に接続された第１のバイポーラトランジスタを含み、上記第１のバイポーラトランジスタを用いて上記ダイオード検波回路にて生成された直流電圧を増幅するトランジスタ増幅回路と、を備えた検波回路であって、
   上記バイアス抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量と上記第１の負荷抵抗の温度上昇に伴う上記トランジスタ増幅回路の出力電圧の低下量との和が、上記ダイオードの温度上昇に伴う上記トランジスタ増幅回路の出力電圧の上昇量以上となる温度範囲を有し、
   上記ダイオード検波回路は、カソード端子が入力点に接続され、アノード端子が上記バイアス抵抗を介して出力点に接続された上記ダイオードと、一方の端子が上記入力点に接続され、他方の端子が接地されたインダクタと、一方の端子が上記出力点に接続され、他方の端子が接地された抵抗及びコンデンサとを含み、上記入力点を介して入力される交流信号の強度に応じた直流電圧を上記出力点から出力するものである、
   ことを特徴とする検波回路。
3. 上記バイアス抵抗、及び、上記第１の負荷抵抗の少なくとも何れかは、温度係数が５００ｐｐｍ／℃以上の抵抗体により構成されている、
   ことを特徴とする請求項１又は２に記載の検波回路。
4. 上記ダイオード、及び、上記第１のバイポーラトランジスタは、エミッタ層、ベース層、及び、コレクタ層からなる共通のｎｐｎ構造により構成されたものであり、
   上記バイアス抵抗、及び、上記第１の負荷抵抗の少なくとも何れかは、上記ベース層に形成されたベース層抵抗、又は、上記コレクタ層に形成されたコレクタ層抵抗により構成されている、ことを特徴とする請求項１から３までの何れか１項に記載の検波回路。
5. 上記トランジスタ増幅回路は、コレクタ端子が上記第１の負荷抵抗を介して電源に接続され、ベース端子が上記ダイオード検波回路の出力点に接続され、エミッタ端子が接地された上記第１のバイポーラトランジスタと、コレクタ端子が第２の負荷抵抗を介して電源に接続され、ベース端子が上記第１のバイポーラトランジスタのコレクタ端子に接続された第２のバイポーラトランジスタとを含む、ことを特徴とする請求項１から４までの何れか１項に記載の検波回路。
6. 請求項１から５までの何れか１項に記載の検波回路を備えていることを特徴とする高周波回路。
7. 高周波信号を増幅するドライバ段と、上記ドライバ段により増幅された高周波信号を更に増幅するパワー段とを備え、上記検波回路を用いて上記ドライバ段により増幅された高周波信号の強度に応じた直流電圧を生成する、ことを特徴とする請求項６に記載の高周波回路。
8. 上記ドライバ段と上記検波回路との間にコンデンサが挿入されている、ことを特徴とする請求項７に記載の高周波回路。
   

Images