JP2018198355A - 電力増幅回路 - Google Patents

Abstract

【課題】 大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供する。
【解決手段】 電力増幅回路は、ベースに入力信号が供給され、コレクタから入力信号を増幅した第１増幅信号を出力する第１増幅トランジスタと、第１増幅トランジスタのベースに第１電流又は第１電圧を供給する第１バイアス回路と、第１増幅トランジスタのベースに第２電流又は第２電圧を供給する第２バイアス回路と、第１増幅トランジスタのベースと第１バイアス回路との間に直列接続された第１抵抗素子と、を備え、第２バイアス回路は、アノードに電源電圧が供給されるダイオードと、ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端がダイオードのカソードとインピーダンス回路との接続点に接続され、他端から第２電流又は第２電圧を第１増幅トランジスタのベースに供給する第１容量素子と、を備える。
【選択図】図２

Description

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機に搭載される電力増幅回路においては、一般的に、増幅器としてバイポーラトランジスタが用いられる。バイポーラトランジスタは、トランジスタ素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加する、という熱的な正帰還特性を有する。従って、温度上昇によるコレクタ電流の増加を抑制するため、例えばバイポーラトランジスタのベースと、ベースバイアス電圧供給端子との間に、抵抗素子（以下、「バラスト抵抗」とも呼ぶ。）を挿入する構成が知られている。

このようなバラスト抵抗を備えた構成においては、入力信号の電力レベルの増大に伴いベースバイアス電圧供給端子から増幅器のベースに流れる電流が増加すると、バラスト抵抗における電圧降下が大きくなるため、増幅器のベース電圧が低下する。これにより、コレクタ電流の振幅がベース電流の振幅に伴わず、電力利得が低下する現象（以下、「ゲインコンプレッション」とも呼ぶ。）を生じ得る。

当該ゲインコンプレッションの抑制のため、例えば特許文献１には、直流成分は遮断し、交流成分は通過させるインピーダンス回路を備える電力増幅器が開示されている。当該構成によれば、ベースバイアス電圧供給端子からバイポーラトランジスタのベースに流れる電流が増加しても、当該電流の一部がインピーダンス回路に流れることにより、バラスト抵抗における電圧降下を低減することができる。また、外部制御信号によりインピーダンス回路のインピーダンスを変化させることによって、インピーダンス回路とバラスト抵抗に流れる電流の電流量の割合を調整することができる。

特開２００５−６２１２号公報

特許文献１に開示される構成では、大信号入力時にインピーダンス回路に含まれるバイポーラトランジスタのエミッタに信号振幅が伝わると、当該信号振幅がバイポーラトランジスタのベース・エミッタ間の寄生容量を経由してベースに伝播し得る。ここで、当該構成では、当該バイポーラトランジスタのベースに抵抗素子を経由して制御電圧が供給されるため、エミッタ電圧の振動に伴ってベース電圧も振動し得る。これにより、当該バイポーラトランジスタのコレクタ・エミッタ間に十分な電流が流れず、バイパス回路としての機能が十分に果たされないという問題がある。

本発明は、かかる事情に鑑みてなされたものであり、大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供することを目的とする。

かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、ベースに入力信号が供給され、コレクタから入力信号を増幅した第１増幅信号を出力する第１増幅トランジスタと、第１増幅トランジスタのベースに第１電流又は第１電圧を供給する第１バイアス回路と、第１増幅トランジスタのベースに第２電流又は第２電圧を供給する第２バイアス回路と、第１増幅トランジスタのベースと第１バイアス回路との間に直列接続された第１抵抗素子と、を備え、第２バイアス回路は、アノードに電源電圧が供給されるダイオードと、ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端がダイオードのカソードとインピーダンス回路との接続点に接続され、他端から第２電流又は第２電圧を第１増幅トランジスタのベースに供給する第１容量素子と、を備える。

本発明によれば、大信号入力時におけるゲインコンプレッションを抑制可能な電力増幅回路を提供することができる。

本発明の第１実施形態に係る電力増幅回路の概略的構成を示すブロック図である。 本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。 本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。 可変抵抗器Ｒａｄｊの構成例を示す図である。 本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。

以下、図面を参照して本発明の一実施形態について説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本発明の第１実施形態に係る電力増幅回路の概略的構成を示すブロック図である。図１に示される電力増幅回路１００は、例えば携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００は、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）−ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）、ＬＴＥ−Ａｄｖａｎｃｅｄ、ＬＴＥ−Ａｄｖａｎｃｅｄ Ｐｒｏ等の通信規格の信号の電力を増幅する。なお、電力増幅回路１００が増幅する信号の通信規格はこれらに限られない。

図１に示されるように、電力増幅回路１００は、例えば、入力端子Ｔ１、出力端子Ｔ２、トランジスタＱ１、バイアス回路１１０，１２０、容量素子Ｃ１及び抵抗素子Ｒ１を備える。電力増幅回路１００は、入力端子Ｔ１に供給された入力信号ＲＦｉｎを増幅し、出力端子Ｔ２から増幅信号ＲＦｏｕｔ１（第１増幅信号）を出力する回路である。以下に、各構成要素について詳細に説明する。

トランジスタＱ１（第１増幅トランジスタ）は、コレクタに電源電圧（不図示）が供給され、ベースに容量素子Ｃ１が直列接続され、エミッタが接地される。トランジスタＱ１のベースには、容量素子Ｃ１を経由して入力信号ＲＦｉｎが供給され、バイアス回路１１０から抵抗素子Ｒ１を経由してバイアス電流Ｉｂｉａｓ１が供給され、バイアス回路１２０からバイアス電流Ｉｂｉａｓ２が供給される。これにより、トランジスタＱ１のコレクタから、入力信号ＲＦｉｎを増幅した増幅信号ＲＦｏｕｔ１が出力される。

なお、トランジスタＱ１は複数の単位トランジスタ（フィンガー）が並列接続された構成（すなわち、マルチフィンガー構成）であってもよい。

また、トランジスタＱ１は特に限定されないが、本明細書においてはヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタを例として説明する。以下に説明する他のトランジスタについても同様である。

バイアス回路１１０（第１バイアス回路）は、バイアス電流Ｉｂｉａｓ１（第１電流）又はバイアス電圧（第１電圧）を生成し、トランジスタＱ１のベースに供給する主要なバイアス回路である。バイアス回路１１０から供給されるバイアス電流Ｉｂｉａｓ１に応じて、トランジスタＱ１の電力利得が制御される。なお、端子Ｔ３からバイアス回路１１０に供給される電流は定電流であってもよく、又はバイアス電流Ｉｂｉａｓ１の電流量を制御する制御電流であってもよい。

バイアス回路１２０（第２バイアス回路）は、バイアス電流Ｉｂｉａｓ２（第２電流）又はバイアス電圧（第２電圧）を生成し、トランジスタＱ１のベースに供給する。バイアス回路１２０は、入力信号ＲＦｉｎの電力レベルの増大に伴って、バイアス電流Ｉｂｉａｓ１として供給されていたバイアス電流の交流成分の一部をバイアス電流Ｉｂｉａｓ２として供給する補助的なバイアス回路である。バイアス回路１１０，１２０の具体的な構成例については後述する。

容量素子Ｃ１（第２容量素子）は、入力端子Ｔ１とトランジスタＱ１のベースとの間に直列接続される。容量素子Ｃ１は、入力信号ＲＦｉｎの直流成分を除去するカップリングコンデンサである。

抵抗素子Ｒ１（第１抵抗素子）は、トランジスタＱ１のベースとバイアス回路１１０の出力との間に直列接続される。抵抗素子Ｒ１は、トランジスタＱ１の熱的な正帰還を抑制するためのバラスト抵抗である。すなわち、トランジスタＱ１は、トランジスタ素子の温度が上昇するとコレクタ電流が増加し、これによりさらに温度が上昇してコレクタ電流が増加するという熱的な正帰還特性を有する。従って、例えば複数の単位トランジスタが並列接続されたマルチフィンガー構成において、仮に各単位トランジスタがバラスト抵抗を備えていなければ、一部の単位トランジスタに電流が集中的に流れ、熱暴走を起こして破壊に至る可能性がある。この点、電力増幅回路１００では抵抗素子Ｒ１を備えることにより、トランジスタＱ１のベース電流が増加すると抵抗素子Ｒ１に流れる電流も増加し、抵抗素子Ｒ１における電圧降下によりトランジスタＱ１のベース電圧の上昇が抑制される。これにより、トランジスタＱ１のベース電流、及びそれに伴うコレクタ電流の増加が抑制され、熱暴走が回避される。

次に、図２を参照しつつ、バイアス回路１１０，１２０の構成の詳細について説明する。図２は、本発明の第１実施形態に係る電力増幅回路の構成例を示す図である。具体的には、図２は、図１に示されるバイアス回路１１０，１２０の具体的な構成例（バイアス回路１１０Ａ，１２０Ａ）を示す。

バイアス回路１１０Ａは、例えば、トランジスタＱａ，Ｑｂ，Ｑｃ及び容量素子Ｃ２を備える。

トランジスタＱａ，Ｑｂは直列接続される。具体的には、トランジスタＱａは、コレクタに端子Ｔ３から定電流又は制御電流が供給され、コレクタとベースが接続され（以下、「ダイオード接続」とも呼ぶ。）、エミッタがトランジスタＱｂのコレクタに接続される。トランジスタＱｂは、ダイオード接続され、エミッタが接地される。これにより、トランジスタＱａのコレクタに所定レベルの電圧（例えば、２．８Ｖ程度）が生成される。なお、トランジスタＱａ，Ｑｂの代わりにダイオード素子が用いられてもよい。

トランジスタＱｃは、コレクタに電源電圧Ｖｂａｔｔが供給され、ベースがトランジスタＱａのコレクタに接続され、エミッタが抵抗素子Ｒ１の一端に接続される。トランジスタＱｃは、抵抗素子Ｒ１を経由してトランジスタＱ１のベースにバイアス電流Ｉｂｉａｓ１を供給する。容量素子Ｃ２は、一端がトランジスタＱｃのベースに接続され、他端が接地される。容量素子Ｃ２は、トランジスタＱｃのベース電圧を交流的に接地する。

上述の構成により、バイアス回路１１０Ａは、主要なバイアス電流Ｉｂｉａｓ１をトランジスタＱ１のベースに供給する。なお、バイアス回路１１０Ａは、図１に示される電力増幅回路１００に適用可能なバイアス回路１１０の構成の一例であり、当該構成に限定されない。

バイアス回路１２０Ａは、例えば、トランジスタＱｄ、抵抗素子Ｒ２及び容量素子Ｃ３を備える。

トランジスタＱｄは、ダイオード接続され、コレクタに電源電圧Ｖｂａｔｔが供給され、エミッタが抵抗素子Ｒ２の一端に接続される。

抵抗素子Ｒ２（第２抵抗素子）は、一端がトランジスタＱｄのエミッタに接続され、他端が接地される。抵抗素子Ｒ２は、インピーダンス回路の一具体例を構成する。抵抗素子Ｒ２の抵抗値の調整により、トランジスタＱｄを流れる電流の電流量（すなわち、バイアス電流Ｉｂｉａｓ２の電流量）を調整することができる。また、インピーダンス回路が抵抗素子Ｒ２により構成されることにより、バイアス回路１２０Ａの全ての構成要素を、トランジスタＱ１が形成されるチップに形成することができる。従って、バイアス回路１２０Ａを備えない構成から、端子数を増やさずにバイアス回路１２０Ａを構成することができる。

容量素子Ｃ３（第１容量素子）は、一端がトランジスタＱｄのエミッタと抵抗素子Ｒ２との接続点に接続され、他端がトランジスタＱ１のベースに接続される。容量素子Ｃ３は、トランジスタＱ１のベースとトランジスタＱｄのエミッタとの間を直流的に遮断し、交流的に導通する。これにより、容量素子Ｃ３は、トランジスタＱｄに流れる直流電流を遮断しつつ、入力信号ＲＦｉｎの信号振幅をトランジスタＱｄのエミッタに伝播させる。

上述の構成により、バイアス回路１２０Ａでは、入力信号ＲＦｉｎの電力レベルが比較的小さい場合には、容量素子Ｃ３を経由してトランジスタＱｄのエミッタに伝播する入力信号ＲＦｉｎの信号振幅が小さい。従って、トランジスタＱｄのエミッタ電圧の信号振幅は小さく、バイアス電流Ｉｂｉａｓ２は供給されない。一方、入力信号ＲＦｉｎの電力レベルが比較的大きい場合には、容量素子Ｃ３を経由してトランジスタＱｄのエミッタに伝播する入力信号ＲＦｉｎの信号振幅が大きい。このとき、トランジスタＱ１のベースからみた容量素子Ｃ３及びトランジスタＱｄの経路のインピーダンスが下がり、電流が供給され始める。このため、バイアス電流Ｉｂｉａｓ１として供給されていたバイアス電流の交流成分の一部が、バイアス電流Ｉｂｉａｓ２としてトランジスタＱｄ及び容量素子Ｃ３を通じて、トランジスタＱ１のベースに供給される。このように、大信号入力時においては、バイアス電流Ｉｂｉａｓ２の増加により抵抗素子Ｒ１における電圧降下、及びそれに伴うトランジスタＱ１のベース電圧の低下が抑制される。従って、電力増幅回路１００Ａによると、大信号入力時におけるゲインコンプレッションが抑制され、電力利得が低下し始める出力電力の大きさ（以下、「飽和電力」とも呼ぶ。）を増大させることができる。

ここで、特許文献１に開示される構成（以下、「従来構成」とも呼ぶ。）では、上述の通り、インピーダンス回路に含まれるバイポーラトランジスタのエミッタに信号振幅が伝わると、ベース・エミッタ間の寄生容量を経由して当該信号振幅がエミッタからベースに伝播し得る。また、当該バイポーラトランジスタのベースには抵抗素子を経由して制御電圧が供給されている。従って、当該バイポーラトランジスタでは、エミッタ電圧の振動に伴ってベース電圧も振動し、コレクタ・エミッタ間に十分な電流が流れず、バイパス回路としての機能が十分に果たされないという問題がある。この問題を解決するため、例えばインピーダンス回路に含まれるバイポーラトランジスタのベースと接地との間に容量素子（デカップリングコンデンサ）を接続することで、ベース電圧の振動を抑える方法が考えられる。しかし、デカップリングコンデンサは、一般的に比較的大きな回路面積を必要とするため、当該方法によるとチップ面積の増大を招くという問題がある。

この点、電力増幅回路１００Ａでは、トランジスタＱｄのベースに直接電源電圧Ｖｂａｔｔが供給される。これにより、容量値が比較的大きいデカップリングコンデンサを付加することなく、トランジスタＱｄのベース・エミッタ間の寄生容量に起因するベース電圧の振動を抑制することができる。従って、従来構成に比べて、チップ面積の増大を抑制しつつ、大信号入力時におけるバイアス電流の不足を抑制することができる。

なお、バイアス回路１２０Ａにおいて、トランジスタＱｄの代わりにダイオード素子が用いられてもよい。ダイオード素子が用いられる場合、トランジスタＱｄのコレクタをアノードに読み替え、エミッタをカソードに読み替えればよい。

図３は、本発明の第２実施形態に係る電力増幅回路の構成例を示す図である。なお、電力増幅回路１００Ａと同一の要素には同一の符号を付して説明を省略する。また、第２実施形態では第１実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

図３に示されるように、電力増幅回路１００Ｂは、図２に示されるバイアス回路１２０Ａの代わりにバイアス回路１２０Ｂを備える。具体的には、バイアス回路１２０Ｂは、バイアス回路１２０Ａにおける抵抗素子Ｒ２の代わりに可変抵抗器Ｒａｄｊを備える。可変抵抗器Ｒａｄｊは、インピーダンス回路の一具体例を構成する。以下に、バイアス回路１２０Ｂに可変抵抗器Ｒａｄｊを適用する効果について説明する。

電力増幅回路１００Ｂは、複数の異なる通信規格（例えば、２Ｇ、３Ｇ又は４Ｇ等）及び複数の異なる周波数帯域（例えば、ハイバンド、ミドルバンド、又はローバンド等）のＲＦ信号に対応するものとする。この場合、飽和電力の大きさや、低下する利得の大きさは、入力信号ＲＦｉｎの通信規格や周波数帯域に応じて変動し得る。この点、バイアス回路１２０Ｂでは、入力信号ＲＦｉｎの通信規格や周波数帯域等に応じて可変抵抗器Ｒａｄｊの抵抗値を変更することができる。これにより、トランジスタＱｄを流れる電流の電流量及びトランジスタＱｄのエミッタ電圧が調整されるため、トランジスタＱｄ及び容量素子Ｃ３を通してトランジスタＱ１のベースに供給されるバイアス電流Ｉｂｉａｓ２の電流量が調整される。従って、電力増幅回路１００Ｂによると、入力信号ＲＦｉｎの周波数帯域及び通信規格に応じてトランジスタＱ１のベース電圧の低下の抑制の程度を調整することができ、適切な飽和電力を得ることができる。

また、電力増幅回路１００Ｂでは、バイアス回路１１０Ａとバイアス回路１２０Ｂが別々に動作するため、主要なバイアス電流Ｉｂｉａｓ１の電流量は調整されずに、バイアス電流Ｉｂｉａｓ２の電流量のみが調整される。従って、トランジスタＱ１における電力利得の大きさの制御にかかわらず、ベース電圧低下の抑制の程度を調整することが可能となる。

なお、可変抵抗器Ｒａｄｊは、例えば、電力増幅回路１００Ｂに含まれるトランジスタ、容量素子又は抵抗素子等の各構成要素の特性や値のばらつきに応じて抵抗値が変更される構成であってもよい。

また、図３においては、図２に示されるバイアス回路１２０Ａにおける抵抗素子Ｒ２の抵抗値を可変とすることにより、当該バイアス回路のインピーダンスが調整可能となる構成が示されているが、バイアス回路１２０のインピーダンスを調整可能とする構成はこれに限られない。例えば、抵抗素子Ｒ２の代わりに容量素子Ｃ３の容量値が可変であってもよい。

また、容量素子Ｃ３の他端が接続される位置は、入力端子Ｔ１とトランジスタＱ１のベースの間であれば特に限定されず、例えば図３に示されるように、入力端子Ｔ１と容量素子Ｃ１との間に接続されてもよい。

図４は、可変抵抗器Ｒａｄｊの構成例を示す図である。図４に示されるように、電力増幅回路１００Ｂは、例えば、可変抵抗器Ｒａｄｊを除く構成要素（すなわち、トランジスタＱ１、バイアス回路１１０Ａ、抵抗素子Ｒ１、容量素子Ｃ１、トランジスタＱｄ及び容量素子Ｃ３）が一つのＨＢＴチップ２００に形成され、可変抵抗器ＲａｄｊがＨＢＴチップ２００の外部に形成される。具体的には、可変抵抗器Ｒａｄｊは、例えば入力信号ＲＦｉｎの通信規格や周波数帯域に応じて可変抵抗器Ｒａｄｊの抵抗値を制御するための制御信号を生成する制御ＩＣ２１０に形成される。ＨＢＴチップ２００に形成された端子Ｔ４と、制御ＩＣ２１０に形成された端子Ｔ５は、ワイヤＬ１を経由してワイヤボンディングにより接続される。

可変抵抗器Ｒａｄｊは、例えば、Ｎ＋１個（Ｎ：１以上の整数）の抵抗素子ｒ０〜ｒＮ及びＮ個のスイッチｓｗ１〜ｓｗＮを備える。

抵抗素子ｒ０〜ｒＮは、それぞれ並列接続され、一端が端子Ｔ５に接続され、他端が接地されるか、又はスイッチｓｗ１〜ｓｗＮを経由して接地される。スイッチｓｗ１〜ｓｗＮは、制御ＩＣ２１０において生成される制御信号に応じてオン及びオフが制御される。これにより、電気的に接続される抵抗素子ｒ０〜ｒＮの組み合わせが変更され、可変抵抗器Ｒａｄｊの合成抵抗値が制御される。

また、端子Ｔ４と端子Ｔ５がワイヤＬ１によって接続されることにより、トランジスタＱ１のベースと可変抵抗器Ｒａｄｊとの間にインダクタンス成分が生じることとなる。これにより、高周波の入力信号ＲＦｉｎがバイアス回路１２０Ｂ側に漏れ出ることが抑制される。なお、バイアス回路１２０Ｂは、ワイヤＬ１の代わりに可変インダクタを備え、当該可変インダクタのインダクタンス値の調整によりインピーダンスが調整される構成であってもよい。

なお、可変抵抗器Ｒａｄｊの構成はこれに限られない。例えば、制御ＩＣ２１０がＣＭＯＳにより構成されている場合は、可変抵抗器として電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が適用されてもよい。この場合、当該ＭＯＳＦＥＴのオン抵抗を利用し、当該ＭＯＳＦＥＴのゲート電圧を制御することにより抵抗値を変更してもよい。

また、可変抵抗器Ｒａｄｊが形成されるチップは制御ＩＣに限られず、例えばＨＢＴチップや制御ＩＣ等が実装される基板（例えば、ＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）等）に直接形成されてもよい。

図５は、本発明の第３実施形態に係る電力増幅回路の構成例を示す図である。図５に示されるように、電力増幅回路１００Ｃは、入力信号ＲＦｉｎの電力を増幅する増幅トランジスタが２段接続された構成である。

前段（ドライブ段）の回路は、図３に示される電力増幅回路１００Ｂの構成と類似であるため、詳細な説明は省略する。後段（パワー段）の回路は、トランジスタＱ２、バイアス回路１３０Ａ、容量素子Ｃ４及び抵抗素子Ｒ３を備える。

トランジスタＱ２（第２増幅トランジスタ）は、コレクタに電源電圧（不図示）が供給され、ベースに容量素子Ｃ４が直列接続され、エミッタが接地される。トランジスタＱ２のベースには、容量素子Ｃ４を経由して増幅信号ＲＦｏｕｔ１（第１増幅信号）が供給され、バイアス回路１３０Ａから抵抗素子Ｒ３を経由してバイアス電流Ｉｂｉａｓ３（第３電流）又はバイアス電圧（第３電圧）が供給される。これにより、トランジスタＱ２のコレクタから、増幅信号ＲＦｏｕｔ１をさらに増幅した増幅信号ＲＦｏｕｔ２（第２増幅信号）が出力される。

バイアス回路１３０Ａ（第３バイアス回路）、容量素子Ｃ４及び抵抗素子Ｒ３（第３抵抗素子）は、それぞれ、図２に示されるバイアス回路１１０Ａ、容量素子Ｃ１及び抵抗素子Ｒ１と同様であるため、詳細な説明を省略する。

このように、増幅トランジスタが２段接続された構成においても、電力増幅回路１００Ｃは、前段にバイアス回路１２０Ｂを備えることにより、前段におけるトランジスタＱ１のベース電圧の低下を抑制し、ゲインコンプレッションを抑制することができる。また、図５に示されるように、前段にバイアス回路１２０Ｂを適用することにより、例えば後段において生じるゲインコンプレッションを相殺するように、前段において意図的に電力利得を増大させる（すなわち、ゲインエクスパンジョンを生じさせる）ことができる。ここで、複数の増幅トランジスタが接続される多段構成においては、一般的に、最終段でのゲインコンプレッション量が最も大きくなるが、最終段において当該ゲインコンプレッションを抑制するには回路面積の増大を招く。この点、電力増幅回路１００Ｃによると、最終段以外の段において意図的にゲインエクスパンジョンを起こし、最終段におけるゲインコンプレッションを相殺することができる。従って、回路面積の増大を抑制しつつ飽和電力を増大することができる。

なお、多段接続される増幅トランジスタの段数は２段に限られず、３段以上であってもよい。

また、上記構成は、多段構成においてバイアス回路１２０（１２０Ａ，１２０Ｂ）が適用される段を初段に限定する意図ではない。例えば、２段目以降の段にバイアス回路１２０が適用されてもよく、又は全ての段にバイアス回路１２０が適用されてもよい。

以上、本発明の例示的な実施形態について説明した。電力増幅回路１００（１００Ａ〜１００Ｃ）は、入力信号ＲＦｉｎを増幅するトランジスタＱ１と、バイアス回路１１０（１１０Ａ）と、バイアス回路１２０（１２０Ａ，１２０Ｂ）と、トランジスタＱ１のベースとバイアス回路１１０との間に直列接続された抵抗素子Ｒ１と、を備える。また、バイアス回路１２０（１２０Ａ，１２０Ｂ）は、アノードに電源電圧Ｖｂａｔｔが供給されるダイオードと、当該ダイオードのカソードと接地との間に設けられたインピーダンス回路と、一端が当該ダイオードとインピーダンス回路との接続点に接続され、他端からバイアス電流Ｉｂｉａｓ２をトランジスタＱ１のベースに供給する容量素子Ｃ３と、を備える。これにより、大信号入力時において、バイアス電流の一部がトランジスタＱｄ及び容量素子Ｃ３を経由してバイアス電流Ｉｂｉａｓ２として供給されるため、抵抗素子Ｒ１における電圧降下、及びそれに伴うトランジスタＱ１のベース電圧の低下が抑制される。従って、電力増幅回路１００によると、大信号入力時におけるゲインコンプレッションが抑制され、飽和電力を増大させることができる。

また、バイアス回路１２０（１２０Ａ，１２０Ｂ）におけるダイオードは、特に限定されないが、例えばトランジスタＱｄにより構成されていてもよい。

また、電力増幅回路１００Ｂにおいて、バイアス回路１２０Ｂが備える容量素子Ｃ３の他端は、入力端子Ｔ１と容量素子Ｃ１との間に接続されていてもよい。

また、電力増幅回路１００Ａにおいて、バイアス回路１２０Ａが備えるインピーダンス回路は抵抗素子Ｒ２により構成される。これにより、電力増幅回路１００Ａでは、抵抗素子Ｒ２の抵抗値の調整により、バイアス電流Ｉｂｉａｓ２の電流量を調整することができる。また、バイアス回路１２０Ａの全ての構成要素をトランジスタＱ１が形成されたチップに形成することができる。従って、バイアス回路１２０Ａを備えない構成から端子数を増やさずにバイアス回路１２０Ａを構成することができる。

また、電力増幅回路１００Ｂ，１００Ｃにおいて、バイアス回路１２０Ｂが備えるインピーダンス回路は可変抵抗器Ｒａｄｊにより構成される。これにより、電力増幅回路１００Ｂ，１００Ｃでは、入力信号ＲＦｉｎの通信規格や周波数帯域に応じて可変抵抗器Ｒａｄｊの抵抗値を変更することができる。従って、入力信号ＲＦｉｎの周波数帯域及び通信規格に応じてバイアス電流Ｉｂｉａｓ２の電流量が調整され、適切な飽和電力を得ることができる。

また、電力増幅回路１００Ｂ，１００Ｃの形成方法は特に限定されないが、例えばトランジスタＱ１、バイアス回路１１０Ａ、抵抗素子Ｒ１、容量素子Ｃ１、トランジスタＱｄ及び容量素子Ｃ３が一つのＨＢＴチップ２００に形成され、可変抵抗器ＲａｄｊがＨＢＴチップ２００の外部に形成されていてもよい。また、可変抵抗器Ｒａｄｊは制御ＩＣ２１０に形成されていてもよい。

また、電力増幅回路１００Ｃは、増幅信号ＲＦｏｕｔ１を増幅するトランジスタＱ２と、バイアス回路１３０Ａと、トランジスタＱ２のベースとバイアス回路１３０Ａとの間に直列接続された抵抗素子Ｒ３と、を備え、前段のトランジスタＱ１にバイアス回路１２０Ｂが適用される。これにより、後段において生じるゲインコンプレッションを相殺するように、前段において意図的にゲインエクスパンジョンを生じさせることができる。従って、回路面積の増大を抑制しつつ、飽和電力を増大することができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００…電力増幅回路、１１０，１２０，１３０…バイアス回路、２００…ＨＢＴチップ、２１０…制御ＩＣ、Ｔ１…入力端子、Ｔ２…出力端子、Ｔ３〜Ｔ５…端子、Ｑ１，Ｑ２，Ｑａ〜Ｑｄ…トランジスタ、Ｃ１〜Ｃ４…容量素子、Ｒ１〜Ｒ３，ｒ０〜ｒＮ…抵抗素子、Ｒａｄｊ…可変抵抗器、ｓｗ１〜ｓｗＮ…スイッチ、Ｌ１…ワイヤ

Claims (8)

1. ベースに入力信号が供給され、コレクタから前記入力信号を増幅した第１増幅信号を出力する第１増幅トランジスタと、
   前記第１増幅トランジスタのベースに第１電流又は第１電圧を供給する第１バイアス回路と、
   前記第１増幅トランジスタのベースに第２電流又は第２電圧を供給する第２バイアス回路と、
   前記第１増幅トランジスタのベースと前記第１バイアス回路との間に直列接続された第１抵抗素子と、
   を備え、
   前記第２バイアス回路は、
   アノードに電源電圧が供給されるダイオードと、
   前記ダイオードのカソードと接地との間に設けられたインピーダンス回路と、
   一端が前記ダイオードのカソードと前記インピーダンス回路との接続点に接続され、他端から前記第２電流又は第２電圧を前記第１増幅トランジスタのベースに供給する第１容量素子と、
   を備える、電力増幅回路。
2. 前記ダイオードは、
   コレクタに前記電源電圧が供給され、ベースがコレクタに接続され、エミッタが前記インピーダンス回路に接続されたトランジスタにより構成される、
   請求項１に記載の電力増幅回路。
3. 前記電力増幅回路は、
   入力端子と前記第１増幅トランジスタのベースとの間に直列接続された第２容量素子をさらに備え、
   前記第１容量素子の前記他端は、前記入力端子と前記第２容量素子との間に接続された、
   請求項１又は２に記載の電力増幅回路。
4. 前記インピーダンス回路は、一端が前記ダイオードのカソードに接続され、他端が接地された第２抵抗素子を含む、
   請求項１から３のいずれか一項に記載の電力増幅回路。
5. 前記インピーダンス回路は、前記入力信号の通信規格及び周波数帯域の少なくともいずれか一方に応じて抵抗値が変更される可変抵抗器を含む、
   請求項１から３のいずれか一項に記載の電力増幅回路。
6. 前記第１増幅トランジスタ、前記第１バイアス回路、前記第１抵抗素子、前記ダイオード及び前記第１容量素子は、一つのＨＢＴチップに形成され、
   前記可変抵抗器は、前記ＨＢＴチップの外部に形成される、
   請求項５に記載の電力増幅回路。
7. 前記可変抵抗器は、前記可変抵抗器の抵抗値を変更するための信号を出力する制御ＩＣに形成される、
   請求項５又は６に記載の電力増幅回路。
8. 前記電力増幅回路は、
   ベースに前記第１増幅信号が供給され、コレクタから前記第１増幅信号を増幅した第２増幅信号を出力する第２増幅トランジスタと、
   前記第２増幅トランジスタのベースに第３電流又は第３電圧を供給する第３バイアス回路と、
   前記第２増幅トランジスタのベースと前記第３バイアス回路との間に直列接続された第３抵抗素子と、
   をさらに備える、
   請求項１から７のいずれか一項に記載の電力増幅回路。