JP7419656B2 - 電流制御回路及び電力増幅回路 - Google Patents

電流制御回路及び電力増幅回路 Download PDF

Info

Publication number
JP7419656B2
JP7419656B2 JP2019019170A JP2019019170A JP7419656B2 JP 7419656 B2 JP7419656 B2 JP 7419656B2 JP 2019019170 A JP2019019170 A JP 2019019170A JP 2019019170 A JP2019019170 A JP 2019019170A JP 7419656 B2 JP7419656 B2 JP 7419656B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
current
potential
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019019170A
Other languages
English (en)
Other versions
JP2020127152A (ja
Inventor
美紀子 深澤
一彦 石本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019019170A priority Critical patent/JP7419656B2/ja
Priority to KR1020200004738A priority patent/KR102447367B1/ko
Priority to CN202010073124.8A priority patent/CN111525900B/zh
Priority to US16/781,058 priority patent/US11489493B2/en
Publication of JP2020127152A publication Critical patent/JP2020127152A/ja
Application granted granted Critical
Publication of JP7419656B2 publication Critical patent/JP7419656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、電流制御回路及び電力増幅回路に関する。
電力増幅器の動作電流（コレクタ電流）を抑制することにより、電力増幅器の保護を図る技術が知られている。
下記の特許文献１に記載の高周波電力増幅器では、最終段の入力端子及び出力端子に、第１検出回路及び第２検出回路がそれぞれ接続されている。各検出回路で検出された検出信号は、差動増幅器へ入力される。比較器は、差動増幅器の出力信号と基準電圧とを比較する。ベースバイアス回路は、比較器の出力信号に応じて、最終段にバイアス電流を出力する。これにより、特許文献１の高周波電力増幅器は、負荷インピーダンスの変動に応じて、最終段の動作電流を抑制することで、最終段のダメージを防止する。
特開２００８－２７１５１７号公報
特許文献１記載の高周波電力増幅器は、入出力の電圧振幅をモニターし、電圧振幅に対するダメージを抑制している。従って、特許文献１の高周波電力増幅器は、入出力の電圧振幅だけをモニターしており、電流をモニターしていないので、電流に対する精度が低い。
本発明は、上記に鑑みてなされたものであって、電力増幅器の動作電流を高い精度で制御することができることを目的とする。
本発明の一側面の電流制御回路は、電力増幅器にバイアス電流を出力するバイアス回路内の第１トランジスタのベース－コレクタ間の電圧に応じて、第１トランジスタのベース電流を制御する。
本発明の一側面の電力増幅回路は、高周波信号を増幅する電力増幅器と、電力増幅器にバイアス電流を出力する第１トランジスタを含む、バイアス回路と、第１トランジスタのベース－コレクタ間の電圧に応じて、第１トランジスタのベース電流を制御する、電流制御回路と、を含む。
本発明によれば、電力増幅器の動作電流を高い精度で制御することが可能となる。
比較例の電力増幅回路の構成を示す図である。 比較例の電力増幅回路の回路シミュレーション結果を示す図である。 第１の実施の形態の電力増幅回路の構成を示す図である。 第１の実施の形態の電力増幅回路の回路シミュレーション結果を示す図である。 第２の実施の形態の電力増幅回路の構成を示す図である。 第３の実施の形態の電力増幅回路の構成を示す図である。 第４の実施の形態の電力増幅回路の構成を示す図である。
以下に、本発明の電流制御回路及び電力増幅回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
＜第１の実施の形態＞
以下、第１の実施の形態について説明するが、第１の実施の形態の理解を容易にするため、先に比較例について説明する。
（比較例）
図１は、比較例の電力増幅回路の構成を示す図である。電力増幅回路１００は、電力増幅器１０と、バイアス回路２０と、制御ＩＣ（Integrated Circuit：集積回路）１１０と、を含む。
電力増幅器１０は、トランジスタ１１を含む。本開示において、トランジスタは、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）が例示されるが、本開示はこれに限定されない。例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であってもよい。トランジスタは、複数の単位トランジスタ（フィンガーとも言う）を電気的に並列接続した、マルチフィンガートランジスタであっても良い。単位トランジスタとは、トランジスタが構成される最小限の構成を言う。
トランジスタ１１のエミッタは、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。トランジスタ１１のベースは、キャパシタＣの一端に電気的に接続されている。キャパシタＣの他端には、高周波入力信号ＲＦｉｎが入力される。キャパシタＣは、交流信号だけを通過させて、直流信号をカットする、ＤＣカットコンデンサである。
トランジスタ１１のベースには、バイアス回路２０からバイアス電流Ｉｂ１が入力される。トランジスタ１１のコレクタは、チョークインダクタＬを介して、電源電位Ｖｃｃに電気的に接続されている。トランジスタ１１のコレクタには、動作電流であるコレクタ電流Ｉｃｃが流れる。
チョークインダクタＬは、交流電力を通さない機能を担っている。チョークインダクタＬは、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域に対して、十分に高いインピーダンスを有するものとする。つまり、チョークインダクタＬのインピーダンスは、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数帯域を考慮するに際して、無視できるものとする。また、チョークインダクタＬは、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの電源回路への漏洩を抑制する。
トランジスタ１１は、増幅後の高周波出力信号ＲＦｏｕｔを、コレクタから出力する。
バイアス回路２０は、抵抗２１及び２５と、ダイオード２２及び２３と、トランジスタ２４と、を含む。
抵抗２１の一端には、バイアス電流Ｉｂｉａｓが制御ＩＣ１１０から入力される。なお、抵抗２１の一端には、バイアス電流Ｉｂｉａｓに代えて定電圧が供給されても良い。
抵抗２１の他端には、ダイオード２２のアノードに電気的に接続されている。なお、本開示において、ダイオードは、コレクタ及びベースが電気的に接続された（ダイオード接続された）トランジスタであっても良い。
ダイオード２２のカソードには、ダイオード２３のアノードが電気的に接続されている。ダイオード２３のカソードは、基準電位に電気的に接続されている。
ダイオード２２のアノードの電位は、ダイオード２２及び２３の電圧降下分に相当する。つまり、ダイオード２個分の電圧降下に相当する。
トランジスタ２４のベースは、抵抗２１の他端及びダイオード２２のアノードに電気的に接続されている。トランジスタ２４のベースには、抵抗２１を介して、ベース電流Ｉｂが供給される。ベース電流Ｉｂの電流値は、バイアス電流Ｉｂｉａｓの電流値から、ダイオード２２及び２３に流れる電流の電流値を引いた値である。トランジスタ２４のベース電位は、ダイオード２２のアノードの電位と同じになる。
トランジスタ２４のコレクタには、コレクタ電流ＩｅＣが制御ＩＣ１１０から入力される。
トランジスタ２４のエミッタは、抵抗２５を介して、トランジスタ１１のベースに、電気的に接続されている。従って、トランジスタ２４は、エミッタ出力のエミッタフォロワ回路として動作する。従って、トランジスタ１１のベースの電位は、一定に保たれる。トランジスタ２４は、バイアス電流Ｉｂ１を、エミッタからトランジスタ１１のベースに出力する。
制御ＩＣ１１０は、制御部１１１と、定電流源１１２及び１１３を含む。制御部１１１は、設定テーブル１１１ａを含む。設定テーブル１１１ａには、トランジスタ１１のコレクタ電流Ｉｃｃの電流値を所望の電流値以下に抑制するための、コレクタ電流ＩｅＣ及びバイアス電流Ｉｂｉａｓの設定値が設定されている。
制御部１１１は、入力される制御信号Ｓに応じて、設定テーブル１１１ａの中から設定値を読み出す。そして、制御部１１１は、設定値に応じて、制御信号Ｓ１を定電流源１１２に出力し、制御信号Ｓ２を定電流源１１３に出力する。
定電流源１１２は、電源電位Ｖｂａｔｔとトランジスタ２４のコレクタとの間に電気的に接続されている。そして、定電流源１１２は、制御信号Ｓ１に応じたコレクタ電流ＩｅＣをトランジスタ２４のコレクタに出力する。
定電流源１１３は、電源電位Ｖｂａｔｔと抵抗２１の一端との間に電気的に接続されている。そして、定電流源１１３は、制御信号Ｓ２に応じたバイアス電流Ｉｂｉａｓを抵抗２１の一端に出力する。
トランジスタ１１のコレクタ電流Ｉｃｃは、トランジスタ１１の電流増幅率をβ（＝ｈＦＥ）とすると、次の式（１）で表される。
Ｉｃｃ
＝β・Ｉｂ１
＝β（ＩｅＣ＋Ｉｂ） ・・・（１）
制御ＩＣ１１０は、制御信号Ｓに応じたコレクタ電流ＩｅＣ及びバイアス電流Ｉｂｉａｓ（≒Ｉｂ）を出力することにより、トランジスタ１１のコレクタ電流Ｉｃｃの電流値を所望の電流値以下に抑制することができる。これにより、トランジスタ１１及び電源の過電流を抑制し、トランジスタ１１及び電源がダメージを受けることを抑制できる。
図２は、比較例の電力増幅回路の回路シミュレーション結果を示す図である。詳しくは、図２は、高周波入力信号ＲＦｉｎ（ｄＢｍ）と、トランジスタ１１のコレクタ電流Ｉｃｃ（アンペア（Ａ））と、の関係を示す図である。
線１５１は、コレクタ電流Ｉｃｃを何ら抑制しない場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。線１５２は、コレクタ電流Ｉｃｃを１．６アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。
線１５３は、コレクタ電流Ｉｃｃを１．４アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。線１５４は、コレクタ電流Ｉｃｃを１．２アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。線１５５は、コレクタ電流Ｉｃｃを１．０アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。
以下、コレクタ電流Ｉｃｃを１．４アンペア以下に抑制する場合（線１５３の場合）を例にとって、説明する。
コレクタ電流Ｉｃｃを１．４アンペア以下に抑制する場合、理想的には、コレクタ電流Ｉｃｃは、次の軌跡を辿ることが好ましい。即ち、コレクタ電流Ｉｃｃは、点１６１（ＲＦｉｎ≒－１５ｄＢｍ、Ｉｃｃ≒０．６アンペア）から、線１５１と１．４アンペアを表す線１６５とが交差する点１６３までは、線１５１を辿り、点１６３以降は、線１６５（１．４アンペア）を辿ることが、好ましい。
しかしながら、実際には、コレクタ電流Ｉｃｃは、点１６１から点１６２（ＲＦｉｎ≒－１．３ｄＢｍ、Ｉｃｃ≒１．０２アンペア）までは、線１５１を辿るが、点１６２以降は、点１６４までなだらかに上昇する。その理由は、次の通りである。
トランジスタ２４のコレクタ電位は、バイアス電流Ｉｂ１が増加してコレクタ電流ＩｅＣに近くなると、低下する。そして、トランジスタ２４のコレクタ電位は、Ｉｂ１≒ＩｅＣになると、トランジスタ２４のベース電位と同じになる。バイアス電流Ｉｂ１が更に増加すると、トランジスタ２４のコレクタ電位は、トランジスタ２４のベース電位よりも低くなる。そうすると、トランジスタ２４のベース－コレクタ間のｐｎ接合に、順方向の電圧が掛かることになる。従って、トランジスタ２４のベース電流Ｉｂの一部が、ベースからエミッタに流れると共に、トランジスタ２４のベース電流Ｉｂの他の一部が、ベースからコレクタを経由してエミッタに流れることになる。
つまり、図２において、線１５３上の点１６２から点１６４までの、トランジスタ１１のコレクタ電流Ｉｃｃの増加分は、トランジスタ２４のコレクタ電流ＩｅＣに起因するのではなく、トランジスタ２４のベース電流Ｉｂに起因する。
トランジスタ１１のコレクタ電流Ｉｃｃの理想的な軌跡（点１６２→点１６３→点１６４）と、実際の軌跡（線１５３上の点１６２→点１６４）と、の間の差分を、本開示では、「バラツキ」と称する。
トランジスタ２４のベース電流Ｉｂに起因する原理は、次の通りである。
（１）高周波入力信号ＲＦｉｎの電力が増加し、トランジスタ１１のコレクタ電流Ｉｃｃが増加すると、トランジスタ１１のバイアス電流Ｉｂ１が増加する。
（２）トランジスタ２４のコレクタ電流ＩｅＣの電流値は固定値であるので、トランジスタ２４のコレクタ電位が低下する。トランジスタ２４のコレクタ電位が低下すると、トランジスタ２４の電流増幅率βが低下する。
（３）電流増幅率βの低下により、点１６２において、トランジスタ１１のバイアス電流Ｉｂ１に制限がかかり始める。但し、「バラツキ」に対応する部分で、トランジスタ１１のバイアス電流Ｉｂ１には、急激な制限はかからない。
（４）バイアス電流Ｉｂｉａｓの内の、トランジスタ２４のベース電流Ｉｂの割合が増加する。換言すると、バイアス電流Ｉｂｉａｓの内の、ダイオード２２及び２３に流れる電流の割合が減少する。つまり、ダイオード２２及び２３に流れる電流が減少するとともに、トランジスタ２４のベース電流Ｉｂが増加する。バイアス電流Ｉｂｉａｓの内の多くはダイオード２２及び２３に流れているが、トランジスタ１１のバイアス電流Ｉｂ１に制限がかかった時は、ダイオード２２及び２３に流れる電流が減少し、トランジスタ２４のベース電流Ｉｂが増加する。
（５）ダイオード２２及び２３に流れる電流が減少すると、ダイオード２２及び２３での電圧が減少する。すると、トランジスタ２４はバイアス電流Ｉｂｉａｓだけで動作し、トランジスタ１１のバイアス電流Ｉｂ１に緩やかに制限がかかる。
上記のことを考慮して、トランジスタ１１のコレクタ電流Ｉｃｃの最終的な上限値を１．４アンペアに抑制する場合には、トランジスタ２４のコレクタ電流ＩｅＣの設定値を１．４アンペアよりも相当程度低くする（例えば、点１６２の１．０２アンペア程度にする）必要がある。
このように、電力増幅回路１００では、トランジスタ１１のコレクタ電流Ｉｃｃの制御は、トランジスタ２４のコレクタ電流ＩｅＣの制御よりも、トランジスタ２４のベース電流Ｉｂの制御に大きく依存する。なぜならば、式（１）により、トランジスタ１１のコレクタ電流Ｉｃｃを高い精度で制御するためには、トランジスタ２４のコレクタ電流ＩｅＣと、トランジスタ２４のベース電流Ｉｂと、を制御する必要がある。トランジスタ２４のコレクタ電流ＩｅＣの全部は、トランジスタ２４のエミッタに流れる。従って、トランジスタ２４のコレクタ電流ＩｅＣは、制御し易い。一方、バイアス電流Ｉｂｉａｓの多くは、ダイオード２２及び２３に流れ、一部がトランジスタ２４のベースを経由してトランジスタ２４のエミッタに流れる。従って、バイアス電流Ｉｂｉａｓの一部である、トランジスタ２４のベース電流Ｉｂを制御するのは、容易ではない。これにより、電力増幅回路１００では、「バラツキ」が大きい。従って、電力増幅回路１００は、トランジスタ１１のコレクタ電流Ｉｃｃを高い精度で制御することが出来ない。
（第１の実施の形態）
図３は、第１の実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１は、比較例の電力増幅回路１００（図１参照）と比較して、制御ＩＣ１１０に代えて、制御ＩＣ３０を含む。
電力増幅器１０及びバイアス回路２０の回路構成は、比較例と同様であるので、説明を省略する。バイアス回路２０内のトランジスタ２４が、本開示の「第１トランジスタ」に対応する。
電力増幅器１０、バイアス回路２０及び制御ＩＣ３０は、１個のモジュールであっても良いし、別々のモジュールであっても良い。
電力増幅器１０は、前段の回路から入力される、無線周波数の高周波入力信号ＲＦｉｎを増幅する。そして、電力増幅器１０は、増幅後の高周波出力信号ＲＦｏｕｔを後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、本開示はこれに限定されない。後段の回路は、高周波出力信号ＲＦｏｕｔに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、本開示はこれに限定されない。
高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数は、数百ＭＨｚ（メガヘルツ）から数十ＧＨｚ（ギガヘルツ）程度が例示されるが、本開示はこれに限定されない。
本開示では、電力増幅器の段数を１段とするが、これに限定されない。電力増幅器は複数段でも良い。電力増幅器が複数段の場合、最終段の電力が一番大きい。従って、電力増幅器１０は、最終段（パワー段）であることとすると、好ましい。
制御ＩＣ３０は、ディジタル制御部３１と、定電流回路３２と、バイアス供給回路３３と、電流制御回路４０と、を含む。
ディジタル制御部３１は、設定テーブル３１ａを含む。設定テーブル３１ａには、トランジスタ１１のコレクタ電流Ｉｃｃの電流値を所望の電流値以下に抑制するための設定値が設定されている。
ディジタル制御部３１は、入力される制御信号Ｓに応じて、設定テーブル３１ａの中から設定値を読み出す。そして、ディジタル制御部３１は、設定値に応じて、制御信号Ｓ１を定電流回路３２に出力し、制御信号Ｓ２をバイアス供給回路３３に出力する。
定電流回路３２は、制御信号Ｓ１に応じたコレクタ電流ＩｅＣをトランジスタ２４のコレクタに出力する。
バイアス供給回路３３は、基準電圧出力部３３ａと、電流供給部３３ｂと、を含む。
基準電圧出力部３３ａは、基準電圧Ｖｒｅｆを、電流供給部３３ｂに出力する。電流供給部３３ｂは、制御信号Ｓ２に応じて、基準電圧Ｖｒｅｆに基づき、バイアス電流Ｉｂｉａｓを、抵抗２１の一端に出力する。
電流制御回路４０は、オペアンプ４１と、Ｎチャネル型のトランジスタ４２と、を含む。電流制御回路４０は、トランジスタ２４のベース－コレクタ間の電圧に応じて、トランジスタ２４のベース電流を抑制する。なお、Ｎチャネル型のトランジスタ４２をＰチャネル型トランジスタに置き換えた場合、オペアンプ４１の非反転入力と反転入力の接続関係をひっくり返すことで実現することが可能である。
オペアンプ４１の反転入力端子は、トランジスタ２４のコレクタに電気的に接続されている。オペアンプ４１の非反転入力端子は、抵抗２１の一端に電気的に接続されている。オペアンプ４１の出力端子は、トランジスタ４２のゲートに電気的に接続されている。つまり、オペアンプ４１は、トランジスタ２４のベース－コレクタ間電圧に応じた信号を、トランジスタ４２のゲートに出力する。つまり、オペアンプ４１の反転入力端子は、トランジスタ２４のコレクタと接続され、オペアンプ４１の反転入力端子はトランジスタ２４のベースと接続され、反転入力端子と非反転入力端子がバーチャルショートであることから、ベース・コレクタの電位をモニターした形となる。もし、ベース・コレクタの電位がある場合、オペアンプ４１のゲートに電圧が供給され、トランジスタ２４がＯＮすることで、定電流回路３２は、短絡されて、トランジスタ２４のコレクタに電流が供給されないため、電流制限が行われる。
オペアンプ４１が、本開示の「第１回路」に対応する。第１回路は、オペアンプに限定されず、差動増幅器であれば良い。但し、オペアンプは、入力インピーダンスが非常に大きいので、トランジスタ２４のベース電位及びコレクタ電位に影響を与えずにベース－コレクタ間電圧を検出するのに適している。従って、第１回路は、オペアンプとすると好ましい。
トランジスタ４２のソースは、基準電位に電気的に接続されている。トランジスタ４２のドレインは、抵抗２１の一端に電気的に接続されている。
トランジスタ４２が、本開示の「第２回路」及び「第２トランジスタ」に対応する。
図４は、第１の実施の形態の電力増幅回路の回路シミュレーション結果を示す図である。詳しくは、図４は、高周波入力信号ＲＦｉｎ（ｄＢｍ）と、トランジスタ１１のコレクタ電流Ｉｃｃ（アンペア）と、の関係を示す図である。
線１７２は、コレクタ電流Ｉｃｃを１．６アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。線１７３は、コレクタ電流Ｉｃｃを１．４アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。
線１７４は、コレクタ電流Ｉｃｃを１．２アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。線１７５は、コレクタ電流Ｉｃｃを１．０アンペア以下に抑制する場合の、高周波入力信号ＲＦｉｎと、トランジスタ１１のコレクタ電流Ｉｃｃと、の関係を示す線である。
以下、コレクタ電流Ｉｃｃを１．４アンペア以下に抑制する場合（線１７３の場合）を例にとって、説明する。
第１の実施の形態では、コレクタ電流Ｉｃｃは、点１６１から点１８２（ＲＦｉｎ≒２ｄＢｍ、Ｉｃｃ≒１．３６アンペア）まで、線１５１を辿り、点１８２以降は、線１６５に略沿って、点１６４まで至る。その理由は、次の通りである。
トランジスタ２４のコレクタ電位は、バイアス電流Ｉｂ１が増加してコレクタ電流ＩｅＣに近くなると、低下する。そして、トランジスタ２４のコレクタ電位は、Ｉｂ１≒ＩｅＣになると、トランジスタ２４のベース電位と同じになる。バイアス電流Ｉｂ１が更に増加すると、トランジスタ２４のコレクタ電位は、トランジスタ２４のベース電位よりも低くなる。そうすると、オペアンプ４１が正電位の信号をトランジスタ４２のゲートに出力する。これにより、トランジスタ４２のドレイン－ソース経路が電気的に導通する。つまり、トランジスタ４２のオン抵抗を介して、抵抗２１の一端と基準電位との間が電気的に導通する。従って、バイアス電流Ｉｂｉａｓの一部は、トランジスタ４２のオン抵抗を経由して、基準電位に流れる。これにより、電流制御回路４０は、バイアス電流Ｉｂｉａｓの増加を抑制し、トランジスタ２４のベース電流Ｉｂの増加を抑制し、トランジスタ１１のバイアス電流Ｉｂ１を制御することにより、トランジスタ１１のコレクタ電流Ｉｃｃを制御することができる。
また、電位の観点から、トランジスタ２４のベース電位が、トランジスタ４２のオン抵抗を介して基準電位に電気的に接続されることによって、抑制されると見ることもできる。つまり、電流制御回路４０は、トランジスタ２４のベース電位をコレクタ電位以下に抑制すると、捉えることもできる。これにより、電流制御回路４０は、トランジスタ２４のベース電流Ｉｂの一部がベースからコレクタを経由してエミッタに流れることを、抑制することができる。
上記のことを考慮して、トランジスタ１１のコレクタ電流Ｉｃｃの最終的な上限値を１．４アンペアに抑制する場合には、トランジスタ２４のコレクタ電流ＩｅＣの設定値（設定テーブル３１ａ内に設定される）を１．４アンペアに近い値にする（例えば、点１８２の１．３６アンペア程度にする）ことが可能になる。
このように、電力増幅回路１は、トランジスタ１１のコレクタ電流Ｉｃｃの、トランジスタ２４のベース電流Ｉｂへの依存を抑制することができる。これにより、電力増幅回路１は、「バラツキ」を抑制することができる。従って、電力増幅回路１は、トランジスタ１１のコレクタ電流Ｉｃｃを、高い精度で制御することができる。
＜第２の実施の形態＞
図５は、第２の実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１Ａは、第１の実施の形態の電力増幅回路１（図３参照）と比較して、制御ＩＣ３０に代えて、制御ＩＣ３０Ａを含む。
電力増幅器１０及びバイアス回路２０の回路構成は、第１の実施の形態と同様であるので、説明を省略する。
制御ＩＣ３０Ａは、第１の実施の形態の制御ＩＣ３０と比較して、バイアス供給回路３３に代えて、バイアス供給回路３３Ａを含む。
バイアス供給回路３３Ａは、基準電圧出力部３３ａと、抵抗３３ｃと、電圧供給部３３ｄと、を含む。なお、抵抗３３Ｃの代わりに抵抗成分を有した素子であってもよい。
電圧供給部３３ｄが、本開示の「電圧供給回路」に対応する。
基準電圧出力部３３ａは、制御信号Ｓ２に応じた基準電圧Ｖｒｅｆを、抵抗３３ｃの一端に出力する。抵抗３３ｃの他端は、電圧供給部３３ｄに電気的に接続されている。電圧供給部３３ｄは、基準電圧Ｖｒｅｆに応じたバイアス電圧Ｖｂｉａｓを、抵抗２１の一端に出力する。
トランジスタ４２のドレインは、抵抗３３ｃの他端に電気的に接続されている。
電流制御回路４０の動作について、説明する。トランジスタ２４のコレクタ電位は、バイアス電流Ｉｂ１が増加してコレクタ電流ＩｅＣに近くなると、低下する。バイアス電流Ｉｂ１が更に増加すると、トランジスタ２４のコレクタ電位がバイアス電圧Ｖｂｉａｓよりも低くなる。そうすると、オペアンプ４１が正電位の信号をトランジスタ４２のゲートに出力する。これにより、トランジスタ４２はオン状態になり、トランジスタ４２のドレイン－ソース経路が電気的に導通する。つまり、トランジスタ４２のオン抵抗を介して、抵抗３３ｃの他端と基準電位との間が電気的に導通する。従って、電圧供給部３３ｄに入力される電圧は、基準電圧Ｖｒｅｆを抵抗３３ｃ及びトランジスタ４２のオン抵抗で分圧した電圧となる。これにより、電圧供給部３３ｄから出力されるバイアス電圧Ｖｂｉａｓが、低下する。従って、電流制御回路４０は、バイアス電圧Ｖｂｉａｓを抑制することで、トランジスタ２４のベースに印加される電圧を抑制し、トランジスタ２４のベース電流Ｉｂを抑制することにより、トランジスタ１１のコレクタ電流Ｉｃｃを制御することができる。
電力増幅回路１Ａは、電力増幅回路１と同様の効果を奏する。
＜第３の実施の形態＞
図６は、第３の実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１Ｂは、第１の実施の形態の電力増幅回路１（図３参照）と比較して、制御ＩＣ３０に代えて、制御ＩＣ３０Ｂを含む。
電力増幅器１０及びバイアス回路２０の回路構成は、第１の実施の形態と同様であるので、説明を省略する。
制御ＩＣ３０Ｂは、第１の実施の形態の制御ＩＣ３０と比較して、定電圧源３４を更に含む。
定電圧源３４は、定電圧Ｖ１を、オペアンプ４１の非反転入力端子に出力する。従って、オペアンプ４１は、定電圧Ｖ１とトランジスタ２４のコレクタとの間の電圧に応じた信号を、トランジスタ４２のゲートに出力する。
電流制御回路４０の動作について、説明する。トランジスタ２４のコレクタ電位は、バイアス電流Ｉｂ１が増加してコレクタ電流ＩｅＣに近くなると、低下する。バイアス電流Ｉｂ１が更に増加すると、トランジスタ２４のコレクタ電位が定電圧Ｖ１よりも低くなる。そうすると、オペアンプ４１が正電位の信号をトランジスタ４２のゲートに出力する。これにより、トランジスタ４２のドレイン－ソース経路が電気的に導通する。つまり、トランジスタ４２のオン抵抗を介して、抵抗２１の一端と基準電位との間が電気的に導通する。従って、バイアス電流Ｉｂｉａｓの一部は、トランジスタ４２のオン抵抗を経由して、基準電位に流れる。これにより、電流制御回路４０は、トランジスタ２４のベース電流Ｉｂの増加を抑制することができる。
また、電位の観点から、トランジスタ２４のベース電位が、トランジスタ４２のオン抵抗を介して基準電位に電気的に接続されることによって、抑制されると見ることもできる。つまり、電流制御回路４０は、トランジスタ２４のベース電位をコレクタ電位以下に抑制すると、捉えることもできる。これにより、電流制御回路４０は、トランジスタ２４のベース電流Ｉｂの一部がベースからコレクタを経由してエミッタに流れることを、抑制することができる。
電力増幅回路１Ｂは、電力増幅回路１と同様の効果を奏する。
エミッタフォロワ回路であるバイアス回路２０の特性などによって、設計者が任意の定電圧Ｖ１を設定する事ができる。効果や精度に大きな差はなく、定電圧Ｖ１がばらついても効果への影響は少ない。
定電流回路３２の出力端子（コレクタ電流ＩｅＣを出力する端子）や、電流供給部３３ｂの出力端子（バイアス電流Ｉｂｉａｓを出力する端子）には、電力増幅器１０が動作している時、高周波信号などが伝搬してくる。また、定電流回路３２の出力端子及び電流供給部３３ｂの出力端子をオペアンプ４１に電気的に接続する際、定電流回路３２及び電流供給部３３ｂと、オペアンプ４１とは、近い場所にレイアウトされる。従って、第１の実施の形態の電力増幅回路１では、オペアンプ４１の非反転入力端子と抵抗２１の一端との間には、電気的ノイズが乗った長い配線が引かれる可能性がある。しかし、第２の実施の形態の電力増幅回路１Ｂでは、オペアンプ４１の非反転入力端子には、定電圧源３４が電気的に接続される。従って、第２の実施の形態の電力増幅回路１Ｂは、ノイズの影響を少なくする効果を有する。
＜第４の実施の形態＞
図７は、第４の実施の形態の電力増幅回路の構成を示す図である。電力増幅回路１Ｃは、第１の実施の形態の電力増幅回路１（図３参照）と比較して、制御ＩＣ３０に代えて、制御ＩＣ３０Ｃを含む。
電力増幅器１０及びバイアス回路２０の回路構成は、第１の実施の形態と同様であるので、説明を省略する。
制御ＩＣ３０Ｃは、第１の実施の形態の制御ＩＣ３０と比較して、電流制御回路４０に代えて、電流制御回路４０Ｃを含む。
電流制御回路４０Ｃは、Ｐチャネル型のトランジスタ４３と、抵抗４４と、を含む。
トランジスタ４３のソースは、抵抗２１の一端に電気的に接続されている。トランジスタ４３のゲートは、トランジスタ２４のコレクタに電気的に接続されている。トランジスタ４３のドレインは、抵抗４４の一端に電気的に接続されている。抵抗４４の他端は、基準電位に電気的に接続されている。抵抗４４は、トランジスタ４３のゲート電位を、基準電位よりも正電位側にオフセットさせる役割を果たす。
電流制御回路４０Ｃの動作について、説明する。トランジスタ２４のコレクタ電位は、バイアス電流Ｉｂ１が増加してコレクタ電流ＩｅＣに近くなると、低下する。そして、トランジスタ２４のコレクタ電位は、Ｉｂ１≒ＩｅＣになると、トランジスタ２４のベース電位と同じになる。バイアス電流Ｉｂ１が更に増加すると、トランジスタ２４のコレクタ電位は、トランジスタ２４のベース電位よりも低くなる。そうすると、トランジスタ４３のゲート電位がソース電位よりも低くなるので、トランジスタ４３のソース－ドレイン経路が電気的に導通する。つまり、トランジスタ４２のオン抵抗を介して、抵抗２１の一端と抵抗４４の一端との間が電気的に導通する。従って、バイアス電流Ｉｂｉａｓの一部は、トランジスタ４３のオン抵抗及び抵抗４４を経由して、基準電位に流れる。これにより、電流制御回路４０Ｃは、バイアス電流Ｉｂｉａｓの増加を抑制し、トランジスタ２４のベース電流Ｉｂの増加を抑制し、トランジスタ１１のバイアス電流Ｉｂ１を制御することにより、トランジスタ１１のコレクタ電流Ｉｃｃを制御することができる。なお、抵抗４４は抵抗成分を有した素子に置き換えてもよい。
また、電位の観点から、トランジスタ２４のベース電位が、トランジスタ４３のオン抵抗及び抵抗４４によって、抑制されると見ることもできる。つまり、電流制御回路４０Ｃは、トランジスタ２４のベース電位をコレクタ電位以下に抑制すると、捉えることもできる。これにより、電流制御回路４０Ｃは、トランジスタ２４のベース電流Ｉｂの一部がベースからコレクタを経由してエミッタに流れることを、抑制することができる。
電力増幅回路１Ｃは、電力増幅回路１と同様の効果を奏する。
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
１、１Ａ、１Ｂ、１Ｃ、１００ 電力増幅回路
１０ 電力増幅器
１１、２４、４２、４３ トランジスタ
２０ バイアス回路
２１、２５、３３ｃ、４４ 抵抗
２２、２３ ダイオード
３０、３０Ａ、３０Ｂ、３０Ｃ、１１０ 制御ＩＣ
３１ ディジタル制御部
３１ａ 設定テーブル
３２ 定電流回路
３３、３３Ａ バイアス供給回路
３３ａ 基準電圧出力部
３３ｂ 電流供給部
３３ｄ 電圧供給部
３４ 定電圧源
４０、４０Ｃ 電流制御回路
４１ オペアンプ

Claims (5)

  1. 電力増幅器にバイアス電流を出力するバイアス回路内の第１トランジスタのベース・コレクタの電位をモニターして、前記第１トランジスタのコレクタ電位が、前記第１トランジスタのベース電位よりも低くなった場合に、前記第１トランジスタのベースと基準電位との間を、導通回路を介して、電気的に導通する状態に切り替える、
    電流制御回路。
  2. 請求項１に記載の電流制御回路であって、
    前記第１トランジスタのベース－コレクタ間の電圧に応じた信号を出力する第１回路を含み、
    前記導通回路は、前記信号が前記第１トランジスタのコレクタ電位が、前記第１トランジスタのベース電位よりも低くなったことを示した場合に、前記第１トランジスタのベースと基準電位との間を電気的に導通する、
    を含む、
    電流制御回路。
  3. 請求項２に記載の電流制御回路であって、
    前記第１回路は、
    非反転入力端子に前記第１トランジスタのベース電位が入力され、反転入力端子に前記第１トランジスタのコレクタ電位が入力されるオペアンプであり、
    前記導通回路は、
    ドレインが前記第１トランジスタのベースに電気的に接続され、ゲートに前記オペアンプの出力信号が入力され、ソースが基準電位に電気的に接続された第２トランジスタであり、
    前記第１トランジスタのコレクタ電位が、前記第１トランジスタのベース電位よりも低くなった場合に、前記第２トランジスタのドレイン－ソース経路が電気的に導通することにより、前記第２トランジスタのコレクタに電流を供給する定電流回路が短絡される、
    電流制御回路。
  4. 請求項２に記載の電流制御回路であって、
    前記第１回路は、
    非反転入力端子に前記第１トランジスタのベース電位が入力され、反転入力端子に前記第１トランジスタのコレクタ電位が入力されるオペアンプであり、
    前記導通回路は、
    ドレインが、入力される基準電圧に応じたバイアス電圧を前記第１トランジスタのベースに出力する電圧供給回路の入力端子に電気的に接続され、ゲートに前記オペアンプの出力信号が入力され、ソースが基準電位に電気的に接続された第２トランジスタであり、
    前記電圧供給回路に入力される前記基準電圧は、前記第２トランジスタのオン抵抗で分圧した電圧である、
    電流制御回路。
  5. 高周波信号を増幅する電力増幅器と、
    前記電力増幅器にバイアス電流を出力する第１トランジスタを含む、バイアス回路と、
    前記第１トランジスタのベース・コレクタの電位をモニターして、前記第１トランジスタのコレクタ電位が、前記第１トランジスタのベース電位よりも低くなった場合に、前記第１トランジスタと基準電位との間が、導通回路を介して、電気的に導通するように制御する、電流制御回路と、
    を含む、
    電力増幅回路。
JP2019019170A 2019-02-05 2019-02-05 電流制御回路及び電力増幅回路 Active JP7419656B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019019170A JP7419656B2 (ja) 2019-02-05 2019-02-05 電流制御回路及び電力増幅回路
KR1020200004738A KR102447367B1 (ko) 2019-02-05 2020-01-14 전류 제어 회로 및 전력 증폭 회로
CN202010073124.8A CN111525900B (zh) 2019-02-05 2020-01-21 电流控制电路以及功率放大电路
US16/781,058 US11489493B2 (en) 2019-02-05 2020-02-04 Current control circuit and power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019019170A JP7419656B2 (ja) 2019-02-05 2019-02-05 電流制御回路及び電力増幅回路

Publications (2)

Publication Number Publication Date
JP2020127152A JP2020127152A (ja) 2020-08-20
JP7419656B2 true JP7419656B2 (ja) 2024-01-23

Family

ID=71837945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019019170A Active JP7419656B2 (ja) 2019-02-05 2019-02-05 電流制御回路及び電力増幅回路

Country Status (4)

Country Link
US (1) US11489493B2 (ja)
JP (1) JP7419656B2 (ja)
KR (1) KR102447367B1 (ja)
CN (1) CN111525900B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210093568A (ko) * 2020-01-20 2021-07-28 삼성전기주식회사 전력 증폭기 및 전력 증폭 모듈

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040769A (ja) 2002-06-29 2004-02-05 Kankoku Joho Tsushin Gakuen バイアス電流制御回路を含む電力増幅器
JP2006093906A (ja) 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US20070052481A1 (en) 2005-09-08 2007-03-08 Newman David A Method and apparatus for protecting RF power amplifiers
JP2007306543A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 高周波電力増幅器および通信装置
US20110292554A1 (en) 2010-05-26 2011-12-01 Triquint Semiconductor, Inc. Protection circuit for radio frequency power amplifier
JP2012111274A (ja) 2010-11-22 2012-06-14 Denso Corp 画像処理装置
CN107196613A (zh) 2017-04-17 2017-09-22 锐迪科微电子（上海）有限公司 一种实现过压保护的功率放大器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049893B2 (en) * 2003-04-14 2006-05-23 M/A-Com, Inc. Apparatus, methods and articles of manufacture for power amplifier control in a communication system
JP2007258949A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US7439810B2 (en) * 2006-06-08 2008-10-21 Harris Corporation Fast bias for power amplifier gating in a TDMA application
JP2008271517A (ja) 2007-03-23 2008-11-06 Matsushita Electric Ind Co Ltd 高周波電力増幅器、半導体装置、および高周波電力増幅方法
JP5404473B2 (ja) * 2010-02-26 2014-01-29 ルネサスエレクトロニクス株式会社 高周波電力増幅器およびその動作方法
WO2012111274A1 (ja) * 2011-02-14 2012-08-23 パナソニック株式会社 高周波電力増幅器
US9362870B2 (en) * 2013-08-01 2016-06-07 Skyworks Solutions, Inc. Apparatus and methods for biasing power amplifiers
US10263571B2 (en) * 2016-07-08 2019-04-16 Qorvo Us, Inc. Protection circuit for an RF power amplifier
JP2018142833A (ja) * 2017-02-27 2018-09-13 株式会社村田製作所 電力増幅回路
JP2018198355A (ja) * 2017-05-23 2018-12-13 株式会社村田製作所 電力増幅回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004040769A (ja) 2002-06-29 2004-02-05 Kankoku Joho Tsushin Gakuen バイアス電流制御回路を含む電力増幅器
JP2006093906A (ja) 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US20070052481A1 (en) 2005-09-08 2007-03-08 Newman David A Method and apparatus for protecting RF power amplifiers
JP2007306543A (ja) 2006-04-10 2007-11-22 Matsushita Electric Ind Co Ltd 高周波電力増幅器および通信装置
US20110292554A1 (en) 2010-05-26 2011-12-01 Triquint Semiconductor, Inc. Protection circuit for radio frequency power amplifier
JP2012111274A (ja) 2010-11-22 2012-06-14 Denso Corp 画像処理装置
CN107196613A (zh) 2017-04-17 2017-09-22 锐迪科微电子（上海）有限公司 一种实现过压保护的功率放大器

Also Published As

Publication number Publication date
KR20200096729A (ko) 2020-08-13
JP2020127152A (ja) 2020-08-20
CN111525900A (zh) 2020-08-11
US20200252029A1 (en) 2020-08-06
CN111525900B (zh) 2023-12-19
US11489493B2 (en) 2022-11-01
KR102447367B1 (ko) 2022-09-26

Similar Documents

Publication Publication Date Title
CN108512515B (zh) 功率放大电路
US7944293B2 (en) Systems and methods for an adaptive bias circuit for a differential power amplifier
US7522001B2 (en) Power amplifier
US11664768B2 (en) Amplification circuit
CN108933574B (zh) 功率放大电路
US20190326865A1 (en) Control circuit for power amplifier
KR20110129836A (ko) 무선 주파수 전력 증폭기용 보호 회로
CN108429541B (zh) 用于对放大器的线性度进行补偿的前置补偿器
US11545944B2 (en) Power amplifier circuit
TWI647908B (zh) 功率放大模組
US11444582B2 (en) Power amplifier circuit
JP7419656B2 (ja) 電流制御回路及び電力増幅回路
WO2023090064A1 (ja) リミッタ回路、整合回路及び電力増幅回路
US11469715B2 (en) Power amplifier circuit
US20210013847A1 (en) Power amplifier circuit
US9369090B2 (en) High-frequency amplifier circuit
CN112152570B (zh) 功率放大电路
US20240039484A1 (en) Power amplifier
JP2010233171A (ja) 高周波増幅回路および通信機器
US20220263477A1 (en) Power amplifier circuit
CN112152570A (zh) 功率放大电路
CN117439557A (zh) 功率放大电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7419656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150