JP2020195034A - 電力増幅回路 - Google Patents

Abstract

【課題】出力信号の時間応答が抑制された電力増幅器を提供する。【解決手段】第１の信号をベースに入力し、前記第１の信号を増幅し、第２の信号をコレクタより出力する第１のトランジスタと、第１のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、第１のトランジスタのベースにバイアス電流を供給する第２のトランジスタと、ベースが第２のトランジスタのベースに接続され、コレクタが第２のトランジスタのコレクタに接続された第３のトランジスタと、ベースが第３のトランジスタのエミッタに接続され、コレクタが第２のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第４のトランジスタと、を含む電力増幅回路。【選択図】図１

Description

本発明は、電力増幅回路に関する。

携帯電話等の移動体通信機においては、基地局へ送信する無線周波数（ＲＦ：Radio Frequency）信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、増幅素子として、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）等のバイポーラトランジスタが用いられる。

バイポーラトランジスタでは、ベース・エミッタ間電圧を一定で駆動すると、温度上昇に伴ってコレクタ電流が増加していくことが知られている。コレクタ電流の増加によって消費電力が増加すると、素子の温度が上昇し、これによってさらにコレクタ電流が増加するという正帰還（熱暴走）が発生し得る。そのため、電力増幅回路にバイポーラトランジスタを用いる場合、バイポーラトランジスタの熱暴走を抑制することが求められる。例えば、特許文献１には、バイポーラトランジスタを含む電力増幅器と、バイポーラトランジスタのベースにバイアス電流を供給するバイアス回路と、を備えた電力増幅回路が開示されている。バイアス回路は、バイポーラトランジスタのベースにバイアス電流を供給するエミッタフォロアトランジスタと、当該エミッタフォロアトランジスタのベースにバイアス電圧を供給するダイオードで構成されたバイアス電圧供給回路とを含む。バイアス電圧回路に含まれるダイオードとバイポーラトランジスタとは熱結合している。これにより、バイポーラトランジスタにおける温度分布の均一性が向上する。

特開２０１７−１１２５８８号公報

電力増幅器（バイポーラトランジスタ）の出力パワーの時間応答波形において、バイアス回路の一部であるエミッタフォロアトランジスタのベースに入力される電流の立ち上がりに伴って、電力増幅器（バイポーラトランジスタ）は発熱して温度が上昇し始める。上述のとおり、バイアス回路に含まれるダイオードは電力増幅器（バイポーラトランジスタ）と熱結合しているため、ダイオードの温度も同様に上昇していく。このとき、ダイオードに流れる電流も温度上昇と共に緩やかに増加していく。これにより、エミッタフォロアトランジスタのベース電流は時間と共に減少し、バイポーラトランジスタのベース電流も時間と共に緩やかに減少する。

ここで、バイポーラトランジスタの電流増幅率が一定であれば、コレクタ電流も時間と共に緩やかに減少することになる。しかしながら、バイポーラトランジスタの電流増幅率は温度によって劣化する。そのため、コレクタ電流はベース電流と比較して、急峻に減少することになる。電力増幅器のゲインはコレクタ電流に比例する。このため、電力増幅器の出力端子から得られる出力信号のパワーも時間と共に急峻に減少してしまう。

本発明はこのような事情に鑑みてなされたものであり、出力信号の時間応答が抑制された電力増幅器を提供することを目的とする。

本発明の一側面に係る電力増幅回路は、第１の信号をベースに入力し、前記第１の信号を増幅し、第２の信号をコレクタより出力する第１のトランジスタと、第１のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、第１のトランジスタのベースにバイアス電流を供給する第２のトランジスタと、ベースが第２のトランジスタのベースに接続され、コレクタが第２のトランジスタのコレクタに接続された第３のトランジスタと、ベースが第３のトランジスタのエミッタに接続され、コレクタが第２のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第４のトランジスタと、を含む。

本発明によれば、電力増幅器の出力信号の時間応答を抑制することが可能となる。

本発明の第１実施形態に係る電力増幅回路１００Ａの構成を示す図である。 電力増幅回路１００Ａのレイアウトの一例を示す図である。 電力増幅回路１００Ａのレイアウトの他の一例を示す図である。 電力増幅回路１００Ａの動作を説明するための図である。 電力増幅回路１００Ａの動作を説明するための図である。 電力増幅回路１００Ａの動作を説明するための図である。 電力増幅回路１００Ａの動作を説明するための図である。 電力増幅回路１００Ａの動作を説明するための図である。 本発明の第２実施形態に係る電力増幅回路１００Ｂの構成を示す図である。 電力増幅回路１００Ｂのレイアウトの一例を示す図である。 電力増幅回路１００Ｂのレイアウトの他の一例を示す図である。

以下、図面を参照して本発明の実施形態について説明する。（なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。）
［第１実施形態］
（１）構成
図１は、本発明の第１実施形態に係る電力増幅回路１００Ａの構成を示す図である。電力増幅回路１００Ａは、例えば、携帯電話等の移動体通信機において、基地局に送信するＲＦ信号の電力を増幅するための集積回路である。図１に示すように、電力増幅回路１００Ａは、バイポーラトランジスタＱ１（第１のトランジスタ）、バイアス回路１１０、抵抗器Ｒ３、及びキャパシタＣ１を備える。

バイポーラトランジスタＱ１（第１のトランジスタ）は、コレクタに、不図示のインダクタを通じて電源電圧Ｖｃｃが供給され、ベースに、キャパシタＣ１を通じてＲＦ信号ＲＦｉｎ（第１の信号）が供給され、エミッタが接地される。また、バイポーラトランジスタＱ１のベースには、抵抗器Ｒ３を通じてバイアス電圧又はバイアス電流が供給される。これにより、バイポーラトランジスタＱ１のコレクタから増幅信号ＲＦｏｕｔ（第２の信号）が出力される。

バイアス回路１１０は、バイポーラトランジスタＱ１にバイアス電流を供給するための回路である。バイアス回路１１０は、バイポーラトランジスタＱ２（第２のトランジスタ），Ｑ３（第３のトランジスタ），Ｑ４（第４のトランジスタ）、電圧供給回路１２０、及び抵抗器Ｒ２を備える。

バイポーラトランジスタＱ２（第２のトランジスタ）は、コレクタにバッテリ電圧Ｖｂａｔが供給され、ベースに電圧供給回路１２０から電圧が供給される。また、バイポーラトランジスタＱ２は、エミッタから、抵抗器Ｒ３を通じて、バイポーラトランジスタＱ１のベースにバイアス電流Ｉｂｂを供給し、且つ、バイポーラトランジスタＱ４のコレクタに電流ＩＡを供給する。

電圧供給回路１２０は、制御電流Ｉｂｉａｓ（制御端子に入力される電流）に基づいて、バイポーラトランジスタＱ２のベース電圧を制御する。具体的には、電圧供給回路１２０は、ダイオードＤ１及びダイオードＤ２を備える。ダイオードＤ１，Ｄ２は直列接続され、ダイオードＤ１のアノードがバイポーラトランジスタＱ２のベースに接続され、ダイオードＤ２のカソードが接地される。キャパシタＣ２は、ダイオードＤ１，Ｄ２と並列に接続される。また、ダイオードＤ１のアノードには、抵抗器Ｒ１を通じて制御電流Ｉｂｉａｓが供給される。これにより、ダイオードＤ１のアノードには、ダイオードＤ１，Ｄ２の順方向電圧に応じた電圧（第１の電圧）が生成され、この電圧が、バイポーラトランジスタＱ２のベースに供給される。この電圧は、ダイオードＤ１，Ｄ２の順方向電圧の特性により、温度の上昇に伴い低下する。キャパシタＣ２は、電圧供給回路１２０により供給される電圧を安定させるために設けられている。なお、図１に示すとおり、ダイオードＤ１，Ｄ２は、それぞれ、バイポーラトランジスタのベースとコレクタを接続した構成でダイオードを実現することができる。一般にこの回路構成をダイオード接続と呼ぶことがある。

バイポーラトランジスタＱ３（第３のトランジスタ）は、バイポーラトランジスタＱ２と相似した動作を行う素子である。バイポーラトランジスタＱ３は、バイポーラトランジスタＱ２と同様に、コレクタにバッテリ電圧Ｖｂａｔが供給され、ベースに電圧供給回路１２０から電圧（第１の電圧）が供給される。また、バイポーラトランジスタＱ３は、エミッタからバイポーラトランジスタＱ４のベースにバイアス電流ＩＢを供給する。

バイポーラトランジスタＱ４（第４のトランジスタ）は、バイポーラトランジスタＱ２のエミッタからバイポーラトランジスタＱ１のベースに流れる電流の一部を引き抜くための素子である。バイポーラトランジスタＱ４は、抵抗器Ｒ２を通じてコレクタにバイポーラトランジスタＱ２から電流ＩＡが供給され、ベースにバイポーラトランジスタＱ３から電流ＩＢが供給され、エミッタが接地される。すなわち、バイポーラトランジスタＱ２のエミッタから流れる電流は、一部が、抵抗器Ｒ３を通じてバイポーラトランジスタＱ１のベースに流れるバイアス電流Ｉｂｂとなり、他の一部が、抵抗器Ｒ２を通じてバイポーラトランジスタＱ４のコレクタに流れる電流ＩＡとなる。なお、抵抗器Ｒ２は、バイポーラトランジスタＱ１のバイアス電流Ｉｂｂが枯渇することを防止する。電力増幅回路１００Ａは、抵抗器Ｒ２を備えなくてもよい。

（２）レイアウト
図２Ａ及び図２Ｂは、電力増幅回路１００Ａのレイアウトの一例を示す図である。なお、図２Ａ及び図２Ｂに示すレイアウトは概略であり、電力増幅回路１００Ａの全ての構成を示しているものではない。

電力増幅回路１００Ａでは、バイポーラトランジスタＱ４は、バイポーラトランジスタＱ１と熱結合している。ここで、バイポーラトランジスタＱ４がバイポーラトランジスタＱ１と熱結合しているとは、例えば、バイポーラトランジスタＱ４の電流増幅率の熱に対する変動が、バイポーラトランジスタＱ１の電流増幅率の熱に対する変動と略同一となる程度に熱的に結合していることをいう。具体的には、例えば図２Ａに示すとおり、バイポーラトランジスタＱ４は、バイポーラトランジスタＱ１が形成された矩形領域に隣接して配置されてもよい。或いは、例えば図２Ｂに示すとおり、バイポーラトランジスタＱ４は、バイポーラトランジスタＱ１が形成された矩形領域の内部に配置されてもよい。また、バイポーラトランジスタＱ４がバイポーラトランジスタＱ１と熱結合しているとは、例えば、バイポーラトランジスタＱ１とバイポーラトランジスタＱ４との間に配線等があったとしても、バイポーラトランジスタＱ４の電流増幅率とバイポーラトランジスタＱ１の電流増幅率との熱に対する変動が同一（実質的な同一を含む）である場合も含まれる。

（３）動作及び効果
（３−１）バイポーラトランジスタＱ３及びＱ４の効果
図３Ａ〜図３Ｅは、電力増幅回路１００Ａの動作を説明するための図である。まず、バイポーラトランジスタＱ３及びＱ４の効果について説明する。制御端子に入力される制御電流Ｉｂｉａｓが立ち上がり、バイポーラトランジスタＱ１によるＲＦ信号ＲＦｉｎの増幅が開始される（図３Ａ）。制御電流Ｉｂｉａｓの立ち上がりにより、ダイオードＤ１、Ｄ２（バイポーラトランジスタＱ１の温度上昇に対してある一定時間遅れて温度が追従する）に流れる電流は徐々に増加し、バイポーラトランジスタＱ２のベースに供給される電圧及び電流も徐々に増加する。これにより、バイポーラトランジスタＱ２のエミッタから流れる電流ＩｂｂＡ（電流Ｉｂｂ＋電流ＩＡ）も徐々に増加する。

ここで、バイポーラトランジスタＱ３はバイポーラトランジスタＱ２と相似した動作を行う。具体的には、ダイオードＤ１，Ｄ２に流れる電流が徐々に増加することによりバイポーラトランジスタＱ３のベース電圧が徐々に増加すると、バイポーラトランジスタＱ３のエミッタから流れる電流ＩＢも徐々に増加する（図３Ｂ）。そして、バイポーラトランジスタＱ３のエミッタから流れる電流ＩＢはバイポーラトランジスタＱ４のベースに供給されるため、当該電流ＩＢが徐々に増加すると、バイポーラトランジスタＱ４のコレクタに流れる電流ＩＡが徐々に増加する。これにより、バイポーラトランジスタＱ２のエミッタから流れる電流ＩｂｂＡの一部が、バイポーラトランジスタＱ４のコレクタに流れる電流ＩＡとして引き抜かれることにより、バイポーラトランジスタＱ１のバイアス電流Ｉｂｂ（電流ＩｂｂＡ−電流ＩＡ）の上昇が緩やかとなる。

バイアス電流Ｉｂｂの上昇が緩やかになるため、バイポーラトランジスタＱ１のコレクタに流れる電流Ｉｃｃの上昇も緩やかとなり、バイポーラトランジスタＱ１の出力信号ＲＦｏｕｔの時間応答が抑制される。以上より、バイポーラトランジスタＱ３及びＱ４が、バイポーラトランジスタＱ２のエミッタからバイポーラトランジスタＱ１のベースに流れる電流の少なくとも一部を引き抜くことによって、電力増幅回路１００Ａにおいて出力信号の時間応答が抑制されるといえる。

（３−２）バイポーラトランジスタＱ４の熱結合による効果の向上
次に、バイポーラトランジスタＱ４がバイポーラトランジスタＱ１に熱結合していることによって上述した出力信号の時間応答の抑制効果が向上することを説明する。上述したとおり、バイポーラトランジスタＱ４はバイポーラトランジスタＱ１と熱結合しているため、バイポーラトランジスタＱ１の温度上昇に伴って、バイポーラトランジスタＱ４の温度も上昇する。これにより、バイポーラトランジスタＱ４の電流増幅率は、バイポーラトランジスタＱ１の電流増幅率と同様に劣化する。そして、バイポーラトランジスタＱ４の電流増幅率の劣化によって、バイポーラトランジスタＱ４のコレクタに流れる電流ＩＡが急激に減少するため（図３Ｃ）、バイポーラトランジスタＱ２のエミッタからバイポーラトランジスタＱ１のベースに流れる電流Ｉｂｂが増加する。

ここで、図３Ｄの実線は、電力増幅回路１００ＡにおけるバイポーラトランジスタＱ１のバイアス電流Ｉｂｂを示し、図３Ｄの破線は、比較例の電力増幅回路におけるバイポーラトランジスタＱ１のバイアス電流を示している。なお、比較例の電力増幅回路は、バイポーラトランジスタＱ３及びＱ４を有していないものとする。そのため、比較例の電力増幅回路においては、バイポーラトランジスタＱ２のエミッタからバイポーラトランジスタＱ１のベースに供給されるバイアス電流は、他のバイポーラトランジスタＱ４等によって引き抜かれない。そのため、図３Ｄに示すとおり、電力増幅回路１００ＡにおけるバイポーラトランジスタＱ１のバイアス電流Ｉｂｂは、比較例の電力増幅回路におけるバイポーラトランジスタＱ１のバイアス電流と比較してゆっくりと増加する。

図３Ｅの実線は、電力増幅回路１００ＡにおけるバイポーラトランジスタＱ１のコレクタ電流Ｉｃｃを示し、図３Ｅの破線は、比較例の電力増幅回路におけるバイポーラトランジスタＱ１のコレクタ電流を示している。このように電力増幅回路１００Ａでは、バイアス電流Ｉｂｂが比較的ゆっくりと増加するため（図３Ｄ）、バイポーラトランジスタＱ１のコレクタ電流Ｉｃｃが、熱による電流増幅率の劣化による影響を受ける度合いが小さくなる。そのため、図３Ｅに示すとおり、電力増幅回路１００Ａでは、比較例の電力増幅回路と比較して、コレクタ電流Ｉｃｃが速く一定の電流に収束する。以上より、バイポーラトランジスタＱ４がバイポーラトランジスタＱ１に熱結合していることによって、上述した出力信号の時間応答の抑制効果が向上する。

［第２実施形態］
図４は、本発明の第２実施形態に係る電力増幅回路１００Ｂの構成を示す図である。図４に示すように、電力増幅回路１００Ｂは、電力増幅回路１００Ａの構成に加えて、更にバイポーラトランジスタＱ５（第５のトランジスタ）を備える。

バイポーラトランジスタＱ５（第５のトランジスタ）は、ベース及びコレクタが、バイポーラトランジスタＱ３のエミッタとバイポーラトランジスタＱ４のベースとを結ぶ導線に接続され、エミッタが接地されている。上述したとおり、バイポーラトランジスタＱ３（第３のトランジスタ）は、バイポーラトランジスタＱ２と相似した動作を行う。バイポーラトランジスタＱ５は、バイポーラトランジスタＱ３の動作をバイポーラトランジスタＱ２により近づける効果を有する。また、バイポーラトランジスタＱ５のサイズを調整することにより、バイポーラトランジスタＱ１のバイアス電流Ｉｂｂを制御することができる。

図５Ａ及び図５Ｂは、電力増幅回路１００Ｂのレイアウトの一例を示す図である。なお、図５Ａ及び図５Ｂに示すレイアウトは概略であり、電力増幅回路１００Ｂの全ての構成を示しているものではない。

電力増幅回路１００Ｂでは、バイポーラトランジスタＱ５は、バイポーラトランジスタＱ１と熱結合している。具体的には、例えば図５Ａに示すとおり、バイポーラトランジスタＱ５は、バイポーラトランジスタＱ１が形成された矩形領域に隣接して配置されてもよい。或いは、例えば図５Ｂに示すとおり、バイポーラトランジスタＱ５は、バイポーラトランジスタＱ１が形成された矩形領域の内部に配置されてもよい。例えば、バイポーラトランジスタＱ１とバイポーラトランジスタＱ５の間に配線などが間にあったとしても、熱に対する変動が同じである場合も含まれる。

以上、本発明の例示的な実施形態について説明した。本発明の実施形態に係る電力増幅回路は、第１の信号を増幅して第２の信号を出力する第１のトランジスタと、第１のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、電流生成回路と、第１のトランジスタのベースにバイアス電流を供給する第２のトランジスタと、ベースが第２のトランジスタのベースに接続され、コレクタが第２のトランジスタのコレクタに接続された第３のトランジスタと、ベースが第３のトランジスタのエミッタに接続され、コレクタが第２のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第４のトランジスタと、を含む。これにより、第３のトランジスタ及び第４のトランジスタが、第２のトランジスタのエミッタから第１のトランジスタのベースに流れる電流の少なくとも一部を引き抜くことによって、電力増幅回路において出力信号（第２の信号）の時間応答が抑制される。

また、上記電力増幅回路では、第４のトランジスタは、第１のトランジスタに熱結合していてもよい。これにより、第１のトランジスタの電流増幅率が熱により劣化すると、第４のトランジスタの電流増幅率も同様に熱により劣化する。そのため、温度上昇によって電流増幅率が劣化すると第１のトランジスタの出力信号が減少するが、第２のトランジスタから第１のトランジスタに供給されるバイアス電流を第４のトランジスタが引き抜く量も、温度上昇による電流増幅率の劣化の影響を受けて減少する。よって、電力増幅回路における出力信号の時間応答の抑制効果が向上する。

また、上記電力増幅回路では、第４のトランジスタは、第１のトランジスタが形成された矩形領域に隣接して配置されてもよい。これにより、第４のトランジスタを効率よく第１のトランジスタに熱結合させることができる。

また、上記電力増幅回路では、第４のトランジスタは、第１のトランジスタが形成された矩形領域の内部に配置されてもよい。これにより、第４のトランジスタを効率よく第１のトランジスタに熱結合させることができる。

また、上記電力増幅回路では、バイアス回路は、ベース及びコレクタが第３のトランジスタのエミッタに接続され、エミッタが接地される第５のトランジスタを更に含んでもよい。これにより、第３のトランジスタの動作を第２のトランジスタの動作により近づけることができる。

また、上記電力増幅回路では、第５のトランジスタは、第１のトランジスタに熱結合していてもよい。これにより、第５のトランジスタの電流増幅率が、第１のトランジスタの電流増幅率と同様に、温度により劣化する。そのため、第３のトランジスタの動作を第２のトランジスタの動作により近づけることができる。

また、上記電力増幅回路では、第５のトランジスタは、第１のトランジスタが形成された矩形領域に隣接して配置される。これにより、第５のトランジスタを効率よく第１のトランジスタに熱結合させることができる。

また、上記電力増幅回路では、第５のトランジスタは、第１のトランジスタが形成された矩形領域の内部に配置される。これにより、第５のトランジスタを効率よく第１のトランジスタに熱結合させることができる。

また、上記電力増幅回路では、バイアス回路は、一端が第２のトランジスタのエミッタに接続され、他端が第４のトランジスタのコレクタに接続された抵抗器を更に含む。これにより、第１のトランジスタのバイアス電流が枯渇することを防止することができる。

以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

１００Ａ、１００Ｂ…電力増幅回路、１１０…バイアス回路、１２０…電圧供給回路、Ｑ１〜５…バイポーラトランジスタ、Ｄ１、Ｄ２…ダイオード、Ｒ１〜３…抵抗器、Ｃ１…キャパシタ

Claims (9)

1. 第１の信号をベースに入力し、前記第１の信号を増幅し、第２の信号をコレクタより出力する第１のトランジスタと、
   前記第１のトランジスタのベースにバイアス電流を供給するバイアス回路と、
   を備え、
   前記バイアス回路は、
   前記第１のトランジスタのベースにバイアス電流を供給する第２のトランジスタと、
   ベースが前記第２のトランジスタのベースに接続され、コレクタが前記第２のトランジスタのコレクタに接続された第３のトランジスタと、
   ベースが前記第３のトランジスタのエミッタに接続され、コレクタが前記第２のトランジスタのエミッタに接続され、前記バイアス電流の少なくとも一部を引き抜く第４のトランジスタと、
   を含む、
   電力増幅回路。
2. 前記第４のトランジスタは、前記第１のトランジスタに熱結合している、
   請求項１に記載の電力増幅回路。
3. 前記第４のトランジスタは、前記第１のトランジスタが形成された矩形領域に隣接して配置される、
   請求項２に記載の電力増幅回路。
4. 前記第４のトランジスタは、前記第１のトランジスタが形成された矩形領域の内部に配置される、
   請求項２に記載の電力増幅回路。
5. 前記バイアス回路は、ベース及びコレクタが前記第３のトランジスタのエミッタに接続され、エミッタが接地される第５のトランジスタを更に含む、
   請求項２から４のいずれか一項に記載の電力増幅回路。
6. 前記第５のトランジスタは、前記第１のトランジスタに熱結合している、
   請求項５に記載の電力増幅回路。
7. 前記第５のトランジスタは、前記第１のトランジスタが形成された矩形領域に隣接して配置される、
   請求項６に記載の電力増幅回路。
8. 前記第５のトランジスタは、前記第１のトランジスタが形成された矩形領域の内部に配置される、
   請求項６に記載の電力増幅回路。
9. 前記バイアス回路は、一端が前記第２のトランジスタのエミッタに接続され、他端が前記第４のトランジスタのコレクタに接続された抵抗器を更に含む、
   請求項１から８のいずれか一項に記載の電力増幅回路。