JP2020195034A - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP2020195034A JP2020195034A JP2019098682A JP2019098682A JP2020195034A JP 2020195034 A JP2020195034 A JP 2020195034A JP 2019098682 A JP2019098682 A JP 2019098682A JP 2019098682 A JP2019098682 A JP 2019098682A JP 2020195034 A JP2020195034 A JP 2020195034A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bipolar transistor
- power amplifier
- amplifier circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 description 17
- 238000003199 nucleic acid amplification method Methods 0.000 description 17
- 230000007423 decrease Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】出力信号の時間応答が抑制された電力増幅器を提供する。【解決手段】第1の信号をベースに入力し、前記第1の信号を増幅し、第2の信号をコレクタより出力する第1のトランジスタと、第1のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、第1のトランジスタのベースにバイアス電流を供給する第2のトランジスタと、ベースが第2のトランジスタのベースに接続され、コレクタが第2のトランジスタのコレクタに接続された第3のトランジスタと、ベースが第3のトランジスタのエミッタに接続され、コレクタが第2のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第4のトランジスタと、を含む電力増幅回路。【選択図】図1
Description
本発明は、電力増幅回路に関する。
携帯電話等の移動体通信機においては、基地局へ送信する無線周波数(RF:Radio Frequency)信号の電力を増幅するために電力増幅回路が用いられる。電力増幅回路では、増幅素子として、ヘテロ接合バイポーラトランジスタ(HBT:Heterojunction Bipolar Transistor)等のバイポーラトランジスタが用いられる。
バイポーラトランジスタでは、ベース・エミッタ間電圧を一定で駆動すると、温度上昇に伴ってコレクタ電流が増加していくことが知られている。コレクタ電流の増加によって消費電力が増加すると、素子の温度が上昇し、これによってさらにコレクタ電流が増加するという正帰還(熱暴走)が発生し得る。そのため、電力増幅回路にバイポーラトランジスタを用いる場合、バイポーラトランジスタの熱暴走を抑制することが求められる。例えば、特許文献1には、バイポーラトランジスタを含む電力増幅器と、バイポーラトランジスタのベースにバイアス電流を供給するバイアス回路と、を備えた電力増幅回路が開示されている。バイアス回路は、バイポーラトランジスタのベースにバイアス電流を供給するエミッタフォロアトランジスタと、当該エミッタフォロアトランジスタのベースにバイアス電圧を供給するダイオードで構成されたバイアス電圧供給回路とを含む。バイアス電圧回路に含まれるダイオードとバイポーラトランジスタとは熱結合している。これにより、バイポーラトランジスタにおける温度分布の均一性が向上する。
電力増幅器(バイポーラトランジスタ)の出力パワーの時間応答波形において、バイアス回路の一部であるエミッタフォロアトランジスタのベースに入力される電流の立ち上がりに伴って、電力増幅器(バイポーラトランジスタ)は発熱して温度が上昇し始める。上述のとおり、バイアス回路に含まれるダイオードは電力増幅器(バイポーラトランジスタ)と熱結合しているため、ダイオードの温度も同様に上昇していく。このとき、ダイオードに流れる電流も温度上昇と共に緩やかに増加していく。これにより、エミッタフォロアトランジスタのベース電流は時間と共に減少し、バイポーラトランジスタのベース電流も時間と共に緩やかに減少する。
ここで、バイポーラトランジスタの電流増幅率が一定であれば、コレクタ電流も時間と共に緩やかに減少することになる。しかしながら、バイポーラトランジスタの電流増幅率は温度によって劣化する。そのため、コレクタ電流はベース電流と比較して、急峻に減少することになる。電力増幅器のゲインはコレクタ電流に比例する。このため、電力増幅器の出力端子から得られる出力信号のパワーも時間と共に急峻に減少してしまう。
本発明はこのような事情に鑑みてなされたものであり、出力信号の時間応答が抑制された電力増幅器を提供することを目的とする。
本発明の一側面に係る電力増幅回路は、第1の信号をベースに入力し、前記第1の信号を増幅し、第2の信号をコレクタより出力する第1のトランジスタと、第1のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、第1のトランジスタのベースにバイアス電流を供給する第2のトランジスタと、ベースが第2のトランジスタのベースに接続され、コレクタが第2のトランジスタのコレクタに接続された第3のトランジスタと、ベースが第3のトランジスタのエミッタに接続され、コレクタが第2のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第4のトランジスタと、を含む。
本発明によれば、電力増幅器の出力信号の時間応答を抑制することが可能となる。
以下、図面を参照して本発明の実施形態について説明する。(なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。)
[第1実施形態]
(1)構成
図1は、本発明の第1実施形態に係る電力増幅回路100Aの構成を示す図である。電力増幅回路100Aは、例えば、携帯電話等の移動体通信機において、基地局に送信するRF信号の電力を増幅するための集積回路である。図1に示すように、電力増幅回路100Aは、バイポーラトランジスタQ1(第1のトランジスタ)、バイアス回路110、抵抗器R3、及びキャパシタC1を備える。
[第1実施形態]
(1)構成
図1は、本発明の第1実施形態に係る電力増幅回路100Aの構成を示す図である。電力増幅回路100Aは、例えば、携帯電話等の移動体通信機において、基地局に送信するRF信号の電力を増幅するための集積回路である。図1に示すように、電力増幅回路100Aは、バイポーラトランジスタQ1(第1のトランジスタ)、バイアス回路110、抵抗器R3、及びキャパシタC1を備える。
バイポーラトランジスタQ1(第1のトランジスタ)は、コレクタに、不図示のインダクタを通じて電源電圧Vccが供給され、ベースに、キャパシタC1を通じてRF信号RFin(第1の信号)が供給され、エミッタが接地される。また、バイポーラトランジスタQ1のベースには、抵抗器R3を通じてバイアス電圧又はバイアス電流が供給される。これにより、バイポーラトランジスタQ1のコレクタから増幅信号RFout(第2の信号)が出力される。
バイアス回路110は、バイポーラトランジスタQ1にバイアス電流を供給するための回路である。バイアス回路110は、バイポーラトランジスタQ2(第2のトランジスタ),Q3(第3のトランジスタ),Q4(第4のトランジスタ)、電圧供給回路120、及び抵抗器R2を備える。
バイポーラトランジスタQ2(第2のトランジスタ)は、コレクタにバッテリ電圧Vbatが供給され、ベースに電圧供給回路120から電圧が供給される。また、バイポーラトランジスタQ2は、エミッタから、抵抗器R3を通じて、バイポーラトランジスタQ1のベースにバイアス電流Ibbを供給し、且つ、バイポーラトランジスタQ4のコレクタに電流IAを供給する。
電圧供給回路120は、制御電流Ibias(制御端子に入力される電流)に基づいて、バイポーラトランジスタQ2のベース電圧を制御する。具体的には、電圧供給回路120は、ダイオードD1及びダイオードD2を備える。ダイオードD1,D2は直列接続され、ダイオードD1のアノードがバイポーラトランジスタQ2のベースに接続され、ダイオードD2のカソードが接地される。キャパシタC2は、ダイオードD1,D2と並列に接続される。また、ダイオードD1のアノードには、抵抗器R1を通じて制御電流Ibiasが供給される。これにより、ダイオードD1のアノードには、ダイオードD1,D2の順方向電圧に応じた電圧(第1の電圧)が生成され、この電圧が、バイポーラトランジスタQ2のベースに供給される。この電圧は、ダイオードD1,D2の順方向電圧の特性により、温度の上昇に伴い低下する。キャパシタC2は、電圧供給回路120により供給される電圧を安定させるために設けられている。なお、図1に示すとおり、ダイオードD1,D2は、それぞれ、バイポーラトランジスタのベースとコレクタを接続した構成でダイオードを実現することができる。一般にこの回路構成をダイオード接続と呼ぶことがある。
バイポーラトランジスタQ3(第3のトランジスタ)は、バイポーラトランジスタQ2と相似した動作を行う素子である。バイポーラトランジスタQ3は、バイポーラトランジスタQ2と同様に、コレクタにバッテリ電圧Vbatが供給され、ベースに電圧供給回路120から電圧(第1の電圧)が供給される。また、バイポーラトランジスタQ3は、エミッタからバイポーラトランジスタQ4のベースにバイアス電流IBを供給する。
バイポーラトランジスタQ4(第4のトランジスタ)は、バイポーラトランジスタQ2のエミッタからバイポーラトランジスタQ1のベースに流れる電流の一部を引き抜くための素子である。バイポーラトランジスタQ4は、抵抗器R2を通じてコレクタにバイポーラトランジスタQ2から電流IAが供給され、ベースにバイポーラトランジスタQ3から電流IBが供給され、エミッタが接地される。すなわち、バイポーラトランジスタQ2のエミッタから流れる電流は、一部が、抵抗器R3を通じてバイポーラトランジスタQ1のベースに流れるバイアス電流Ibbとなり、他の一部が、抵抗器R2を通じてバイポーラトランジスタQ4のコレクタに流れる電流IAとなる。なお、抵抗器R2は、バイポーラトランジスタQ1のバイアス電流Ibbが枯渇することを防止する。電力増幅回路100Aは、抵抗器R2を備えなくてもよい。
(2)レイアウト
図2A及び図2Bは、電力増幅回路100Aのレイアウトの一例を示す図である。なお、図2A及び図2Bに示すレイアウトは概略であり、電力増幅回路100Aの全ての構成を示しているものではない。
図2A及び図2Bは、電力増幅回路100Aのレイアウトの一例を示す図である。なお、図2A及び図2Bに示すレイアウトは概略であり、電力増幅回路100Aの全ての構成を示しているものではない。
電力増幅回路100Aでは、バイポーラトランジスタQ4は、バイポーラトランジスタQ1と熱結合している。ここで、バイポーラトランジスタQ4がバイポーラトランジスタQ1と熱結合しているとは、例えば、バイポーラトランジスタQ4の電流増幅率の熱に対する変動が、バイポーラトランジスタQ1の電流増幅率の熱に対する変動と略同一となる程度に熱的に結合していることをいう。具体的には、例えば図2Aに示すとおり、バイポーラトランジスタQ4は、バイポーラトランジスタQ1が形成された矩形領域に隣接して配置されてもよい。或いは、例えば図2Bに示すとおり、バイポーラトランジスタQ4は、バイポーラトランジスタQ1が形成された矩形領域の内部に配置されてもよい。また、バイポーラトランジスタQ4がバイポーラトランジスタQ1と熱結合しているとは、例えば、バイポーラトランジスタQ1とバイポーラトランジスタQ4との間に配線等があったとしても、バイポーラトランジスタQ4の電流増幅率とバイポーラトランジスタQ1の電流増幅率との熱に対する変動が同一(実質的な同一を含む)である場合も含まれる。
(3)動作及び効果
(3−1)バイポーラトランジスタQ3及びQ4の効果
図3A〜図3Eは、電力増幅回路100Aの動作を説明するための図である。まず、バイポーラトランジスタQ3及びQ4の効果について説明する。制御端子に入力される制御電流Ibiasが立ち上がり、バイポーラトランジスタQ1によるRF信号RFinの増幅が開始される(図3A)。制御電流Ibiasの立ち上がりにより、ダイオードD1、D2(バイポーラトランジスタQ1の温度上昇に対してある一定時間遅れて温度が追従する)に流れる電流は徐々に増加し、バイポーラトランジスタQ2のベースに供給される電圧及び電流も徐々に増加する。これにより、バイポーラトランジスタQ2のエミッタから流れる電流IbbA(電流Ibb+電流IA)も徐々に増加する。
(3−1)バイポーラトランジスタQ3及びQ4の効果
図3A〜図3Eは、電力増幅回路100Aの動作を説明するための図である。まず、バイポーラトランジスタQ3及びQ4の効果について説明する。制御端子に入力される制御電流Ibiasが立ち上がり、バイポーラトランジスタQ1によるRF信号RFinの増幅が開始される(図3A)。制御電流Ibiasの立ち上がりにより、ダイオードD1、D2(バイポーラトランジスタQ1の温度上昇に対してある一定時間遅れて温度が追従する)に流れる電流は徐々に増加し、バイポーラトランジスタQ2のベースに供給される電圧及び電流も徐々に増加する。これにより、バイポーラトランジスタQ2のエミッタから流れる電流IbbA(電流Ibb+電流IA)も徐々に増加する。
ここで、バイポーラトランジスタQ3はバイポーラトランジスタQ2と相似した動作を行う。具体的には、ダイオードD1,D2に流れる電流が徐々に増加することによりバイポーラトランジスタQ3のベース電圧が徐々に増加すると、バイポーラトランジスタQ3のエミッタから流れる電流IBも徐々に増加する(図3B)。そして、バイポーラトランジスタQ3のエミッタから流れる電流IBはバイポーラトランジスタQ4のベースに供給されるため、当該電流IBが徐々に増加すると、バイポーラトランジスタQ4のコレクタに流れる電流IAが徐々に増加する。これにより、バイポーラトランジスタQ2のエミッタから流れる電流IbbAの一部が、バイポーラトランジスタQ4のコレクタに流れる電流IAとして引き抜かれることにより、バイポーラトランジスタQ1のバイアス電流Ibb(電流IbbA−電流IA)の上昇が緩やかとなる。
バイアス電流Ibbの上昇が緩やかになるため、バイポーラトランジスタQ1のコレクタに流れる電流Iccの上昇も緩やかとなり、バイポーラトランジスタQ1の出力信号RFoutの時間応答が抑制される。以上より、バイポーラトランジスタQ3及びQ4が、バイポーラトランジスタQ2のエミッタからバイポーラトランジスタQ1のベースに流れる電流の少なくとも一部を引き抜くことによって、電力増幅回路100Aにおいて出力信号の時間応答が抑制されるといえる。
(3−2)バイポーラトランジスタQ4の熱結合による効果の向上
次に、バイポーラトランジスタQ4がバイポーラトランジスタQ1に熱結合していることによって上述した出力信号の時間応答の抑制効果が向上することを説明する。上述したとおり、バイポーラトランジスタQ4はバイポーラトランジスタQ1と熱結合しているため、バイポーラトランジスタQ1の温度上昇に伴って、バイポーラトランジスタQ4の温度も上昇する。これにより、バイポーラトランジスタQ4の電流増幅率は、バイポーラトランジスタQ1の電流増幅率と同様に劣化する。そして、バイポーラトランジスタQ4の電流増幅率の劣化によって、バイポーラトランジスタQ4のコレクタに流れる電流IAが急激に減少するため(図3C)、バイポーラトランジスタQ2のエミッタからバイポーラトランジスタQ1のベースに流れる電流Ibbが増加する。
次に、バイポーラトランジスタQ4がバイポーラトランジスタQ1に熱結合していることによって上述した出力信号の時間応答の抑制効果が向上することを説明する。上述したとおり、バイポーラトランジスタQ4はバイポーラトランジスタQ1と熱結合しているため、バイポーラトランジスタQ1の温度上昇に伴って、バイポーラトランジスタQ4の温度も上昇する。これにより、バイポーラトランジスタQ4の電流増幅率は、バイポーラトランジスタQ1の電流増幅率と同様に劣化する。そして、バイポーラトランジスタQ4の電流増幅率の劣化によって、バイポーラトランジスタQ4のコレクタに流れる電流IAが急激に減少するため(図3C)、バイポーラトランジスタQ2のエミッタからバイポーラトランジスタQ1のベースに流れる電流Ibbが増加する。
ここで、図3Dの実線は、電力増幅回路100AにおけるバイポーラトランジスタQ1のバイアス電流Ibbを示し、図3Dの破線は、比較例の電力増幅回路におけるバイポーラトランジスタQ1のバイアス電流を示している。なお、比較例の電力増幅回路は、バイポーラトランジスタQ3及びQ4を有していないものとする。そのため、比較例の電力増幅回路においては、バイポーラトランジスタQ2のエミッタからバイポーラトランジスタQ1のベースに供給されるバイアス電流は、他のバイポーラトランジスタQ4等によって引き抜かれない。そのため、図3Dに示すとおり、電力増幅回路100AにおけるバイポーラトランジスタQ1のバイアス電流Ibbは、比較例の電力増幅回路におけるバイポーラトランジスタQ1のバイアス電流と比較してゆっくりと増加する。
図3Eの実線は、電力増幅回路100AにおけるバイポーラトランジスタQ1のコレクタ電流Iccを示し、図3Eの破線は、比較例の電力増幅回路におけるバイポーラトランジスタQ1のコレクタ電流を示している。このように電力増幅回路100Aでは、バイアス電流Ibbが比較的ゆっくりと増加するため(図3D)、バイポーラトランジスタQ1のコレクタ電流Iccが、熱による電流増幅率の劣化による影響を受ける度合いが小さくなる。そのため、図3Eに示すとおり、電力増幅回路100Aでは、比較例の電力増幅回路と比較して、コレクタ電流Iccが速く一定の電流に収束する。以上より、バイポーラトランジスタQ4がバイポーラトランジスタQ1に熱結合していることによって、上述した出力信号の時間応答の抑制効果が向上する。
[第2実施形態]
図4は、本発明の第2実施形態に係る電力増幅回路100Bの構成を示す図である。図4に示すように、電力増幅回路100Bは、電力増幅回路100Aの構成に加えて、更にバイポーラトランジスタQ5(第5のトランジスタ)を備える。
図4は、本発明の第2実施形態に係る電力増幅回路100Bの構成を示す図である。図4に示すように、電力増幅回路100Bは、電力増幅回路100Aの構成に加えて、更にバイポーラトランジスタQ5(第5のトランジスタ)を備える。
バイポーラトランジスタQ5(第5のトランジスタ)は、ベース及びコレクタが、バイポーラトランジスタQ3のエミッタとバイポーラトランジスタQ4のベースとを結ぶ導線に接続され、エミッタが接地されている。上述したとおり、バイポーラトランジスタQ3(第3のトランジスタ)は、バイポーラトランジスタQ2と相似した動作を行う。バイポーラトランジスタQ5は、バイポーラトランジスタQ3の動作をバイポーラトランジスタQ2により近づける効果を有する。また、バイポーラトランジスタQ5のサイズを調整することにより、バイポーラトランジスタQ1のバイアス電流Ibbを制御することができる。
図5A及び図5Bは、電力増幅回路100Bのレイアウトの一例を示す図である。なお、図5A及び図5Bに示すレイアウトは概略であり、電力増幅回路100Bの全ての構成を示しているものではない。
電力増幅回路100Bでは、バイポーラトランジスタQ5は、バイポーラトランジスタQ1と熱結合している。具体的には、例えば図5Aに示すとおり、バイポーラトランジスタQ5は、バイポーラトランジスタQ1が形成された矩形領域に隣接して配置されてもよい。或いは、例えば図5Bに示すとおり、バイポーラトランジスタQ5は、バイポーラトランジスタQ1が形成された矩形領域の内部に配置されてもよい。例えば、バイポーラトランジスタQ1とバイポーラトランジスタQ5の間に配線などが間にあったとしても、熱に対する変動が同じである場合も含まれる。
以上、本発明の例示的な実施形態について説明した。本発明の実施形態に係る電力増幅回路は、第1の信号を増幅して第2の信号を出力する第1のトランジスタと、第1のトランジスタのベースにバイアス電流を供給するバイアス回路と、を備え、バイアス回路は、電流生成回路と、第1のトランジスタのベースにバイアス電流を供給する第2のトランジスタと、ベースが第2のトランジスタのベースに接続され、コレクタが第2のトランジスタのコレクタに接続された第3のトランジスタと、ベースが第3のトランジスタのエミッタに接続され、コレクタが第2のトランジスタのエミッタに接続され、バイアス電流の少なくとも一部を引き抜く第4のトランジスタと、を含む。これにより、第3のトランジスタ及び第4のトランジスタが、第2のトランジスタのエミッタから第1のトランジスタのベースに流れる電流の少なくとも一部を引き抜くことによって、電力増幅回路において出力信号(第2の信号)の時間応答が抑制される。
また、上記電力増幅回路では、第4のトランジスタは、第1のトランジスタに熱結合していてもよい。これにより、第1のトランジスタの電流増幅率が熱により劣化すると、第4のトランジスタの電流増幅率も同様に熱により劣化する。そのため、温度上昇によって電流増幅率が劣化すると第1のトランジスタの出力信号が減少するが、第2のトランジスタから第1のトランジスタに供給されるバイアス電流を第4のトランジスタが引き抜く量も、温度上昇による電流増幅率の劣化の影響を受けて減少する。よって、電力増幅回路における出力信号の時間応答の抑制効果が向上する。
また、上記電力増幅回路では、第4のトランジスタは、第1のトランジスタが形成された矩形領域に隣接して配置されてもよい。これにより、第4のトランジスタを効率よく第1のトランジスタに熱結合させることができる。
また、上記電力増幅回路では、第4のトランジスタは、第1のトランジスタが形成された矩形領域の内部に配置されてもよい。これにより、第4のトランジスタを効率よく第1のトランジスタに熱結合させることができる。
また、上記電力増幅回路では、バイアス回路は、ベース及びコレクタが第3のトランジスタのエミッタに接続され、エミッタが接地される第5のトランジスタを更に含んでもよい。これにより、第3のトランジスタの動作を第2のトランジスタの動作により近づけることができる。
また、上記電力増幅回路では、第5のトランジスタは、第1のトランジスタに熱結合していてもよい。これにより、第5のトランジスタの電流増幅率が、第1のトランジスタの電流増幅率と同様に、温度により劣化する。そのため、第3のトランジスタの動作を第2のトランジスタの動作により近づけることができる。
また、上記電力増幅回路では、第5のトランジスタは、第1のトランジスタが形成された矩形領域に隣接して配置される。これにより、第5のトランジスタを効率よく第1のトランジスタに熱結合させることができる。
また、上記電力増幅回路では、第5のトランジスタは、第1のトランジスタが形成された矩形領域の内部に配置される。これにより、第5のトランジスタを効率よく第1のトランジスタに熱結合させることができる。
また、上記電力増幅回路では、バイアス回路は、一端が第2のトランジスタのエミッタに接続され、他端が第4のトランジスタのコレクタに接続された抵抗器を更に含む。これにより、第1のトランジスタのバイアス電流が枯渇することを防止することができる。
以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
100A、100B…電力増幅回路、110…バイアス回路、120…電圧供給回路、Q1〜5…バイポーラトランジスタ、D1、D2…ダイオード、R1〜3…抵抗器、C1…キャパシタ
Claims (9)
- 第1の信号をベースに入力し、前記第1の信号を増幅し、第2の信号をコレクタより出力する第1のトランジスタと、
前記第1のトランジスタのベースにバイアス電流を供給するバイアス回路と、
を備え、
前記バイアス回路は、
前記第1のトランジスタのベースにバイアス電流を供給する第2のトランジスタと、
ベースが前記第2のトランジスタのベースに接続され、コレクタが前記第2のトランジスタのコレクタに接続された第3のトランジスタと、
ベースが前記第3のトランジスタのエミッタに接続され、コレクタが前記第2のトランジスタのエミッタに接続され、前記バイアス電流の少なくとも一部を引き抜く第4のトランジスタと、
を含む、
電力増幅回路。 - 前記第4のトランジスタは、前記第1のトランジスタに熱結合している、
請求項1に記載の電力増幅回路。 - 前記第4のトランジスタは、前記第1のトランジスタが形成された矩形領域に隣接して配置される、
請求項2に記載の電力増幅回路。 - 前記第4のトランジスタは、前記第1のトランジスタが形成された矩形領域の内部に配置される、
請求項2に記載の電力増幅回路。 - 前記バイアス回路は、ベース及びコレクタが前記第3のトランジスタのエミッタに接続され、エミッタが接地される第5のトランジスタを更に含む、
請求項2から4のいずれか一項に記載の電力増幅回路。 - 前記第5のトランジスタは、前記第1のトランジスタに熱結合している、
請求項5に記載の電力増幅回路。 - 前記第5のトランジスタは、前記第1のトランジスタが形成された矩形領域に隣接して配置される、
請求項6に記載の電力増幅回路。 - 前記第5のトランジスタは、前記第1のトランジスタが形成された矩形領域の内部に配置される、
請求項6に記載の電力増幅回路。 - 前記バイアス回路は、一端が前記第2のトランジスタのエミッタに接続され、他端が前記第4のトランジスタのコレクタに接続された抵抗器を更に含む、
請求項1から8のいずれか一項に記載の電力増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019098682A JP2020195034A (ja) | 2019-05-27 | 2019-05-27 | 電力増幅回路 |
CN202010433189.9A CN112003605B (zh) | 2019-05-27 | 2020-05-20 | 功率放大电路 |
US16/883,128 US11677363B2 (en) | 2019-05-27 | 2020-05-26 | Power amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019098682A JP2020195034A (ja) | 2019-05-27 | 2019-05-27 | 電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020195034A true JP2020195034A (ja) | 2020-12-03 |
Family
ID=73461846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019098682A Pending JP2020195034A (ja) | 2019-05-27 | 2019-05-27 | 電力増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11677363B2 (ja) |
JP (1) | JP2020195034A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI770969B (zh) * | 2021-04-28 | 2022-07-11 | 立積電子股份有限公司 | 放大器偏壓補償電路 |
US20230132419A1 (en) * | 2021-11-04 | 2023-05-04 | BeRex Inc. | Rf power amplifier with compensated current and gain from turn-on to end of long burst |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624700B2 (en) * | 2001-06-29 | 2003-09-23 | Koninklijke Philips Electronics N.V. | Radio frequency power amplifier for cellular telephones |
JP2017112588A (ja) | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | 電力増幅回路 |
JP2018142833A (ja) * | 2017-02-27 | 2018-09-13 | 株式会社村田製作所 | 電力増幅回路 |
JP2019091966A (ja) * | 2017-11-10 | 2019-06-13 | 株式会社村田製作所 | 電力増幅回路 |
KR20210080906A (ko) * | 2019-12-23 | 2021-07-01 | 삼성전기주식회사 | 전력 증폭 모듈 |
-
2019
- 2019-05-27 JP JP2019098682A patent/JP2020195034A/ja active Pending
-
2020
- 2020-05-26 US US16/883,128 patent/US11677363B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20200382082A1 (en) | 2020-12-03 |
CN112003605A (zh) | 2020-11-27 |
US11677363B2 (en) | 2023-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10469032B2 (en) | Power amplifier circuit | |
US10128797B2 (en) | Power amplifier circuit | |
JP2018142833A (ja) | 電力増幅回路 | |
CN107026159B (zh) | 功率放大电路 | |
JP4074260B2 (ja) | 電力増幅器 | |
JP2020072468A (ja) | 電力増幅モジュール | |
US11677363B2 (en) | Power amplifier circuit | |
JP2005101734A (ja) | 高出力増幅回路 | |
US20140070890A1 (en) | Power amplifier | |
TW201834387A (zh) | 功率放大模組 | |
JP2005295057A (ja) | 電力増幅器 | |
US10566934B2 (en) | Power amplifier circuit | |
CN109768775B (zh) | 功率放大电路 | |
JP5423381B2 (ja) | 半導体集積回路装置および電力増幅器 | |
JP2020053927A (ja) | 電力増幅器 | |
CN112003605B (zh) | 功率放大电路 | |
JP2019205006A (ja) | 電力増幅回路 | |
JP5709431B2 (ja) | 電力増幅器 | |
JP2021106376A (ja) | 電力増幅回路 | |
US20230128900A1 (en) | Power amplifier circuit and differential power amplifier circuit | |
JP2016116022A (ja) | 高出力増幅器 | |
CN113054916B (zh) | 功率放大电路 | |
US20220173702A1 (en) | Power amplifier circuit | |
JP2004172681A (ja) | 電力増幅器用バイアス回路 | |
JPWO2004086613A1 (ja) | 増幅回路 |