JP2014183454A

JP2014183454A - 検波回路および高周波増幅回路

Info

Publication number: JP2014183454A
Application number: JP2013056532A
Authority: JP
Inventors: Shingo Oishi; 慎吾大石; Masaaki Ishimaru; 昌晃石丸
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2013-03-19
Filing date: 2013-03-19
Publication date: 2014-09-29

Abstract

【課題】所望の検波電圧特性を損なうことなく、検波電流の電力に対する変動を調整し、高周波増幅回路の歪み特性を改善する。
【解決手段】検波回路４は、高周波増幅回路に含まれる。検波回路４は、ＲＦ信号を受ける入力端子Ｔ１１と、ＲＦ信号を検波して検波電圧を出力する検波素子１２と、検波電圧を増幅する増幅部１４と、増幅部１４によって増幅された検波電圧を出力する出力端子Ｔ１２と、検波電圧の伝達される経路から分岐されて分岐信号を伝達する分岐経路１８と、分岐経路に接続された電流発生回路１６と、検波素子１２、増幅部１４および電流発生回路１６に接続された制御電圧源端子Ｔ３とを備える。電流発生回路１６は、分岐信号に応じた電流を、制御電圧源端子Ｔ３から接地端子へと流すように構成される。
【選択図】図２

Description

本発明は、検波回路、及びそれを備える高周波増幅回路に関する。特に本発明は、バイアス回路に供給される制御電流の高周波入力電力に対する依存性を補償または調整する機能を備えた検波回路、及び、その検波回路を備える高周波増幅回路に関する。

無線通信装置に搭載される送信用パワーアンプは、しばしば、その出力信号（高周波信号）の強度に応じた直流電圧を生成する検波回路と併用される。これは、検波出力（検波回路により生成された直流電圧）に応じて、送信用パワーアンプに入力される送信信号のレベルを調整するためである。たとえば、特開２０１１−１０３５２４号公報（特許文献１）は、検波特性の温度依存性を抑制することを目的とした検波回路を開示する。

現在、無線ＬＡＮ（ＬｏｃａｌＡｒｅａＮｅｔｗｏｒｋ）によるデータ通信が普及しており、電子機器間の通信に広く利用されている。無線ＬＡＮの通信規格であるＩＥＥＥ（ＴｈｅＩｎｓｔｉｔｕｔｅｏｆＥｌｅｃｔｒｉｃａｌａｎｄＥｌｅｃｔｒｏｎｉｃｓＥｎｇｉｎｅｅｒｓ）８０２．１１規格には、ＩＥＥＥ８０２．１１ａ／１１ｂ／１１ｇ／１１ｎ／１１ａｃなどがある。

ＩＥＥＥ．１１ａｃは、ＩＥＥＥ．１１ｎの後継となる規格である。ＩＥＥＥ．１１ａｃでは、８０ＭＨｚのチャネル幅および２５６ＱＡＭ変調方式の採用により、規格上では最大３．６Ｇｂｐｓの伝送速度を可能としている。このため、ＩＥＥＥ．１１ａｃは、次世代の無線ＬＡＮ通信規格として注目されている。

２５６ＱＡＭとはＱＡＭ（ＱｕａｄｒａｔｕｒｅＡｍｐｌｉｔｕｄｅＭｏｄｕｌａｔｉｏｎ）の一種である。２５６ＱＡＭでは、キャリヤの振幅と位相とによって多値化したシンボルの数が２５６個となる。６４ＱＡＭなどといったこれまでのＱＡＭに比べて、２５６ＱＡＭでは、隣り合うシンボル同士の間での振幅及び位相の差が小さい。このために２５６ＱＡＭの場合、変調波を送信するパワーアンプには、これまで以上の低歪み特性が要求されている。

たとえばＩＥＥＥ．１１ａあるいはＩＥＥＥ．１１ｇの場合には、パワーアンプでの信号の送信時に加わる歪みの上限が、ＥＶＭ（ＥｒｒｏｒＶｅｃｔｏｒＭａｇｎｉｔｕｄｅ）で４．６％程度と設定されている。これに対してＩＥＥＥ．１１ａｃの場合、該上限は、ＥＶＭで２．０％程度に設定されていることが多い。

そこでＩＥＥＥ．１１ａｃでは、一般的に、デジタルプリディストーション（以下ＤＰＤ（ＤｉｇｉｔａｌＰｒｅ−Ｄｉｓｔｏｒｔｉｏｎ））と呼ばれる技術が用いられる。ＤＰＤは、パワーアンプの出力端で生じている振幅歪み成分と位相歪み成分とを検知して、その歪みを打ち消す歪み、すなわち逆方向の歪みを当該パワーアンプの入力信号に重畳するという技術である。パワーアンプが本来有している歪み特性が規格上許される歪みの上限を超えていたとしても、ＤＰＤを用いることでそのパワーアンプを使用することができる。

特開２０１１−１０３５２４号公報

ＤＰＤ機能を利用することによって、高周波増幅回路全体で、要求される低歪み特性を実現できる。しかしながらＤＰＤ機能素子に電力消費が生じるという課題、および回路規模の増大といった課題がある。

このため、発明者らは、ＤＰＤを用いずにＩＥＥＥ．１１ａｃでの要求特性を満たす低歪み高周波増幅回路（パワーアンプ）の実現を検討した。多くの場合、高周波増幅回路は、その出力電力の強度に応じた検波電圧を生成する検波回路を有する。高周波増幅回路は、生成された検波電圧の値に応じて、高周波増幅回路に入力される電力レベルを調整して送信電力を最適化している。

図９は、従来の高周波増幅回路の概略的ブロック図である。図９を参照して、高周波増幅回路２００は、電力入力端子Ｔ１と、電力出力端子Ｔ２と、制御電圧源端子Ｔ３と、Ｖｄｄ電源端子Ｔ４と、入力側コンデンサＣ１と、電力増幅部２０１と、バイアス回路２０２と、検波回路２０４と、出力側コンデンサＣ２とを備える。

電力入力端子Ｔ１は、入力側コンデンサＣ１の一方端に接続される。入力側コンデンサＣ１の他方端は、電力増幅部２０１の入力端に接続される。出力側コンデンサＣ２の一方端は、電力増幅部２０１の出力端に接続される。出力側コンデンサＣ２の他方端は、電力出力端子Ｔ２に接続される。

電力増幅部２０１は、トランジスタ（図示せず）を含む。このトランジスタのコレクタもしくはドレインには、Ｖｄｄ電源端子Ｔ４から電圧が供給される。一方、そのトランジスタのベースもしくはゲートには、バイアス回路２０２を介して、制御電圧源端子Ｔ３から電圧が供給される。検波回路２０４は、電力増幅部２０１と同時にオンオフする。このため、検波回路２０４は、制御電圧源を電源として動作させるように構成される。したがって、検波回路２０４は、電力増幅部２０１の動作をオンオフさせるためのバイアス回路２０２とともに制御電圧源端子Ｔ３に接続される。

一般的に、検波回路には、ダイオード型、およびダイオードプラストランジスタ型がある。図１０は、一般的なダイオード型の検波回路を示す図である。図１０を参照して、検波回路２０４Ａは、入力端子ＴＡ１と、出力端子ＴＡ２と、制御電圧源端子Ｔ３と、コンデンサＣＡ１，ＣＡ２と、抵抗Ｒ１１，Ｒ１２と、ダイオードＤ１１とを備える。

入力端子ＴＡ１には、高周波（ＲＦ）信号が入力される。コンデンサＣＡ１は、入力端子ＴＡ１とダイオードＤ１１のアノード端子との間に接続される。抵抗Ｒ１１は、制御電圧源端子Ｔ３とダイオードＤ１１のアノード端子との間に接続される。ダイオードＤ１１のカソード端子は、出力端子ＴＡ２に接続される。コンデンサＣＡ２および抵抗Ｒ１２は、ダイオードＤ１１のカソード端子（出力端子ＴＡ２と等価である）と接地端子との間に並列接続される。

図１１は、一般的なダイオードプラストランジスタ型の検波回路を示す図である。図１１を参照して、検波回路２０４Ｂは、コンデンサＣＡ２に代えてトランジスタＴｒ１１を含む点で検波回路２０４Ａと異なる。ダイオードＤ１１のカソード端子は、接地端子に接続される。トランジスタＴｒ１１のコレクタ端子は、抵抗Ｒ１２を介して制御電圧源端子Ｔ３に接続される。また、トランジスタＴｒ１１のコレクタ端子は、出力端子ＴＡ２に接続される。トランジスタＴｒ１１のベース端子は、ダイオードＤ１１のアノード端子に接続される。トランジスタＴｒ１１のエミッタは接地端子に接続される。

制御電圧源は、検波電流にとって無視できない程度の内部インピーダンスを持っている。検波電流が高周波増幅回路２００の出力電力に応じて変化する場合、その内部インピーダンスによる電圧降下のため、バイアス回路２０２に供給される電圧の値は、高周波増幅回路２００の出力電力に対して変化する。発明者らは、バイアス回路に供給される電圧の変動が、高周波増幅回路の歪み特性の劣化を引き起こす原因であることを見出した。

変調波は、その変調速度に応じた周期でエンベロープを有するため、検波電流もその周期に応じて変動する。例えば８０ＭＨｚのチャネル幅を持つ変調波の場合、エンベロープ周波数は数百ｋＨｚから最大１６０ＭＨｚ程度の成分を持っている。そのため制御電圧源は、広い周波数範囲を有する電流を供給する必要がある。一方、制御電圧源の内部インピーダンスは、周波数が上がるに従い増加する特性を持つ。このために、制御電圧源が安定した電流を供給することが困難になる。

広い周波数範囲、たとえば数百ｋＨｚから数十ＭＨｚまでに亘る範囲において、十分に接地とみなせるインピーダンスを実現するには、ｕＦオーダー（ｕは１×１０^-6を意味する）オーダーの容量が必要である。入力信号の強度に対するパワーアンプの利得の平坦度（線形性）を、正弦波形を持つ入力信号に関していくら改善しても、実際の変調波をパワーアンプに入力した場合に、必ずしも良い線形性が得られない場合がある。発明者らは、パワーアンプのバイアス回路に電圧を供給する電圧源と、そのバイアス回路との間にｕＦ（ｕは１×１０^-6を意味する）オーダーの容量値を有する容量を付与することで、高効率を得ることができるとともにＩＥＥＥ．１１ａｃで要求される歪み上限以下となる低歪み特性が実現できることを確認した。これは、容量値の大きい容量によって検波電流のエンベロープの変動が緩和されたことを意味する。

しかしながら、パワーアンプのダイナミック動作では、高周波信号の送信時にのみパワーアンプへのバイアスがオンされ、パワーアンプのアイドル期間にはバイアスはオフにされる。大きな容量値を有する容量を回路に付与した場合、パワーアンプをダイナミック動作させる際に容量を充電するための余分な時間が必要となる。このため、電圧オンと同時に、パワーアンプをただちに機能させることができない。このような理由により、電圧源とバイアス回路との間に、容量値の大きい容量を接続することができない。

このような問題を防ぐためには、制御電圧源から供給される制御電流は、高周波増幅回路の入力電力に対して変化が小さく、変調速度に応じた周期の変動の最大値と最小値の差が小さいものであることが望ましい。

図１２は、特開２０１１−１０３５２４号公報（特許文献１）に係る構成の変形例を示した図である。図１２を参照して、検波回路２１４は、入力端子ＴＡ１と、制御電圧源端子Ｔ３と、出力端子ＴＡ２と、コンデンサＣＡ１と、ダイオードＤ１１と、抵抗Ｒ１１〜Ｒ１４と、トランジスタＴｒ１１，Ｔｒ１２とを備える。

入力端子ＴＡ１は、図示しないコンデンサを介して、たとえば増幅トランジスタ（図示せず）の後段、あるいは、複数段増幅トランジスタ（図示せず）の段間のＲＦ信号経路の途中に接続される。この接続点での電圧振幅の大きさに応じて、検波回路２１４内の素子は、次のように動作する。

まず、ダイオードＤ１１はノードＮ１１から接地への方向が順方向となるように配置されている。このため、アノード端（ノードＮ１１）での電圧の上限は、ダイオードＤ１１の閾値電圧（順方向電圧）程度に制限される。ノードＮ１１の電圧がダイオードＤ１１の閾値電圧以下に振れた際は、その値が保たれる。この電圧の変化が、トランジスタＴｒ１１のベース電圧に反映される。したがって、電圧振幅が大きくなるに従って、トランジスタＴｒ１１に流れる電流Ｉ₁₂が小さくなる。

電流Ｉ₁₂によって、抵抗Ｒ１３において電圧降下が生じる。抵抗Ｒ１３における電圧降下がトランジスタＴｒ１２のベース電圧に反映される。したがって、電圧振幅が大きくなるに従って、トランジスタＴｒ１２に流れる電流Ｉ₁₃が大きくなる。

出力端子ＴＡ２には検波電圧が生じる。出力端子ＴＡ２はトランジスタＴｒ１２のエミッタに接続される。出力端子ＴＡ２と接地端子との間に抵抗Ｒ１４が接続される。電圧振幅が大きくなるに従って電流Ｉ₁₃が大きくなるため検波電圧も大きくなる。検波電圧の電圧値に基づいて、高周波増幅回路の出力電圧を推定することができる。

ダイオードＤ１１に流れる電流Ｉ₁₁は高周波増幅回路の出力電力の増加にともなって増加する。トランジスタＴｒ１１のコレクタに流れる電流Ｉ₁₂は、高周波増幅回路の出力電力の増加にともなって減少する。トランジスタＴｒ１２のコレクタに流れる電流Ｉ₁₃は、高周波増幅回路の出力電力の増加にともなって減少する。

各経路に設けられた受動素子及び能動素子のサイズ、あるいは回路定数は、検波電圧対出力電力の所望の特性を得る目的で調整されている。したがって各電流の変化についての相対的な関係は、上記目的において全く考慮されていない。そのため、高周波増幅回路の出力電力の増加に応じて検波電流が変動する。上述のように、制御電圧源の内部インピーダンスのために、バイアス回路に供給される電圧は、高周波増幅回路の出力電力の増加に応じて変動する。これが高周波増幅回路の歪み特性を劣化させる原因となる。

ここで検波電流の調整のため、たとえば抵抗Ｒ１４の抵抗値を増減させる方法が考えられる。しかしながら抵抗Ｒ１４の抵抗値が変化すると検波電圧も変化する。このため、所望の検波電圧対出力電力の特性を得ることができなくなる。

本発明は、上記問題に鑑みてなされたものであり、その目的は、所望の検波電圧特性を損なうことなく、検波電流の電力に対する変動を調整し、高周波増幅回路の歪み特性を改善することである。

本発明のある局面に係る検波回路は、高周波信号を受ける入力端子と、高周波信号を検波して、検波電圧を出力する検波素子と、検波電圧を増幅する増幅部と、増幅部によって増幅された検波電圧を出力する出力端子と、検波電圧の伝達される経路から分岐されて分岐信号を伝達する分岐経路と、分岐経路に接続された電流発生回路と、検波素子、増幅部および電流発生回路に接続された制御電圧源端子とを備える。電流発生回路は、分岐信号に応じた電流を、制御電圧源端子から接地端子へと流すように構成される。

好ましくは、増幅部は、コレクタ端子、ベース端子およびエミッタ端子を有する増幅トランジスタを含む。増幅トランジスタのコレクタ端子は、制御電圧源端子に結合される。分岐経路は、増幅トランジスタのベース端子またはコレクタ端子に結合される。電流発生回路は、コレクタ端子、ベース端子およびエミッタ端子を有する電流発生トランジスタを含む。電流発生トランジスタのコレクタ端子は、制御電圧源端子に結合される。電流発生トランジスタのベース端子は、分岐信号を受ける。電流発生トランジスタのエミッタ端子は、接地端子に結合される。

好ましくは、検波素子は、入力端子に結合されたアノード端子を有するダイオードと、ダイオードのカソード端子と接地端子とを接続する第１の経路と、ダイオードのアノード端子と制御電圧源端子とを接続する第１の抵抗と、コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタと、第１のＮＰＮトランジスタのベース端子とダイオードのアノード端子とを接続する第２の抵抗と、第１のＮＰＮトランジスタのコレクタ端子と制御電圧源端子とを接続する第３の抵抗と、第１のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第２の経路とを含む。増幅トランジスタは、第２のＮＰＮトランジスタである。電流発生トランジスタは、第３のＮＰＮトランジスタである。第２のＮＰＮトランジスタのベース端子は、第１のＮＰＮトランジスタのコレクタ端子に接続される。第２のＮＰＮトランジスタのエミッタ端子は、出力端子に接続される。検波回路は、さらに、第２のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第４の抵抗と、第３のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第５の抵抗と、第２のＮＰＮトランジスタのコレクタ端子と制御電圧源端子とを接続する第３の経路と、第３のＮＰＮトランジスタのコレクタ端子と制御電圧源端子とを接続する第４の経路とを備える。分岐経路は、第２のＮＰＮトランジスタのベース端子に接続される。

好ましくは、検波素子は、入力端子に結合されたアノード端子を有するダイオードと、ダイオードのカソード端子と接地端子とを接続する第１の経路と、ダイオードのアノード端子と制御電圧源端子とを接続する第１の抵抗と、コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタと、第１のＮＰＮトランジスタのベース端子と、ダイオードのアノード端子とを接続する第２の抵抗と、第１のＮＰＮトランジスタのコレクタ端子と制御電圧源端子とを接続する第３の抵抗と、第１のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第２の経路とを含む。増幅トランジスタは、第２のＮＰＮトランジスタである。電流発生トランジスタは、第３のＮＰＮトランジスタである。第２のＮＰＮトランジスタのベース端子は、第１のＮＰＮトランジスタのコレクタ端子に接続される。第２のＮＰＮトランジスタのエミッタ端子は、出力端子に接続される。検波回路は、さらに、第２のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第４の抵抗と、第３のＮＰＮトランジスタのコレクタ端子と接地端子とを接続する第５の抵抗と、第２のＮＰＮトランジスタのコレクタ端子と制御電圧源端子とを接続する第３の経路と、第３のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第４の経路とを備える。分岐経路は、第１のＮＰＮトランジスタのベース端子に接続される。

本発明の他の局面に係る高周波増幅回路は、上記のいずれか１項に記載の検波回路を備える。

本発明によれば、入力パワーに対して電流変動の少ない検波回路を実現することができる。したがって本発明によれば、高周波増幅回路の低歪み特性を実現することができる。

本発明の実施の形態１に係る高周波増幅回路の構成を示したブロック図である。本発明の実施の形態１に係る検波回路の構成を示したブロック図である。検波電流の調整前と調整後とにおける検波電流対出力電力の特性を示す図である。高周波増幅回路のバイアス回路に供給される電圧（バイアス端子電圧）の、高周波増幅回路の出力電力に対する特性（検波電流の調整前および調整後）を示した図である。検波電流のエンベロープ特性（検波電流の調整前と調整後）を示した図である。本発明の実施の形態２に係る検波回路の構成を示した図である。本発明の実施の形態３に係る検波回路の構成を示した回路図である。本発明の実施の形態４に係る検波回路の回路図である。従来の高周波増幅回路の概略的ブロック図である。一般的なダイオード型の検波回路を示す図である。一般的なダイオードプラストランジスタ型の検波回路を示す図である。特開２０１１−１０３５２４号公報に係る構成の変形例を示した図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

なお、この明細書において「結合」とは、２つの要素が直接的に接続される場合に限定されず、それら２つの要素が他の要素を介在して接続される場合も含む。

［実施の形態１］
図１は、本発明の実施の形態１に係る高周波増幅回路の構成を示したブロック図である。図１を参照して、実施の形態１に係る高周波増幅回路１００は、電力入力端子Ｔ１と、電力出力端子Ｔ２と、制御電圧源端子Ｔ３と、Ｖｄｄ電源端子Ｔ４と、入力側コンデンサＣ１と、電力増幅部１と、バイアス回路２と、検波回路４と、出力側コンデンサＣ２とを備える。

電力入力端子Ｔ１は、入力側コンデンサＣ１の一方端に接続される。入力側コンデンサＣ１の他方端は、電力増幅部１の入力端に接続される。出力側コンデンサＣ２の一方端は、電力増幅部１の出力端に接続される。出力側コンデンサＣ２の他方端は、電力出力端子Ｔ２に接続される。バイアス回路２および検波回路４は、制御電圧源端子Ｔ３に接続される。

電力増幅部１は、トランジスタ（図示せず）を含む。このトランジスタのコレクタもしくはドレインに、Ｖｄｄ電源端子Ｔ４から電圧が供給される。一方、そのトランジスタのベースもしくはゲートには、バイアス回路２を介して、制御電圧源端子Ｔ３から電圧が供給される。

図２は、本発明の実施の形態１に係る検波回路の構成を示したブロック図である。図２を参照して、検波回路４は、入力端子Ｔ１１と、出力端子Ｔ１２と、制御電圧源端子Ｔ３と、検波素子１２と、増幅部１４と、電流発生回路１６と、分岐経路１８とを含む。

検波素子１２は、入力端子Ｔ１１に入力される高周波信号（ＲＦ信号）を検波して、検波電圧を出力する。具体的には、検波素子１２は、高周波信号のエンベロープを検出する。この実施の形態では、検波素子１２の構成は特に限定されず、たとえば図１２に示した構成を採用することができる。

増幅部１４は、増幅トランジスタ（図示せず）を含み、検波素子１２から出力された検波電圧を増幅する。この増幅トランジスタは、たとえばバイポーラトランジスタである。増幅された検波電圧は、出力端子Ｔ１２を介して出力される。

検波電圧の伝達される経路は、検波素子１２から、増幅部１４を経由して出力端子Ｔ１２に至る経路である。分岐経路１８は、この経路から検波電圧を分岐する。分岐経路１８は、電流発生回路１６に接続される。電流発生回路１６は、分岐経路１８を介して分岐信号を受ける。電流発生回路１６は、この分岐信号に応じた電流を、制御電圧源端子Ｔ３から接地端子へと流す。

上述の通り、従来の検波回路では、検波回路の構成、あるいは検波回路を構成する受動素子および能動素子の回路定数は、所望の検波電圧を得るために選ばれる。したがって、検波回路に流れ込む電流の特性については考慮されていなかった。検波回路に流れる電流を調整するために回路定数を調整すると、その調整のために高周波増幅回路の出力電圧に対する検波電圧の特性に影響が生じる。この結果、検波電圧対出力電力の実際の特性が所望の特性からずれるという課題が生じる。

これに対して実施の形態１では、検波電圧の伝達される経路に分岐経路が設けられる。さらに、電流発生回路１６は、その分岐信号（検波電圧）に応じた電流を制御電圧源端子Ｔ３から接地端子へと流す。この構成によれば、検波回路単体で、高周波増幅回路の出力電圧に対して検波電流が変動する場合にも、電流発生回路１６が、その変動を相殺するように電流を流す。これにより、制御電圧源の内部インピーダンスによる電圧降下が高周波増幅回路１００の歪み特性を劣化させることを防止できる。

たとえば検波電圧を検出する外部チップの内部インピーダンスが未知であり、実際にパワーアンプと組み合わせた時に所望の検波電圧が得られないという場合が考えられる。実施の形態１によれば、検波電圧と検波電流を独立して所望の特性に修正することができるという工業的な利点も得ることができる。

ここで、検波電流の変化が高周波増幅回路１００の歪み特性に影響を与えないための方法として、たとえばバイアス回路のための制御電圧源以外に電源を用意するといった方法、制御電圧をＶｄｄ電源から供給する等といった方法が考えられる。しかしながら、これらの方法では、たとえば電源の追加による回路規模の増大といった問題、あるいはオフ時の消費電力の増大といった問題がある。しかしながら、この実施の形態によれば、それらの問題を生じさせることなく高周波増幅回路の歪み特性を改善することができる。

以下に、実施の形態１によって得られる効果を具体的に説明する。図３は、検波電流の調整前と調整後とにおける検波電流対出力電力の特性を示す図である。図４は、高周波増幅回路のバイアス回路に供給される電圧（バイアス端子電圧）の、高周波増幅回路の出力電力に対する特性（検波電流の調整前および調整後）を示した図である。図５は、検波電流のエンベロープ特性（検波電流の調整前と調整後）を示した図である。なお、図３および図４に示した特性は、高周波回路シミュレータのハーモニックバランス解析により得られた結果である。図５に示したエンベロープ特性はエンベロープ解析により得られた結果である。ハーモニックバランス解析は、５．５ＧＨｚの正弦波をパワーアンプに入力して得られたものである。エンベロープ解析は、５．５ＧＨｚの中心周波数に対し上下に２０ＭＨｚ離れた２波の正弦波（−２５ｄＢｍ，−２０ｄＢｍ，−１５ｄＢｍ，−１０ｄＢｍ）をパワーアンプに入力して得られたものである。

図３から、検波電流の調整後には、高周波増幅回路の出力電力に対する検波電流の変動が小さくなっていることがわかる。図４から、検波電流の調整後には、高周波増幅回路の出力電力に対するバイアス端子電圧の変動が小さくなっていることが分かる。図５から、検波電流の調整後には、エンベロープの変動が小さくなっていることが分かる。

このように実施の形態１によれば、制御電圧源の内部インピーダンスでの電圧降下に起因する、高周波増幅回路の歪み特性の劣化を抑えることができる。したがってたとえばＩＥＥＥ．１１ａｃの規格を満たす低歪み特性を高周波増幅回路単体で実現することができる。

さらに、実施の形態１によれば、高周波増幅回路の出力端で生じている振幅歪み成分と位相歪み成分とを検知する必要なく、高周波増幅回路の低歪み特性を達成することができる。したがって、たとえば、ＤＰＤ機能を使用せず、あるいはＤＰＤ機能の使用を最小限に抑えながら、高周波増幅回路の低歪み特性を実現することができる。

［実施の形態２］
実施の形態２に係る高周波増幅回路の構成は図１に示した構成と同様である。図６は、本発明の実施の形態２に係る検波回路の構成を示したブロック図である。

図６を参照して、増幅部１４は、バイポーラトランジスタ（ＮＰＮトランジスタＴｒ２）を増幅トランジスタとして含む。分岐経路１８は、ＮＰＮトランジスタＴｒ２のベース端子から分岐された経路であり電流発生回路１６に接続される。ただし、分岐経路は、ＮＰＮトランジスタＴｒ２のコレクタ端子から分岐していてもよい。

電流発生回路１６は、バイポーラトランジスタ（ＮＰＮトランジスタＴｒ３）を電流発生用トランジスタとして含む。ＮＰＮトランジスタＴｒ３のコレクタ端子は、制御電圧源端子Ｔ３に結合される。ＮＰＮトランジスタＴｒ３のエミッタ端子は、接地端子に結合される。ＮＰＮトランジスタＴｒ３のベース端子に分岐信号が入力される。ＮＰＮトランジスタＴｒ３は、分岐信号に応じたコレクタ電流を流す。これにより、電流発生回路１６は、制御電圧源端子Ｔ３から接地端子へと、分岐信号に応じた電流を流す。

実施の形態１と同じく、実施の形態２によれば、検波回路単体で、高周波増幅回路の出力電圧に対して検波電流が変動する場合にも、電流発生回路１６が、その変動を相殺するように電流を流す。これにより、制御電圧源の内部インピーダンスによる電圧降下に起因する、高周波増幅回路１００の歪み特性を劣化させることを防止できる。したがってたとえばＩＥＥＥ．１１ａｃの規格を満たす低歪み特性を高周波増幅回路単体で実現することができる。

さらに、実施の形態２によれば、高周波増幅回路の出力端で生じている振幅歪み成分と位相歪み成分とを検知する必要なく、高周波増幅回路の低歪み特性を達成することができる。したがって、たとえば、ＤＰＤ機能を使用せず、あるいはＤＰＤ機能の使用を最小限に抑えながら、高周波増幅回路の低歪み特性を実現することができる。

さらに実施の形態１と同じく、実施の形態２によれば、たとえば検波電圧を検出する外部チップの内部インピーダンスが未知であり、実際にパワーアンプと組み合わせた時に所望の検波電圧が得られないという場合に、検波電圧と検波電流を独立して所望の特性に修正することができるという工業的な利点も得ることができる。

さらに実施の形態２によれば、電源の追加による回路規模の増大といった問題、あるいはオフ時の消費電力の増大といった問題を生じさせることなく高周波増幅回路の歪み特性を改善することができる。

［実施の形態３］
実施の形態３に係る高周波増幅回路の構成は図１に示した構成と同様である。図７は、本発明の実施の形態３に係る検波回路４Ａの構成を示した回路図である。

図７を参照して、検波回路４Ａは、入力端子Ｔ１１と、コンデンサＣ１１と、出力端子Ｔ１２と、制御電圧源端子Ｔ３と、抵抗Ｒ１〜Ｒ５と、ダイオードＤ１（検波ダイオード）と、ＮＰＮトランジスタＴｒ１〜Ｔｒ３と、第１〜第４の経路２１〜２４とを含む。コンデンサＣ１１と、ダイオードＤ１と、ＮＰＮトランジスタＴｒ１と、抵抗Ｒ１〜Ｒ３と、第１の経路２１と、第２の経路２２とは、検波素子１２を構成する。

入力端子Ｔ１１は、コンデンサＣ１１の一方端に接続される。コンデンサＣ１１の他方端は、ダイオードＤ１のアノード端子に接続される。抵抗Ｒ１は、制御電圧源端子Ｔ３とダイオードＤ１のアノード端子とを接続する。ダイオードＤ１のカソード端子は第１の経路２１を介して接地端子に接続される。

ＮＰＮトランジスタＴｒ１のベース端子は、抵抗Ｒ２を介してダイオードＤ１のアノード端子に接続される。ＮＰＮトランジスタＴｒ１のコレクタ端子は、抵抗Ｒ３を介して制御電圧源端子Ｔ３に接続される。ＮＰＮトランジスタＴｒ１のエミッタ端子は、第２の経路２２を介して接地端子に接続される。

ＮＰＮトランジスタＴｒ２のベース端子は、ＮＰＮトランジスタＴｒ１のコレクタ端子に接続される。ＮＰＮトランジスタＴｒ２のコレクタ端子は、第３の経路２３を介して制御電圧源端子Ｔ３に接続される。ＮＰＮトランジスタＴｒ２のエミッタ端子は、出力端子Ｔ１２に接続されるとともに、抵抗Ｒ４を介して接地端子に接続される。

ＮＰＮトランジスタＴｒ３のベース端子は、ＮＰＮトランジスタＴｒ１のコレクタ端子およびＮＰＮトランジスタＴｒ２のベース端子に接続される。抵抗Ｒ５は、ＮＰＮトランジスタＴｒ３のエミッタ端子と接地端子との間に接続される。ＮＰＮトランジスタＴｒ３のコレクタ端子は、第４の経路２４を介して制御電圧源端子Ｔ３に接続される。

ダイオードＤ１は接地に対し順方向で接続されているので、ダイオードＤ１のアノード端（ノードＮ１）での電圧上限はダイオードＤ１の閾値電圧程度に制限される。ノードＮ１の電圧がダイオードＤ１の閾値電圧以下に振れた際は、その値が保たれる。この電圧の変化が、ＮＰＮトランジスタＴｒ１のベース電圧に反映される。このため、電圧振幅が大きくなるに従ってＮＰＮトランジスタＴｒ１に流れる電流Ｉ₂が小さくなる。

電流Ｉ₂によって、抵抗Ｒ３において電圧降下が生じる。抵抗Ｒ３における電圧降下がＮＰＮトランジスタＴｒ２のベース電圧に反映される。このため、電圧振幅が大きくなるに従って、ＮＰＮトランジスタＴｒ２に流れる電流Ｉ₃が大きくなる。

出力端子Ｔ１２には検波電圧が生じる。出力端子Ｔ１２はＮＰＮトランジスタＴｒ２のエミッタに接続される。出力端子Ｔ１２と接地との間に抵抗Ｒ４が接続される。電圧振幅が大きくなるに従って電流Ｉ₃が大きくなるため検波電圧も大きくなる。検波電圧の電圧値に基づいて、高周波増幅回路の出力電圧を推定することができる。

実施の形態３によれば、検波電圧の出力特性を、抵抗Ｒ５とトランジスタＴｒ３以外の受動素子および能動素子により調整することができる。一方、検波電流の出力特性を、抵抗Ｒ５とトランジスタＴｒ３とで調整することができる。すなわち、この実施の形態によれば、検波電流の出力特性および検波電圧の出力特性を互いにほとんど影響を与えずに独立して調整することができる。

高周波増幅回路の出力電力の増加にともなって、第１〜３の経路の電流の合計が減少するように、能動素子および受動素子のサイズあるいは回路定数が調整されている。第４の経路（トランジスタＴｒ３のコレクタ端子と制御電圧源端子Ｔ３との間の経路）に流れる電流は、高周波増幅回路の出力電力の増加にともなって、増加するという特性を持つ。これにより、高周波増幅回路の出力電力に対する検波回路４の合計電流の変動を小さくすることができる。

さらに、ダイオードＤ１に流れる電流とトランジスタＴｒ２に流れる電流のエンベロープの位相は同相である。一方、トランジスタＴｒ１に流れる電流のエンベロープは、逆相である。したがって、エンベロープの振幅同士が打ち消しあうので、検波電流のエンベロープの変動の最大値と最小値の差が小さくなる。すなわちエンベロープの変動が緩和される。

なおＮＰＮトランジスタＴｒ２は、図２に示す増幅部１４を実現する。ＮＰＮトランジスタＴｒ３は、図２に示す電流発生回路１６を実現する。

実施の形態１，２と同様に、実施の形態３によれば、たとえば検波電圧を検出する外部チップの内部インピーダンスが未知であり、実際にパワーアンプと組み合わせた時に所望の検波電圧が得られないという場合に、検波電圧と検波電流を独立して所望の特性に修正することができるという工業的な利点を得ることができる。

さらに、実施の形態３によれば、検波電流対出力電力の変動を小さくするとともに、検波電流のエンベロープの振幅を小さくすることができる。これにより、制御電圧源の内部インピーダンスでの電圧降下に起因する歪み特性の劣化を防止できる。したがってたとえばＩＥＥＥ．１１ａｃの規格を満たす低歪み特性を高周波増幅回路単体で実現することができる。

さらに実施の形態３によれば、高周波増幅回路の出力端で生じている振幅歪み成分と位相歪み成分とを検知する必要なく、高周波増幅回路の低歪み特性を達成することができる。したがって、たとえば、ＤＰＤ機能を使用せず、あるいはＤＰＤ機能の使用を最小限に抑えながら、高周波増幅回路の低歪み特性を実現することができる。

さらに実施の形態３によれば、電源の追加による回路規模の増大といった問題、あるいはオフ時の消費電力の増大といった問題を生じさせることなく高周波増幅回路の歪み特性を改善することができる。

［実施の形態４］
実施の形態３に係る高周波増幅回路の構成は図１に示した構成と同様である。図８は、本発明の実施の形態４に係る検波回路の回路図である。

図８を参照して、実施の形態４に係る検波回路４Ｂは、トランジスタＴｒ３のベース端子が、トランジスタＴｒ１のベース端子に接続される点において、実施の形態３に係る検波回路４Ａと異なる。さらに、抵抗Ｒ５が、制御電圧源端子Ｔ３とトランジスタＴｒ３のコレクタ端子との間に接続され、第４の経路２４がトランジスタＴｒ３のエミッタ端子と接地端子との間に設けられる。これらの点において、実施の形態４に係る検波回路４Ｂは、実施の形態３に係る検波回路４Ａと異なる。

実施の形態４によれば、検波電圧の出力特性を、抵抗Ｒ５とトランジスタＴｒ３以外の受動素子および能動素子により調整することができる。一方、検波電流の出力特性を、抵抗Ｒ５とトランジスタＴｒ３とで調整することができる。すなわち、この実施の形態によれば、実施の形態３と同様に、検波電流の出力特性および検波電圧の出力特性を互いにほとんど影響を与えずに独立して調整することができる。

ここで実施の形態４では、高周波増幅回路の出力電力の増加にともなって、第１〜３の経路の電流の合計が増加するように、受動素子および能動素子のサイズあるいは回路定数が調整される。第４の経路の電流は、高周波増幅回路の出力電力の増加にともなって、減少するという特性を持つ。これにより、高周波増幅回路の出力電力に対する検波回路４の合計電流の変動を小さくすることができる。

なお、実施の形態４では、実施の形態３と同じく、トランジスタＴｒ２が、図２に示す増幅部１４を実現し、トランジスタＴｒ３が図２に示す電流発生回路１６を実現する。

実施の形態１〜３と同様に、実施の形態４によれば、たとえば検波電圧を検出する外部チップの内部インピーダンスが未知であり、実際にパワーアンプと組み合わせた時に所望の検波電圧が得られないという場合に、検波電圧と検波電流を独立して所望の特性に修正することができるという工業的な利点も得ることができる。

さらに実施の形態１〜３と同様に、実施の形態４によれば、検波電流対出力電力の変動を小さくするとともに、検波電流のエンベロープの振幅を小さくすることができる。これにより、制御電圧源の内部インピーダンスでの電圧降下に起因する歪み特性の劣化を防止できる。したがってたとえばＩＥＥＥ．１１ａｃの規格を満たす低歪み特性を高周波増幅回路単体で実現することができる。

なお、検波電流の変化が高周波増幅回路１００の歪み特性に影響を与えないための方法として、たとえばバイアス回路のための制御電圧源以外に電源を用意するといった方法、制御電圧をＶｄｄ電源から供給する等といった方法が考えられる。しかしながら、これらの方法では、たとえば電源の追加による回路規模の増大といった問題、あるいはオフ時の消費電力の増大といった問題がある。しかしながら、この実施の形態によれば、それらの問題を生じさせることなく高周波増幅回路の歪み特性を改善することができる。

本発明の実施の形態は、以下のように表わすことができる。
１．高周波信号を受ける入力端子（Ｔ１１）と、高周波信号を検波して、検波電圧を出力する検波素子（１２）と、検波電圧を増幅する増幅部（１４）と、増幅部（１４）によって増幅された検波電圧を出力する出力端子（Ｔ１２）と、検波電圧の伝達される経路から分岐されて分岐信号を伝達する分岐経路（１８）と、分岐経路（１８）に接続された電流発生回路（１６）と、検波素子（１２）、増幅部（１４）および電流発生回路（１６）に接続された制御電圧源端子（Ｔ３）とを備え、電流発生回路（１６）は、分岐信号に応じた電流を、制御電圧源端子（Ｔ３）から接地端子へと流すように構成される、検波回路（４，４Ａ，４Ｂ）。

この構成によれば、制御電圧源の内部インピーダンスでの電圧降下に起因する、高周波増幅回路の歪み特性の劣化を抑えることができる。したがってたとえばＩＥＥＥ．１１ａｃの規格を満たす低歪み特性を高周波増幅回路単体で実現することができる。さらに、高周波増幅回路の出力端で生じている振幅歪み成分と位相歪み成分とを検知する必要なく、高周波増幅回路の低歪み特性を達成することができる。したがって、たとえば、ＤＰＤ機能を使用せず、あるいはＤＰＤ機能の使用を最小限に抑えながら、高周波増幅回路の低歪み特性を実現することができる。さらに検波電圧と検波電流を独立して所望の特性に修正することができる。

２．増幅部（１４）は、コレクタ端子、ベース端子およびエミッタ端子を有する増幅トランジスタ（Ｔｒ２）を含み、増幅トランジスタ（Ｔｒ２）のコレクタ端子は、制御電圧源端子（Ｔ３）に結合され、分岐経路（１８）は、増幅トランジスタ（Ｔｒ２）のベース端子またはコレクタ端子に結合され、電流発生回路（１６）は、コレクタ端子、ベース端子およびエミッタ端子を有する電流発生トランジスタ（Ｔｒ３）を含み、電流発生トランジスタ（Ｔｒ３）のコレクタ端子は、制御電圧源端子（Ｔ３）に結合され、電流発生トランジスタ（Ｔｒ３）のベース端子は、分岐信号を受け、電流発生トランジスタ（Ｔｒ３）のエミッタ端子は、接地端子に結合される、上記の項目１．に記載の検波回路（４，４Ａ，４Ｂ）。

この構成によれば、制御電圧源の内部インピーダンスでの電圧降下に起因する、高周波増幅回路の歪み特性の劣化を抑えることができる。

３．検波素子（１２）は、入力端子（Ｔ１１）に結合されたアノード端子を有するダイオード（Ｄ１）と、ダイオード（Ｄ１）のカソード端子と接地端子とを接続する第１の経路（２１）と、ダイオード（Ｄ１）のアノード端子と制御電圧源端子（Ｔ３）とを接続する第１の抵抗（Ｒ１）と、コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタ（Ｔｒ１）と、第１のＮＰＮトランジスタ（Ｔｒ１）のベース端子とダイオード（Ｄ１）のアノード端子とを接続する第２の抵抗（Ｒ２）と、第１のＮＰＮトランジスタ（Ｔｒ１）のコレクタ端子と制御電圧源端子（Ｔ３）とを接続する第３の抵抗（Ｒ３）と、第１のＮＰＮトランジスタ（Ｔｒ１）のエミッタ端子と接地端子とを接続する第２の経路（２２）とを含み、増幅トランジスタ（Ｔｒ２）は、第２のＮＰＮトランジスタであり、電流発生トランジスタ（Ｔｒ３）は、第３のＮＰＮトランジスタであり、第２のＮＰＮトランジスタ（Ｔｒ２）のベース端子は、第１のＮＰＮトランジスタ（Ｔｒ１）のコレクタ端子に接続され、第２のＮＰＮトランジスタ（Ｔｒ２）のエミッタ端子は、出力端子（Ｔ１２）に接続され、検波回路（４Ａ）は、さらに、第２のＮＰＮトランジスタ（Ｔｒ２）のエミッタ端子と接地端子とを接続する第４の抵抗（Ｒ４）と、第３のＮＰＮトランジスタのエミッタ端子と接地端子とを接続する第５の抵抗（Ｒ５）と、第２のＮＰＮトランジスタ（Ｔｒ２）のコレクタ端子と制御電圧源端子（Ｔ３）とを接続する第３の経路（２３）と、第３のＮＰＮトランジスタ（Ｔｒ３）のコレクタ端子と制御電圧源端子（Ｔ３）とを接続する第４の経路（２４）とを備え、分岐経路（１８）は、第２のＮＰＮトランジスタ（Ｔｒ２）のベース端子に接続される、上記２．に記載の検波回路（４Ａ）。

この構成によれば、制御電圧源の内部インピーダンスでの電圧降下に起因する、高周波増幅回路の歪み特性の劣化を抑えることができる。さらに、検波電流の出力特性および検波電圧の出力特性を互いにほとんど影響を与えずに独立して調整することができる。

４．検波素子（１２）は、入力端子（Ｔ１１）に結合されたアノード端子を有するダイオード（Ｄ１）と、ダイオード（Ｄ１）のカソード端子と接地端子とを接続する第１の経路（２１）と、ダイオード（Ｄ１）のアノード端子と制御電圧源端子（Ｔ３）とを接続する第１の抵抗（Ｒ１）と、コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタ（Ｔｒ１）と、第１のＮＰＮトランジスタ（Ｔｒ１）のベース端子と、ダイオード（Ｄ１）のアノード端子とを接続する第２の抵抗（Ｒ２）と、第１のＮＰＮトランジスタ（Ｔｒ１）のコレクタ端子と制御電圧源端子（Ｔ３）とを接続する第３の抵抗（Ｒ３）と、第１のＮＰＮトランジスタ（Ｔｒ１）のエミッタ端子と接地端子とを接続する第２の経路（２２）とを含み、増幅トランジスタ（Ｔｒ２）は、第２のＮＰＮトランジスタ（Ｔｒ２）であり、電流発生トランジスタ（Ｔｒ３）は、第３のＮＰＮトランジスタであり、第２のＮＰＮトランジスタ（Ｔｒ２）のベース端子は、第１のＮＰＮトランジスタ（Ｔｒ１）のコレクタ端子に接続され、第２のＮＰＮトランジスタ（Ｔｒ２）のエミッタ端子は、出力端子（Ｔ１２）に接続され、検波回路（４Ｂ）は、さらに、第２のＮＰＮトランジスタ（Ｔｒ２）のエミッタ端子と接地端子とを接続する第４の抵抗（Ｒ４）と、第３のＮＰＮトランジスタのコレクタ端子と接地端子とを接続する第５の抵抗（Ｒ５）と、第２のＮＰＮトランジスタ（Ｔｒ２）のコレクタ端子と制御電圧源端子（Ｔ３）とを接続する第３の経路（２３）と、第３のＮＰＮトランジスタ（Ｔｒ３）のエミッタ端子と接地端子とを接続する第４の経路（２４）とを備え、分岐経路（１８）は、第１のＮＰＮトランジスタ（Ｔｒ１）のベース端子に接続される、上記２．に記載の検波回路（４Ｂ）。

５．上記の１．〜４．のいずれか１項に記載の検波回路を備える、高周波増幅回路（１００）。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１電力増幅部、２，２０２バイアス回路、４，４Ａ，４Ｂ，２０４，２０４Ａ，２０４Ｂ，２１４検波回路、Ｒ１〜Ｒ５，Ｒ１１〜Ｒ１４抵抗、１２検波素子、１４増幅部、１６電流発生回路、１８分岐経路、２１第１の経路、２２第２の経路、２３第３の経路、２４第４の経路、１００，２００高周波増幅回路、Ｃ１入力側コンデンサ、Ｃ２出力側コンデンサ、Ｄ１，Ｄ１１ダイオード、Ｎ１，Ｎ１１ノード、Ｔ１電力入力端子、Ｔ２電力出力端子、Ｔ３制御電圧源端子、Ｔ４Ｖｄｄ電源端子、Ｔ１１，ＴＡ１入力端子、Ｔ１２，ＴＡ２出力端子、Ｔｒ１〜Ｔｒ３，Ｔｒ１１，Ｔｒ１２トランジスタ。

Claims

高周波信号を受ける入力端子と、
前記高周波信号を検波して、検波電圧を出力する検波素子と、
前記検波電圧を増幅する増幅部と、
前記増幅部によって増幅された検波電圧を出力する出力端子と、
前記検波電圧の伝達される経路から分岐されて分岐信号を伝達する分岐経路と、
前記分岐経路に接続された電流発生回路と、
前記検波素子、前記増幅部および前記電流発生回路に接続された制御電圧源端子とを備え、
前記電流発生回路は、前記分岐信号に応じた電流を、前記制御電圧源端子から接地端子へと流すように構成される、検波回路。
前記増幅部は、コレクタ端子、ベース端子およびエミッタ端子を有する増幅トランジスタを含み、
前記増幅トランジスタの前記コレクタ端子は、前記制御電圧源端子に結合され、
前記分岐経路は、前記増幅トランジスタの前記ベース端子または前記コレクタ端子に結合され、
前記電流発生回路は、コレクタ端子、ベース端子およびエミッタ端子を有する電流発生トランジスタを含み、
前記電流発生トランジスタの前記コレクタ端子は、前記制御電圧源端子に結合され、
前記電流発生トランジスタの前記ベース端子は、前記分岐信号を受け、
前記電流発生トランジスタの前記エミッタ端子は、前記接地端子に結合される、請求項１に記載の検波回路。
前記検波素子は、
前記入力端子に結合されたアノード端子を有するダイオードと、
前記ダイオードのカソード端子と、前記接地端子とを接続する第１の経路と、
前記ダイオードの前記アノード端子と前記制御電圧源端子とを接続する第１の抵抗と、
コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタの前記ベース端子と、前記ダイオードの前記アノード端子とを接続する第２の抵抗と、
前記第１のＮＰＮトランジスタの前記コレクタ端子と前記制御電圧源端子とを接続する第３の抵抗と、
前記第１のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第２の経路とを含み、
前記増幅トランジスタは、第２のＮＰＮトランジスタであり、
前記電流発生トランジスタは、第３のＮＰＮトランジスタであり、
前記第２のＮＰＮトランジスタの前記ベース端子は、前記第１のＮＰＮトランジスタの前記コレクタ端子に接続され、
前記第２のＮＰＮトランジスタの前記エミッタ端子は、前記出力端子に接続され、
前記検波回路は、さらに、
前記第２のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第４の抵抗と、
前記第３のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第５の抵抗と、
前記第２のＮＰＮトランジスタの前記コレクタ端子と前記制御電圧源端子とを接続する第３の経路と、
前記第３のＮＰＮトランジスタの前記コレクタ端子と前記制御電圧源端子とを接続する第４の経路とを備え、
前記分岐経路は、前記第２のＮＰＮトランジスタの前記ベース端子に接続される、請求項２に記載の検波回路。
前記検波素子は、
前記入力端子に結合されたアノード端子を有するダイオードと、
前記ダイオードのカソード端子と、前記接地端子とを接続する第１の経路と、
前記ダイオードの前記アノード端子と前記制御電圧源端子とを接続する第１の抵抗と、
コレクタ端子、ベース端子およびエミッタ端子を有する第１のＮＰＮトランジスタと、
前記第１のＮＰＮトランジスタの前記ベース端子と、前記ダイオードの前記アノード端子とを接続する第２の抵抗と、
前記第１のＮＰＮトランジスタの前記コレクタ端子と前記制御電圧源端子とを接続する第３の抵抗と、
前記第１のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第２の経路とを含み、
前記増幅トランジスタは、第２のＮＰＮトランジスタであり、
前記電流発生トランジスタは、第３のＮＰＮトランジスタであり、
前記第２のＮＰＮトランジスタの前記ベース端子は、前記第１のＮＰＮトランジスタの前記コレクタ端子に接続され、
前記第２のＮＰＮトランジスタの前記エミッタ端子は、前記出力端子に接続され、
前記検波回路は、さらに、
前記第２のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第４の抵抗と、
前記第３のＮＰＮトランジスタの前記コレクタ端子と前記接地端子とを接続する第５の抵抗と、
前記第２のＮＰＮトランジスタの前記コレクタ端子と前記制御電圧源端子とを接続する第３の経路と、
前記第３のＮＰＮトランジスタの前記エミッタ端子と前記接地端子とを接続する第４の経路とを備え、
前記分岐経路は、前記第１のＮＰＮトランジスタの前記ベース端子に接続される、請求項２に記載の検波回路。
請求項１〜４のいずれか１項に記載の検波回路を備える、高周波増幅回路。