KR100757371B1 - 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법 - Google Patents

고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법 Download PDF

Info

Publication number
KR100757371B1
KR100757371B1 KR1020060063909A KR20060063909A KR100757371B1 KR 100757371 B1 KR100757371 B1 KR 100757371B1 KR 1020060063909 A KR1020060063909 A KR 1020060063909A KR 20060063909 A KR20060063909 A KR 20060063909A KR 100757371 B1 KR100757371 B1 KR 100757371B1
Authority
KR
South Korea
Prior art keywords
signal
converted
transformer
generating
transistor
Prior art date
Application number
KR1020060063909A
Other languages
English (en)
Inventor
김성우
이정훈
이재섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060063909A priority Critical patent/KR100757371B1/ko
Priority to US11/703,194 priority patent/US7616053B2/en
Application granted granted Critical
Publication of KR100757371B1 publication Critical patent/KR100757371B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/36—Amplitude modulation by means of semiconductor device having at least three electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및 방법에 관한 것으로서, 상기 전력 증폭기 회로는, 제1 신호를 받아 변환된 신호를 생성하는 트랜스포머, 및 일정 DC 성분을 가지는 제2 신호를 받고 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 트랜지스터를 포함하고, 상기 제1 신호에 따라 상기 출력 신호의 엔벨롭이 제어된다.
트랜스포머, 엔벨롭 변조, 극 변조, 전력 증폭기, 선형성, 전력 효율

Description

고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및 방법{Power Amplifier Circuit and Method for Envelope Modulation of High Frequency Signal}
도 1은 일반적인 전력 증폭기의 구조를 설명하기 위한 도면이다.
도 2는 일반적인 전력 증폭기 출력 신호의 엔벨롭 변조 왜곡을 설명하기 위한 도면이다.
도 3은 본 발명의 일실시예에 따른 전력 증폭기 회로를 설명하기 위한 도면이다.
도 4는 도 3의 회로의 동작 설명을 위한 신호 파형도이다.
도 5는 도 3의 회로의 출력 전력에 대한 효율을 설명하기 위한 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 전력 증폭기 회로를 설명하기 위한 도면이다.
도 7은 도 6의 입력 엔벨롭 신호들의 생성을 설명하기 위한 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 전력 증폭기 회로를 설명하기 위한 도면이다.
도9는 도 8의 회로의 동작 설명을 위한 신호 파형도이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 드라이버 스테이지
Q21: 전력 증폭 트랜지스터
TF: 트랜스포머(transformer)
320: 바이어스 회로
330: 엔벨롭 셰이퍼(envelope shaper)
340: 임피던스 매칭 회로
본 발명은 RF(Radio Frequency) 송신기(transmitter)에 관한 것으로서, 더욱 상세하게는 고주파 신호의 엔벨롭 변조(envelope modulation)를 위한 극 변조(Polar Modulation) 방식의 전력 증폭기 회로 및 방법에 관한 것이다.
휴대폰, DMB 폰, PDA(Personal Digital Assistant) 등 고속 무선 통신을 위한 시스템의 송신기에서 QPSK, QAM등 엔벨롭 변조를 포함하는 다양한 송신 방식이 채용되고 있다. 이와 같은 송신기에서는 일정 정보가 실린 고주파 신호를 증폭하기 위한 전력 증폭기가 사용된다. 상기 전력 증폭기의 출력은 안테나를 통하여 상대방 시스템으로 송출된다.
도 1은 일반적인 전력 증폭기(100)의 구조를 설명하기 위한 도면이다. 도 1을 참조하면, 상기 전력 증폭기(100)는 전력 전압 제어 회로(110) 및 증폭 스테이지(120)를 포함한다.
보통 상기 입력 신호(Pin)는 고속 무선 통신을 위한 고주파 영역의 캐리어(carrier) 신호이고, 상기 입력 신호(Pin)는 상기 증폭 스테이지(120)에 의하여 증폭된다. 상기 증폭 스테이지(120)는 여러 스테이지의 증폭기를 이용하여 상기 입력 신호(Pin)를 증폭한다. 이때, 상기 증폭 스테이지(120)에 의하여 증폭된 신호는 상기 전력 전압 제어 회로(110)의 출력과 합성되고, 이와 같이 합성된 신호는 출력 신호(Pout)로서 생성된다. 상기 전력 전압 제어 회로(110)는 상기 증폭 스테이지(120)에 의하여 증폭된 신호의 엔벨롭 변조를 위하여 상기 출력 신호(Pout)의 전압 레벨을 특정하기 위한 소정 신호(VRAMP)를 입력받아 처리한다. 상기 전력 전압 제어 회로(110)는 QPSK, BPSK 등과 같은 변조 방식 등에 따라 정해진 소정 엔벨롭 형태를 가지는 상기 신호(VRAMP)를 증폭하거나 노이즈 성분을 제거하여 출력한다. 이에 따라, 상기 전력 전압 제어 회로(110)에 의한 엔벨롭 변조가 상기 출력 신호(Pout)에 반영되고, 상기 출력 신호(Pout)는 안테나를 통하여 송출된다. 상기 전력 증폭기(100)에 대해서는 미국 특허 출원 공개 번호 US2004-0263254에도 잘 나타나 있다.
상기 전력 전압 제어 회로(110)의 종단에는 일반적으로 트랜지스터가 삽입되어 구현되고 있다. 즉, 상기 전력 전압 제어 회로(110) 종단의 트랜지스터 출력이 상기 증폭 스테이지(120)에 의하여 증폭된 신호와 합성된 상기 출력 신호(Pout)가 생성된다.
그러나, 이와 같은 상기 전력 전압 제어 회로(110) 종단의 액티브 소자(active device)가 신호 합성에 이용됨으로써 전력 손실이 크고 신호 왜곡을 초 래한다는 문제점이 있다. 즉, 도 2에서, 신호 왜곡이 없는 정상적인 경우에 상기 출력 신호(Pout)는 210과 같은 형태의 엔벌롭 변조가 이루어져야 한다. 그러나, 상기 액티브 소자가 가지는 비선형성(non-linearity)으로 인하여 상기 출력 신호(Pout)는 220과 같이 신호 레벨이 어느 이상인 영역과 어느 이하인 영역에서 왜곡되어 나타난다. 또한, 상기 액티브 소자는 수동 소자 보다 저항이 비교적 크므로 전력 소모도 많다. 따라서, 이와 같은 상기 출력 신호(Pout)의 왜곡과 상기 출력 신호(Pout)를 생성하기 위한 전력 손실을 개선하여야 할 필요가 있다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 무선 통신 시스템의 송신기에서 수동 소자인 트랜스포머를 이용하여 고주파 신호에 대한 엔벨롭 변조가 이루어지도록 함으로써, 전력 손실을 줄이고 신호 왜곡을 개선한 전력 증폭기 회로를 제공하는 데 있다.
본 발명의 다른 목적은, 전력 손실을 줄이고 신호 왜곡을 개선하기 위하여 수동 소자인 트랜스포머를 이용한 고주파 신호의 전력 증폭 방법을 제공하는 데 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 전력 증폭기 회로는, 제1 신호를 받아 변환된 신호를 생성하는 트랜스포머; 및 일정 DC 성분을 가지는 제2 신호를 받고, 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 트랜지스터를 포 함하고, 상기 제1 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 한다.
상기 트랜스포머는, 1차 코일의 두 단자 각각이 제1 전원과 상기 제1 신호를 받고, 2차 코일의 제1 단자는 제2 전원과 연결되고 상기 2차 코일의 제2 단자는 상기 변환된 신호를 생성한다. 상기 트랜지스터는, 게이트가 상기 제2 신호를 받고, 드레인/소스 중 제1 단자가 상기 변환된 신호에 연결되고, 상기 드레인/소스 중 제2 단자는 상기 제1 전원에 연결되며, 상기 드레인/소스 중 제1 단자를 통하여 상기 출력 신호를 생성한다.
상기 전력 증폭기 회로는, 입력 아날로그 신호를 로우 패스 필터링하고 증폭하여 상기 제1 신호를 생성하는 엔벨롭 셰이퍼를 더 포함할 수 있다.
상기 전력 증폭기 회로는, 소정 전원으로부터 적어도 하나의 DC 성분을 생성하는 바이어스 회로; 및 상기 적어도 하나의 DC 성분에 의하여 바이어스 받는 적어도 하나의 증폭기를 이용하여 입력 아날로그 신호로부터 상기 제2 신호를 생성하는 드라이버 스테이지를 더 포함할 수 있다. 상기 바이어스 회로는, 상기 제1 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머를 포함할 수 있고, 상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호일 수 있다.
상기 전력 증폭기 회로는, 상기 출력 신호에 연결된 임피던스 매칭 회로를 더 포함할 수 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 다른 일면에 따른 전력 증폭기 회로는, 제1 신호를 받아 제1 변환된 신호를 생성하는 제1 트랜스포머; 일정 DC 성분을 가지는 제2 신호를 받고, 상기 제1 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 제1 변환된 신호가 합성된 제1 출력 신호를 생성하는 제1 트랜지스터; 제3 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머; 상기 일정 DC 성분을 가지는 제4 신호를 받고, 상기 제2 변환된 신호와 연결된 한 단자를 통하여 상기 제4 신호와 상기 제2 변환된 신호가 합성된 제2 출력 신호를 생성하는 제2 트랜지스터를 포함하고, 상기 제1 출력 신호와 상기 제2 출력 신호가 합성된 신호를 생성하는 것을 특징으로 한다.
여기서, 상기 제1 신호와 상기 제3 신호의 위상 차이는 90도이고, 상기 제2 신호와 상기 제4 신호의 위상 차이는 270도이다.
상기 전력 증폭기 회로는, 상기 제1 신호를 받아 제3 변환된 신호를 생성하는 제3 트랜스포머; 및 상기 제3 신호를 받아 제4 변환된 신호를 생성하는 제4 트랜스포머를 더 포함할 수 있고, 상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호이고, 상기 제4 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제4 변환된 신호가 합성된 신호일 수 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 전력 증폭기 회로는, 한 쌍의 차동 신호를 받아 변환된 신호를 생성하는 트랜스포머; 및 일정 DC 성분을 가지는 제2 신호를 받고, 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 트랜지스터를 포함하고, 상기 한 쌍의 차동 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 한다.
상기 트랜스포머는, 1차 코일의 두 단자 각각이 서로 180도 위상 차이를 가지는 제1 차동 신호와 제2 차동 신호를 받고, 2차 코일의 제1 단자는 제2 전원과 연결되고 상기 2차 코일의 제2 단자는 상기 변환된 신호를 생성한다.
상기 전력 증폭기 회로는, 한 쌍의 아날로그 차동 신호 중 제1 아날로그 신호로부터 상기 제1 차동 신호를 생성하는 제1 펄스폭 변조기; 및 상기 한 쌍의 아날로그 차동 신호 중 제2 아날로그 신호로부터 상기 제2 차동 신호를 생성하는 제2 펄스폭 변조기를 더 포함할 수 있다.
상기 전력 증폭기 회로는, 상기 한 쌍의 차동 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머를 더 포함할 수 있고, 상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호일 수 있다.
상기 트랜지스터는 N 채널 MOSFET일 수 있다. 상기 전력 증폭기 회로는 무선 통신 시스템의 송신기에 이용될 수 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 신호 증폭 방법은, 트랜스포머를 이용하여 제1 신호를 받아 변환된 신호를 생성하는 단계; 트랜지스터에서 일정 DC 성분을 가지는 제2 신호를 받는 단계; 및 상기 트랜지스터에서 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 단계를 포함하고, 상기 제1 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 신호 증폭 방법은, 제1 트랜스포머를 이용하여 제1 신호를 받아 제1 변환된 신호를 생성하는 단계; 제1 트랜지스터에서 일정 DC 성분을 가지는 제2 신호를 받는 단계; 상기 제1 트랜지스터에서 상기 제1 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 제1 변환된 신호가 합성된 제1 출력 신호를 생성하는 단계; 제2 트랜스포머를 이용하여 제3 신호를 받아 제2 변환된 신호를 생성하는 단계; 제2 트랜지스터에서 상기 일정 DC 성분을 가지는 제4 신호를 받는 단계; 상기 제2 트랜지스터에서 상기 제2 변환된 신호와 연결된 한 단자를 통하여 상기 제3 신호와 상기 제2 변환된 신호가 합성된 제2 출력 신호를 생성하는 단계; 및 상기 제1 출력 신호와 상기 제2 출력 신호가 합성된 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 또 다른 일면에 따른 신호 증폭 방법은, 한 쌍의 아날로그 차동 신호인 제1 아날로그 신호 및 제2 아날로그를 수신하는 단계; 상기 제1 아날로그 신호로부터 상기 제1 펄스폭 변조된 신호를 생성하는 단계; 상기 제2 아날로그 신호로부터 상기 제2 펄스폭 변조된 신호를 생성하는 단계; 트랜스포머의 1차 코일을 통하여 상기 제1 펄스폭 변조된 신호 및 상기 제2 펄스폭 변조된 신호를 받아 상기 트랜스포머의 2차 코일로부터 한 변환된 신호를 생성하는 단계; 트랜지스터에서 일정 DC 성분을 가지는 신호를 받는 단계; 및 상기 트랜지스터에서 상기 변환된 신호와 연결된 한 단자를 통하여 상기 일정 DC 성분을 가지는 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 단계를 포함하고, 상기 한 쌍의 아날로그 차동 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 한다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 전력 증폭기 회로(300)를 설명하기 위한 도면이다. 도 3을 참조하면, 상기 전력 증폭기 회로(300)는 드라이버 스테이지(driver stage)(310), 전력 증폭 트랜지스터(Q31), 트랜스포머(transformer)(TF), 바이어스 회로(bias circuit)(320), 엔벨롭 셰이퍼(envelope shaper)(330), 임피던스 매칭 회로(340), 및 커패시터(capacitor)(C31)를 포함한다. 상기 전력 증폭기 회로(300)의 동작 설명을 위하여 도 4의 신호 파형도가 참조된다.
본 발명의 일실시예에 따른 상기 전력 증폭기 회로(300)에서는, 수동 소자인 상기 트랜스포머(TF)를 이용하여 입력 고주파 신호(Pin)에 대한 엔벨롭 변조가 이루어지도록 한다. 이에 따라, 전력 증폭된 신호(Pout)를 생성하기 위한 전력 손실을 줄이고 상기 전력 증폭된 신호(Pout)가 왜곡 없이 깨끗하게 출력될 수 있도록 한다. 상기 입력 고주파 신호(Pin)는 무선 통신 시스템의 신호 변조 방식인 QPSK, BPSK 등과 같은 방식에 따라 위상 변조된 아날로그 신호일 수 있다. 상기 입력 고주파 신호(Pin)는 도 4와 같이 일정 엔벨롭을 가지는 신호(constant envelope signal)이다.
상기 전력 증폭기 회로(300)는 CDMA, GPS, PCS, IMT2000, Wibro, WLAN, UWB, WiMax 방식 등의 무선 통신 시스템, 또는 유비쿼터스(Ubiquitous) 시스템의 극 변조 방식 송신기에 적용될 수 있다.
상기 엔벨롭 변조를 위하여 입력 엔벨롭 신호(ENV)가 상기 엔벨롭 셰이퍼 (330)로 입력된다. 도 4와 같이, 상기 입력 엔벨롭 신호(ENV)는 QPSK, BPSK 등과 같은 변조 방식 등에 따라 정해지고 콘스턴트 엔벨롭이 아닌 변동하는 진폭을 가지는 아날로그 신호로서, 상기 입력 고주파 신호(Pin)와 함께 송신기에서 송신될 중요 정보를 담고 있다. 상기 엔벨롭 셰이퍼(330)는 상기 입력 엔벨롭 신호(ENV)를 소정 필터를 사용하여 로우 패스 필터링(low pass filtering)함으로써 고주파 노이즈 성분을 제거할 수도 있다. 또한, 상기 엔벨롭 셰이퍼(330)는 상기 입력 엔벨롭 신호(ENV)의 진폭을 조절하기 위하여 상기 입력 엔벨롭 신호(ENV)를 소정 증폭기에 의하여 증폭할 수 있다.
상기 엔벨롭 셰이퍼(330)의 출력 신호, 즉, 상기 입력 엔벨롭 신호(ENV)를 필터링하고 증폭하여 생성한 신호는 상기 입력 엔벨롭 신호(ENV)의 엔벨롭 형태를 유지하며 상기 트랜스포머(TF)로 입력된다. 상기 트랜스포머(TF)는 1차 코일과 2차 코일의 권선비에 따라 1차 코일에 인가된 입력 신호를 변환하여 2차 코일로 한 변환된 신호(Vac)를 생성하는 변압기로서, 상기 트랜스포머(TF)는 상기 엔벨롭 셰이퍼(330)의 출력 신호로부터 한 변환된 신호(Vac)를 생성한다.
도 3에서, 상기 트랜스포머(TF)의 1차 코일의 두 단자 각각은 제1 전 원(GND), 예를 들어, 접지와 상기 엔벨롭 셰이퍼(330)의 출력 신호를 받고, 2차 코일의 제1 단자는 제2 전원(VDD), 예를 들어, 5볼트와 연결되고 상기 2차 코일의 제2 단자는 상기 변환된 신호(Vac)를 생성한다. 상기 제2 전원(VDD)의 안정된 공급을 위하여 상기 제1 전원(GND)과 상기 제2 전원(VDD) 사이에는 소정 커패시턴스를 가지는 상기 커패시터(C31)가 연결된다.
상기 트랜지스터(Q31)는 N 채널 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)일 수 있다. 그러나 이에 한정되는 것은 아니고 상기 트랜지스터(Q31)는 BJT(Bipolar Junction Transistor) 또는 HBT(hetero junction bipolar transistor) 등 다양한 형태로 설계될 수 있다.
상기 트랜지스터(Q31)의 드레인/소스 중 제1 단자, 예를 들어, 드레인이 상기 트랜스포머(TF)가 생성한 상기 변환된 신호(Vac)에 연결된다. 상기 트랜지스터(Q31)의 드레인/소스 중 제2 단자, 예를 들어, 소스는 상기 제1 전원(GND)에 연결된다. 상기 트랜지스터(Q31)의 게이트는 상기 바이어스 회로(320)에서 생성된 DC(Direct Current) 성분(VG3)과 상기 드라이버 스테이지(310)의 출력 신호가 합산된 신호를 받는다. 이에 따라 상기 트랜지스터(Q31)는 상기 드레인/소스 중 제1 단자, 예를 들어 드레인을 통하여 상기 합산된 신호와 상기 변환된 신호(Vac)가 합성된 신호를 출력한다. 상기 트랜지스터(Q31)의 드레인 단자의 신호는 상기 임피던스 매칭 회로(340)를 통하여 도 4와 같은 상기 전력 증폭된 신호(Pout)로서 출력된다. 상기 임피던스 매칭 회로(340)는 신호 전달이 최적으로 이루어지도록 하기 위하여, 상기 트랜지스터(Q31)의 드레인 단자에 요구되는 임피던스 레벨이 안테나 임피던 스, 예를 들어, 50 오옴(ohm)으로 변환되도록 설계되는 회로이다. 상기 임피던스 매칭 회로(340)는 저항, 커패시터, 인덕터(inductor) 등으로 구성될 수 있다.
이와 같이, 상기 트랜지스터(Q31)는 상기 바이어스 회로(320)에서 생성된 DC 성분(VG3)과 상기 드라이버 스테이지(310)의 출력 신호가 합산된 신호를 받으며, 상기 변환된 신호(Vac)를 출력하는 상기 트랜스포머(TF)의 제2 코일의 한 단자와 연결된 단자, 예를 들어, 드레인을 통하여 상기 합산된 신호와 상기 변환된 신호가 합성된 신호를 생성한다. 여기서, 상기 트랜지스터(Q31)의 드레인의 신호 또는 상기 전력 증폭된 신호(Pout)의 엔벨롭이 상기 엔벨롭 신호(ENV)에 따라 제어된다.
한편, 상기 바이어스 회로(320)는 상기 트랜지스터(Q31)에 공급을 위한 상기 DC 성분(VG3)과 함께, 상기 드라이버 스테이지(310)에 공급을 위한 DC 성분들(VG1, VG2)을, 소정 전원으로부터 생성한다. 상기 드라이버 스테이지(310)는 상기 DC 성분들(VG1, VG2)에 의하여 바이어스 받는(biased) 적어도 하나의 증폭기(AMP1, AMP2)를 통하여 상기 입력 고주파 신호(Pin)를 증폭한 신호를 생성한다. 상기 드라이버 스테이지(310)의 출력 신호, 즉, 상기 입력 고주파 신호(Pin)를 증폭한 신호가 상기 DC 성분(VG3)과 합산된 신호는 상기 트랜지스터(Q31)의 게이트로 출력된다.
이와 같이, 본 발명에 따른 상기 전력 증폭기 회로(300)에서는, 수동 소자인 상기 트랜스포머(TF)를 이용하므로, 종래 기술의 액티브 소자 보다 저항이 작고 선형성이 개선되어, 상기 전력 증폭된 신호(Pout)를 생성하기 위한 전력 손실이 줄어들고 상기 전력 증폭된 신호(Pout)가 왜곡 없이 깨끗하게 출력될 수 있다.
도 5는 도 3의 회로(300)의 출력 전력에 대한 효율을 설명하기 위한 그래프이다. 도 5에서, 510은 본 발명에 따른 상기 전력 증폭기 회로(300)의 출력 전력에 대한 전력 효율이고, 520은 도 1과 같은 종래 회로의 경우이다. 도 5에 도시된 바와 같이, 상기 전력 증폭기 회로(300)는 종래 기술보다 10% 이상 효율 개선이 이루어진다.
한편, 상기 전력 증폭기 회로(300)의 성능을 더 높이기 위하여 상기 바이어스 회로(320)에는 상기 트랜스포머(TF)와 실질적으로 동일한 동작을 수행하는 제2 트랜스포머(미도시)를 포함할 수 있다. 예를 들어, 상기 제2 트랜스포머(미도시)는 도 3에서 기술된 바와 같은 방식으로 상기 엔벨롭 셰이퍼(330)의 출력 신호를 받고, 상기 변환된 신호(Vac)와 같은 엔벨롭 파형을 가지는 제2 변환된 신호를 생성한다. 상기 제2 트랜스포머(미도시)는 상기 바이어스 회로(320)에서 생성되는 DC 성분과 상기 트랜지스터(Q31)의 게이트 사이에 구비될 수 있고, 이에 따라 도 4의 420과 같이, 상기 DC 성분의 값, 예를 들어, Vdc와 상기 제2 변환된 신호, 예를 들어, Vac가 합산된 신호(Vdc+Vac)가 상기 트랜지스터(Q31)의 게이트에 가해질 수 있다. 이때, 상기 드라이버 스테이지(310)의 출력 신호도 역시 상기 트랜지스터(Q31)의 게이트에 가해지므로, 결국, 상기 트랜지스터(Q31)의 게이트에는 상기 DC 성분의 값(Vdc)에 상기 드라이버 스테이지(310)의 출력 신호가 합산된 신호 이외에 상기 제2 변환된 신호가 합성된 신호가 가해진다. 도 3에서는, 410과 같은 상기 DC 성분의 값(Vdc) 만이 상기 드라이버 스테이지(310)의 출력 신호와 합산되어 상기 트랜지스터(Q31)의 게이트에 인가되었지만, 그 외에 상기 제2 트랜스포머(미도시) 로부터의 상기 제2 변환된 신호가 더 합성되어 상기 트랜지스터(Q31)의 게이트에 인가되도록 함으로써, 좀더 정확한 엔벨롭 변조 동작과 전력 효율이 더욱 개선된 상기 전력 증폭기 회로(300)의 성능을 기대할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 전력 증폭기 회로(600)를 설명하기 위한 도면이다. 도 6을 참조하면, 상기 전력 증폭기 회로(600)는 제1 증폭기 회로(610), 및 제2 증폭기 회로(620)를 포함한다.
상기 제1 증폭기 회로(610) 및 상기 제2 증폭기 회로(620) 각각은 도 3의 전력 증폭기 회로(300)와 유사한 구성 요소들로 이루어지고, 상기 전력 증폭기 회로(300)와 유사한 동작을 수행한다. 다만, 상기 제1 증폭기 회로(610)의 출력 신호(OUT1)와 상기 제2 증폭기 회로(620)의 출력 신호(OUT2)가 합성된 후 전력 증폭된 신호(Pout)가 생성된다.
상기 제1 증폭기 회로(610)에는 엔벨롭 신호 ENV1 = m(t)cos(w0t)와 입력 고주파 신호 Pin1 = cos(wt + θ)가 입력된다. 상기 제2 증폭기 회로(620)에는 엔벨롭 신호 ENV2 = m(t)sin(w0t)와 입력 고주파 신호 Pin2 = -sin(wt + θ)가 입력된다. 여기서, m(t)는 진폭 결정 신호, w 및 w0는 주파수, 및 θ는 위상을 나타낸다. 이와 같이, 상기 엔벨롭 신호들 ENV1와 ENV2의 위상 차이는 90도이고, 상기 입력 고주파 신호들 Pin1과 Pin2의 위상 차이는 270도이다.
상기 엔벨롭 신호들 ENV1와 ENV2는 도 7과 같이 두 개의 믹서(710, 720)를 이용하여 생성될 수 있다. 예를 들어, 제1 믹서(710)가 두 신호 m(t)와 cos(w0t)를 합성하여 상기 엔벨롭 신호 ENV1를 생성할 수 있다. 또한, 제2 믹서(720)가 두 신호 m(t)와 sin(w0t)를 합성하여 상기 엔벨롭 신호 ENV2를 생성할 수 있다.
이에 따라, 상기 제1 증폭기 회로(610)의 제1 트랜스포머(TF1)로 입력되는 제1 신호(S1)와 상기 제2 증폭기 회로(620)의 제2 트랜스포머(TF2)로 입력되는 제3 신호(S3)의 위상 차이는 90도이고, 상기 제1 증폭기 회로(610)의 제1 트랜지스터(Q61)로 입력되는 일정 DC 성분을 가지는 제2 신호(S2)와 상기 제2 증폭기 회로(620)의 제2 트랜지스터(Q62)로 입력되는 상기 일정 DC 성분을 가지는 제4 신호(S4)의 위상 차이는 270도이다.
결국, 상기 제1 트랜스포머(TF1)는 상기 제1 신호(S1)를 받아 제1 변환된 신호를 생성한다. 상기 제1 트랜지스터(Q61)는 상기 제2 신호(S2)를 받고, 상기 제1 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호(S2)와 상기 제1 변환된 신호가 합성된 제1 출력 신호를 생성한다.
또한, 상기 제2 트랜스포머(TF2)는 상기 제3 신호(S3)를 받아 제2 변환된 신호를 생성한다. 상기 제2 트랜지스터(Q62)는 상기 제4 신호(S4)를 받고, 상기 제2 변환된 신호와 연결된 한 단자를 통하여 상기 제4 신호(S4)와 상기 제2 변환된 신호가 합성된 제2 출력 신호(OUT2)를 생성한다.
상기 제1 출력 신호 단자와 상기 제2 출력 신호 단자는 서로 연결되고, 연결된 접점으로부터 상기 제1 출력 신호(OUT1)와 상기 제2 출력 신호(OUT2)가 합성된 신호가 생성된다. 예를 들어, 상기 제1 출력 신호(OUT1)은 m(t)cos(w0t) cos(wt + θ)와 같이 표현되고, 상기 제 2 출력 신호(OUT2)는 -m(t)sin(w0t) cos(wt + θ)와 같이 표현된다. 상기 제1 출력 신호(OUT1)와 상기 제2 출력 신호(OUT2)가 임피던스 매칭회로 이전에 소정의 결합 회로를 통해서 합해지고 이때 그 합해진 결과는 m(t)cos(w0t) cos(wt + θ) -m(t)sin(w0t) cos(wt + θ)= m(t)cos(wct + θ)와 같이 되며, 이는 엔벨롭이 변조되고 위상이 쉬프트된 바람직한 출력 신호의 모습이다. 여기서 wc=w+wo이며 w와 wo는 미리 계산에 의해서 인가되었다. 이와 같이 합성된 신호는 소정 임피던스 매칭 회로를 통하여 전력 증폭된 신호(Pout)로서 출력된다.
이와 같은 차동 엔벨롭 변조(differential envelope modulation) 구조의 상기 전력 증폭기 회로(600)는 DC성분이 포함된 엔벨롭 신호를 일정 주파수, 예를 들어 wo로 변조하여 트랜스포머로 보내므로 엔벨롭에 포함된DC성분의 누락 없이 엔벨롭 신호가 트랜스포머를 거쳐가게 할수 있다. 따라서, 이와 같이 엔벨롭에 포함된 DC 성분의 존재가 중요한(significant) 증폭기 회로가 요구될 때, 상기 전력 증폭기 회로(600)가 유용하게 활용될 수 있다.
다시말하여, 상기 제1 출력 신호(OUT1)는 [수학식 1]과 같이 정리되고, 상기 제2 출력 신호(OUT2)는 [수학식 2]와 같이 정리될 수 있다. 따라서, 상기 제1 출력 신호(OUT1)와 상기 제2 출력 신호(OUT2)가 합산될 때, 상기 제1 출력 신호(OUT1)의 일부 성분과 상기 제2 출력 신호(OUT2)의 일부 성분이 서로 상쇄되어 상기 전력 증폭된 신호(Pout)는 Pout=m(t)cos(wct + θ)가 되어 원하는 출력 신호가 나타나게 된 다.
[수학식 1]
Figure 112006048833837-pat00001
[수학식 2]
Figure 112006048833837-pat00002
뿐만 아니라, 상기 전력 증폭된 신호(Pout)의 캐리어 주파수 wc는 wc=w+wo와 같이 표현 되므로 상기 입력 고주파 신호들(Pin1, Pin2)의 주파수 w를 도 3에서보다 wo만큼 작게 할 수 있다. 이렇게 주파수가 낮아짐에 따라 상기 전력 증폭기 회로(600) 보다 앞서는(preceding) 회로나 상기 전력 증폭기 회로(600)에 대한 설계 부담을 줄일 수 있다.
한편, 도 3에서와 마찬가지로, 상기 전력 증폭기 회로(600)의 성능을 더욱 높이기 위하여 드라이버 스테이지(610)의 증폭기들(AMP1, AMP2, AMP3, AMP4) 및 트랜지스터들(Q61, Q62)에 DC 성분을 공급하는 바이어스 회로는 상기 제1 트랜스포머(TF1)와 실질적으로 동일한 동작을 수행하는 제3 트랜스포머(미도시) 및 상기 제2 트랜스포머(TF2)와 실질적으로 동일한 동작을 수행하는 제4 트랜스포머(미도시)를 포함할 수 있다.
상기 제3 및 제4트랜스포머(미도시) 각각은 상기 바이어스 회로에서 생성되 는 DC 성분과 상기 제1 및 제2 트랜지스터(Q61, Q62)의 게이트 사이에 구비될 수 있다. 상기 제3 트랜스포머(미도시)는 상기 제1 신호(S1)를 받아 제3 변환된 신호를 생성한다. 상기 제4 트랜스포머(미도시)는 상기 제3 신호(S3)를 받아 제4 변환된 신호를 생성한다.
이에 따라 입력 고주파 신호 Pin1이 상기 드라이버 스테이지(610)의 증폭기들(AMP1, AMP2)에서 증폭된 신호와 상기 바이어스 회로에서 생성되는 DC 성분이 합산된 신호에 상기 제3 트랜스포머(미도시)의 상기 제3 변환된 신호가 합성된 신호가 상기 제1 트랜지스터(Q61)의 게이트에 인가될 수 있다. 또한, 입력 고주파 신호 Pin2가 상기 드라이버 스테이지(610)의 증폭기들(AMP3, AMP4)에서 증폭된 신호와 상기 바이어스 회로에서 생성되는 DC 성분이 합산된 신호에 상기 제4 트랜스포머(미도시)의 상기 제4 변환된 신호가 합성된 신호가 상기 제2 트랜지스터(Q62)의 게이트에 인가될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전력 증폭기 회로(800)를 설명하기 위한 도면이다. 도 8을 참조하면, 상기 전력 증폭기 회로(800)는 드라이버 스테이지(810), 전력 증폭 트랜지스터(Q81), 트랜스포머(TF), 바이어스 회로(bias circuit)(820), 제1 PWM(Pulse Width Modulator: 펄스폭 변조기)(830), 제2 PWM(840), 임피던스 매칭 회로(850), 및 커패시터(C81)를 포함한다. 상기 전력 증폭기 회로(800)의 동작 설명을 위하여 도 9의 신호 파형도가 참조된다.
상기 전력 증폭기 회로(800)는 도 3의 전력 증폭기 회로(300)와 유사하게 동작한다. 즉, 도 8의 상기 드라이버 스테이지(810), 상기 전력 증폭 트랜지스 터(Q81), 상기 트랜스포머(TF), 상기 바이어스 회로(820), 상기 임피던스 매칭 회로(850), 및 커패시터(C81)는 도 3의 드라이버 스테이지(310), 전력 증폭 트랜지스터(Q31), 트랜스포머(TF), 바이어스 회로(320), 임피던스 매칭 회로(340), 및 커패시터(capacitor)(C31)와 유사하게 동작한다. 다만, 도 3의 엔벨롭 셰이퍼(330) 대신에 상기 제1 PWM(830) 및 제2 PWM(840)가 사용된다.
도 8에서, 한 쌍의 아날로그 차동 신호들(ENV, -ENV)이 엔벨롭 신호로서 이용된다. 상기 차동 신호들(ENV, -ENV)은 도 9와 같이 서로 180도 위상 차이를 가지는 신호들이다. 상기 제1 PWM(830)은 상기 한 쌍의 아날로그 차동 신호 중 제1 아날로그 신호(ENV1)로부터 제1 펄스폭 변조된 신호(P1)를 생성한다. 상기 제2 PWM(840)은 상기 한 쌍의 아날로그 차동 신호 중 제2 아날로그 신호(ENV2)로부터 제2 펄스폭 변조된 신호(P2)를 생성한다. 여기서, 펄스폭 변조는 소정 기준 신호와 입력 신호를 비교하는 다양한 방법을 통하여 이루어질 수 있다. 상기 신호들(ENV, -ENV)이 차동 신호이므로, 상기 제1 펄스폭 변조된 신호(P1)와 상기 제2 펄스폭 변조된 신호(P2)도 역시 서로 180도 위상 차이를 가지는 차동 신호로서 생성된다.
이와 같이 생성된 차동 펄스폭 변조된 신호들(P1, P2)는 상기 트랜스포머(TF)의 1차 코일의 두 단자로 입력된다. 상기 트랜스포머(TF)의 2차 코일의 제1 단자는 제2 전원(VDD)과 연결되고 상기 2차 코일의 제2 단자는 소정 변환된 신호(Vac)를 생성한다.
이에 따라 상기 트랜지스터(Q81)는 게이트를 통하여 상기 드라이버 스테이지(810)와 상기 바이어스 회로(820)의 동작에 따라 입력 고주파 신호(Pin)의 증폭 신호와 일정 DC 성분이 합산된 신호를 받고, 상기 트랜스포머(TF)에서 생성된 상기 변환된 신호(Vac)와 연결된 한 단자, 예를 들어, 드레인을 통하여 상기 게이트의 신호와 상기 변환된 신호(Vac)가 합성된 출력 신호를 생성한다. 상기 트랜지스터(Q81)의 드레인을 통한 상기 출력 신호는 상기 임피던스 매칭 회로(850)를 통하여 전력 증폭된 신호(Pout)로서 출력된다.
도 8에서는 상기 한 쌍의 차동 신호들(ENV, -ENV)에 따라 상기 트랜지스터(Q81)의 상기 출력 신호 또는 상기 전력 증폭된 신호(Pout)의 엔벨롭이 제어된다. 특히, 상기 전력 증폭기 회로(800)도 도 6에서와 마찬가지로 엔벨롭에 포함된DC성분의 누락없이 트랜스포머를 통과하게 만든다. 따라서 이 회로는 엔벨롭에 포함된DC성분이 누락되어서는 안되는 신호의 경우 중요하게 쓰일 수 있다. 즉, 상기 차동 펄스폭 변조된 신호들(P1, P2)이 상기 트랜스포머(TF)에 입력되어 상기 변환된 신호(Vac)가 생성될 때, 정반대 위상의 신호들이 합성됨으로써, 상기 한 쌍의 차동 신호들(ENV, -ENV)에 포함된 DC 성분이 함께 차동 펄스폭 변조된 신호(P1, P2)가 되어 트랜스포머를 통과함에 따라 DC성분의 누락없이 전력 증폭 트랜지스터의 드레인 단으로 출력되게 된다. 이와 같은 방식의 상기 전력 증폭기 회로(800)는 도 6에서 요구되는 엔벨롭 신호들(ENV1, ENV2) 생성을 위한 믹서들(710, 720)이나 증폭기 회로 쌍이 필요 없으므로 회로 사이즈를 대폭 줄일 수 있게 된다.
한편, 도 3 및 도 6에서와 마찬가지로, 상기 전력 증폭기 회로(800)의 성능을 더욱 높이기 위하여 상기 드라이버 스테이지(810)의 증폭기들(AMP1, AMP2) 및 상기 트랜지스터(Q81)에 DC 성분을 공급하는 상기 바이어스 회로(820)는 상기 트랜 스포머(TF)와 실질적으로 동일한 동작을 수행하는 제2 트랜스포머(미도시)를 포함할 수 있다.
상기 제2트랜스포머(미도시)는 상기 바이어스 회로(820)에서 생성되는 DC 성분과 상기 트랜지스터(Q81)의 게이트 사이에 구비될 수 있다. 상기 제2 트랜스포머(미도시)는 상기 차동 펄스폭 변조된 신호들(P1, P2)을 받아 제2 변환된 신호를 생성한다.
이에 따라 도 9의 920과 같이, 상기 입력 고주파 신호(Pin)가 상기 드라이버 스테이지(810)의 증폭기들(AMP1, AMP2)에서 증폭된 신호와 상기 바이어스 회로(820)에서 생성되는 DC 성분이 합산된 신호(Vdc + Vac)에 상기 제2 트랜스포머(미도시)의 상기 제2 변환된 신호가 합성된 신호가 상기 트랜지스터(Q81)의 게이트에 인가될 수 있다. 이와 같은 경우는, 910과 같은 DC 성분의 값(Vdc) 만이 상기 드라이버 스테이지(810)의 출력 신호와 합산되어 상기 트랜지스터(Q81)의 게이트에 인가되는 경우보다, 상기 전력 증폭기 회로(800)를 좀더 정확하게 엔벨롭 변조 시키고 전력 효율을 더욱 개선할 수 있게 된다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명에 따른 전력 증폭기 회로 및 방법에서는, 액티브 소자보다 저항이 작고 선형성이 좋은 트랜스포머를 이용하여 고주파 신호에 대한 엔벨롭 변조를 수행하여 전력 증폭된 신호를 생성하므로, 전력 손실을 줄이고 신호 왜곡을 개선할 수 있다. 이에 따라, 고속 무선 통신을 위한 휴대 폰, DMB 폰, PDA 등이나 유비쿼터스 시스템의 송신기에 적용되어 시스템의 성능을 높일 수 있다.

Claims (19)

  1. 제1 신호를 받아 변환된 신호를 생성하는 트랜스포머; 및
    일정 DC 성분을 가지는 제2 신호를 받고, 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 트랜지스터
    를 포함하고,
    상기 제1 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 하는 전력 증폭기 회로.
  2. 제1항에 있어서, 상기 트랜스포머는,
    1차 코일의 두 단자 각각이 제1 전원과 상기 제1 신호를 받고, 2차 코일의 제1 단자는 제2 전원과 연결되고 상기 2차 코일의 제2 단자는 상기 변환된 신호를 생성하는 것을 특징으로 하는 전력 증폭기 회로.
  3. 제2항에 있어서, 상기 트랜지스터는,
    게이트가 상기 제2 신호를 받고, 드레인/소스 중 제1 단자가 상기 변환된 신호에 연결되고, 상기 드레인/소스 중 제2 단자는 상기 제1 전원에 연결되며, 상기 드레인/소스 중 제1 단자를 통하여 상기 출력 신호를 생성하는 것을 특징으로 하는 전력 증폭기 회로.
  4. 제1항에 있어서,
    입력 아날로그 신호를 로우 패스 필터링하고 증폭하여 상기 제1 신호를 생성하는 엔벨롭 셰이퍼
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  5. 제1항에 있어서,
    소정 전원으로부터 적어도 하나의 DC 성분을 생성하는 바이어스 회로; 및
    상기 적어도 하나의 DC 성분에 의하여 바이어스 받는 적어도 하나의 증폭기를 이용하여 입력 아날로그 신호로부터 상기 제2 신호를 생성하는 드라이버 스테이지
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  6. 제5항에 있어서, 상기 바이어스 회로는,
    상기 제1 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머
    를 포함하고,
    상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호인 것을 특징으로 하는 전력 증폭기 회로.
  7. 제1항에 있어서,
    상기 출력 신호에 연결된 임피던스 매칭 회로
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  8. 제1 신호를 받아 제1 변환된 신호를 생성하는 제1 트랜스포머;
    일정 DC 성분을 가지는 제2 신호를 받고, 상기 제1 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 제1 변환된 신호가 합성된 제1 출력 신호를 생성하는 제1 트랜지스터;
    제3 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머;
    상기 일정 DC 성분을 가지는 제4 신호를 받고, 상기 제2 변환된 신호와 연결된 한 단자를 통하여 상기 제4 신호와 상기 제2 변환된 신호가 합성된 제2 출력 신호를 생성하는 제2 트랜지스터
    를 포함하고,
    상기 제1 출력 신호와 상기 제2 출력 신호가 합성된 신호를 생성하는 것을 특징으로 하는 전력 증폭기 회로.
  9. 제8항에 있어서,
    상기 제1 신호와 상기 제3 신호의 위상 차이는 90도이고, 상기 제2 신호와 상기 제4 신호의 위상 차이는 270도인 것을 특징으로 하는 전력 증폭기 회로.
  10. 제8항에 있어서,
    상기 제1 신호를 받아 제3 변환된 신호를 생성하는 제3 트랜스포머; 및
    상기 제3 신호를 받아 제4 변환된 신호를 생성하는 제4 트랜스포머
    를 더 포함하고,
    상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호이고,
    상기 제4 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제4 변환된 신호가 합성된 신호인 것을 특징으로 하는 전력 증폭기 회로.
  11. 한 쌍의 차동 신호를 받아 변환된 신호를 생성하는 트랜스포머; 및
    일정 DC 성분을 가지는 제2 신호를 받고, 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 트랜지스터
    를 포함하고,
    상기 한 쌍의 차동 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 하는 전력 증폭기 회로.
  12. 제11항에 있어서, 상기 트랜스포머는,
    1차 코일의 두 단자 각각이 서로 180도 위상 차이를 가지는 제1 차동 신호와 제2 차동 신호를 받고, 2차 코일의 제1 단자는 제2 전원과 연결되고 상기 2차 코일의 제2 단자는 상기 변환된 신호를 생성하는 것을 특징으로 하는 전력 증폭기 회 로.
  13. 제12항에 있어서,
    한 쌍의 아날로그 차동 신호 중 제1 아날로그 신호로부터 상기 제1 차동 신호를 생성하는 제1 펄스폭 변조기; 및
    상기 한 쌍의 아날로그 차동 신호 중 제2 아날로그 신호로부터 상기 제2 차동 신호를 생성하는 제2 펄스폭 변조기
    를 더 포함하는 것을 특징으로 하는 전력 증폭기 회로.
  14. 제11항에 있어서,
    상기 한 쌍의 차동 신호를 받아 제2 변환된 신호를 생성하는 제2 트랜스포머
    를 더 포함하고,
    상기 제2 신호는 상기 일정 DC 성분을 가지는 아날로그 신호에 상기 제2 변환된 신호가 합성된 신호인 것을 특징으로 하는 전력 증폭기 회로.
  15. 제1항, 제8항 및 제11항 중 어느 한 항에 있어서,
    상기 트랜지스터는 N 채널 MOSFET인 것을 특징으로 하는 전력 증폭기 회로.
  16. 제1항, 제8항 및 제11항 중 어느 한 항에 있어서,
    상기 전력 증폭기 회로는 무선 통신 시스템의 송신기에 이용되는 것을 특징 으로 하는 전력 증폭기 회로.
  17. 트랜스포머를 이용하여 제1 신호를 받아 변환된 신호를 생성하는 단계;
    트랜지스터에서 일정 DC 성분을 가지는 제2 신호를 받는 단계; 및
    상기 트랜지스터에서 상기 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 단계
    를 포함하고,
    상기 제1 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 하는 신호 증폭 방법.
  18. 제1 트랜스포머를 이용하여 제1 신호를 받아 제1 변환된 신호를 생성하는 단계;
    제1 트랜지스터에서 일정 DC 성분을 가지는 제2 신호를 받는 단계;
    상기 제1 트랜지스터에서 상기 제1 변환된 신호와 연결된 한 단자를 통하여 상기 제2 신호와 상기 제1 변환된 신호가 합성된 제1 출력 신호를 생성하는 단계;
    제2 트랜스포머를 이용하여 제3 신호를 받아 제2 변환된 신호를 생성하는 단계;
    제2 트랜지스터에서 상기 일정 DC 성분을 가지는 제4 신호를 받는 단계;
    상기 제2 트랜지스터에서 상기 제2 변환된 신호와 연결된 한 단자를 통하여 상기 제3 신호와 상기 제2 변환된 신호가 합성된 제2 출력 신호를 생성하는 단계; 및
    상기 제1 출력 신호와 상기 제2 출력 신호가 합성된 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 신호 증폭 방법.
  19. 한 쌍의 아날로그 차동 신호인 제1 아날로그 신호 및 제2 아날로그를 수신하는 단계;
    상기 제1 아날로그 신호로부터 상기 제1 펄스폭 변조된 신호를 생성하는 단계;
    상기 제2 아날로그 신호로부터 상기 제2 펄스폭 변조된 신호를 생성하는 단계;
    트랜스포머의 1차 코일을 통하여 상기 제1 펄스폭 변조된 신호 및 상기 제2 펄스폭 변조된 신호를 받아 상기 트랜스포머의 2차 코일로부터 한 변환된 신호를 생성하는 단계;
    트랜지스터에서 일정 DC 성분을 가지는 신호를 받는 단계; 및
    상기 트랜지스터에서 상기 변환된 신호와 연결된 한 단자를 통하여 상기 일정 DC 성분을 가지는 신호와 상기 변환된 신호가 합성된 출력 신호를 생성하는 단계
    를 포함하고,
    상기 한 쌍의 아날로그 차동 신호에 따라 상기 출력 신호의 엔벨롭이 제어되는 것을 특징으로 하는 신호 증폭 방법.
KR1020060063909A 2006-07-07 2006-07-07 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법 KR100757371B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060063909A KR100757371B1 (ko) 2006-07-07 2006-07-07 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법
US11/703,194 US7616053B2 (en) 2006-07-07 2007-02-07 Power amplifier circuit and method for envelope modulation of high frequency signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063909A KR100757371B1 (ko) 2006-07-07 2006-07-07 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법

Publications (1)

Publication Number Publication Date
KR100757371B1 true KR100757371B1 (ko) 2007-09-11

Family

ID=38737275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063909A KR100757371B1 (ko) 2006-07-07 2006-07-07 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법

Country Status (2)

Country Link
US (1) US7616053B2 (ko)
KR (1) KR100757371B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US8643326B2 (en) * 2008-09-27 2014-02-04 Witricity Corporation Tunable wireless energy transfer systems
KR101094359B1 (ko) 2008-11-27 2011-12-15 한국전자통신연구원 초고주파 증폭기 및 그것을 위한 바이어스 회로
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US9030256B2 (en) * 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US8913967B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Feedback based buck timing of a direct current (DC)-DC converter
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US8983407B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
CN103650313B (zh) * 2011-05-05 2018-09-21 北极砂技术有限公司 具有模块化的级的dc-dc转换器
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
WO2017007991A1 (en) 2015-07-08 2017-01-12 Arctic Sand Technologies, Inc. Switched-capacitor power converters
US10700643B2 (en) * 2017-09-22 2020-06-30 Qualcomm Incorporated Envelope-shaped bias for power amplifier
US10673385B2 (en) * 2017-11-08 2020-06-02 Mediatek Inc. Supply modulator, modulated power supply circuit, and associated control method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002456U (ko) * 1998-07-07 2000-02-07 이형도 반사전력 최소화를 위한 휴대폰의 송신회로
KR20020000106A (ko) * 2000-06-21 2002-01-04 포만 제프리 엘 개선된 선형도를 갖는 증폭기
KR20020064769A (ko) * 2000-06-30 2002-08-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 출력 트랜스포머를 갖는 증폭기
JP2003230021A (ja) 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 垂直偏向回路および映像表示装置
KR20040095828A (ko) * 2003-04-28 2004-11-16 엘지전자 주식회사 무선주파수 증폭기의 효율 향상 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3457520A (en) * 1966-08-01 1969-07-22 Xerox Corp Field effect transistor buffer amplifier
US3879688A (en) * 1972-06-21 1975-04-22 Yutaka Hayashi Method for gain control of field-effect transistor
DE2833266A1 (de) * 1977-08-01 1979-03-01 Pioneer Electronic Corp Automatische verstaerkungssteuerschaltung
US4774477A (en) * 1987-03-18 1988-09-27 Rockwell International Corporation Power amplifier having low intermodulation distortion
JPH09130159A (ja) 1995-10-30 1997-05-16 Fujitsu Ten Ltd 電力増幅器
US6549071B1 (en) * 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
JP2003046345A (ja) 2001-07-27 2003-02-14 Sony Corp パワーアンプ装置
US6603352B2 (en) * 2001-12-03 2003-08-05 Icefyre Semiconductor Corporation Switched-mode power amplifier integrally performing power combining
US6614307B1 (en) * 2002-08-02 2003-09-02 Motorola, Inc. Hybrid structure for distributed power amplifiers
JP2005143079A (ja) * 2003-10-14 2005-06-02 Matsushita Electric Ind Co Ltd 高周波電力増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000002456U (ko) * 1998-07-07 2000-02-07 이형도 반사전력 최소화를 위한 휴대폰의 송신회로
KR20020000106A (ko) * 2000-06-21 2002-01-04 포만 제프리 엘 개선된 선형도를 갖는 증폭기
KR20020064769A (ko) * 2000-06-30 2002-08-09 코닌클리케 필립스 일렉트로닉스 엔.브이. 출력 트랜스포머를 갖는 증폭기
JP2003230021A (ja) 2002-02-01 2003-08-15 Matsushita Electric Ind Co Ltd 垂直偏向回路および映像表示装置
KR20040095828A (ko) * 2003-04-28 2004-11-16 엘지전자 주식회사 무선주파수 증폭기의 효율 향상 회로

Also Published As

Publication number Publication date
US20080008273A1 (en) 2008-01-10
US7616053B2 (en) 2009-11-10

Similar Documents

Publication Publication Date Title
KR100757371B1 (ko) 고주파 신호의 엔벨롭 변조를 위한 전력 증폭기 회로 및방법
KR100813660B1 (ko) 고주파 신호의 피크 엔벨롭 변조를 위한 전력 증폭기 회로
US8274336B1 (en) Saturated power amplifier system
CN101764582B (zh) 用于功率放大器的自混合自适应偏置电路的系统和方法
US7728662B2 (en) Saturated power amplifier with selectable and variable output power levels
US7839217B2 (en) High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same
Wongkomet et al. A $+ $31.5 dBm CMOS RF Doherty power amplifier for wireless communications
JP2007036973A (ja) 電力増幅器および通信装置
US9118282B2 (en) Power amplifier and amplification method thereof
JP2006094076A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
JP5158425B2 (ja) Ｒｆ電力増幅装置
US20130207721A1 (en) Envelope Tracking Amplifier
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
US7525388B2 (en) Bias circuits and signal amplifier circuits
KR20190079892A (ko) 발룬을 포함하는 고주파 신호 증폭기
Kim et al. A quasi-Doherty SOI CMOS power amplifier with folded combining transformer
US20150048887A1 (en) Amplifier circuit
WO2021161721A1 (ja) 電力増幅回路、高周波回路及び通信装置
KR100875201B1 (ko) 진폭 변조를 위한 캐스코드 구조의 전력 증폭기
JP2010283556A (ja) 高周波増幅器及びそれを用いた高周波モジュール
KR20090084843A (ko) 왜곡 성분을 상쇄하는 이산 증폭기
KR100799227B1 (ko) 진폭 변조를 위한 캐스코드 구조의 전력 증폭기
GB2436653A (en) Distortion compensation
US11831279B2 (en) Millimeter-wave power amplifier
JP2010213141A (ja) 利得可変増幅器およびそれを用いた通信機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 13