JP2018121137A - 乗算器 - Google Patents

Abstract

【課題】ダイナミックレンジを向上すること。【解決手段】ギルバートセル型の乗算器１００は、下側差動回路１４０に２組の上側差動回路１１０，１２０が縦積みされる。上側差動回路の第１乃至第４LO用トランジスタ１１１，１１２，１２１，１２２のエミッタと各接続ノードとの間には、ノイズ抑制用帰還抵抗１１３，１１４，１２３，１２４がそれぞれ接続される。下側差動回路１４０の第１、第２RF用トランジスタ１４１，１７１のエミッタとグランドとの間にはエミッタ電流／電圧変換用検出抵抗１４２，１７２がそれぞれ接続される。ベース電圧発生回路１５９，１８９は、検出抵抗による検出電圧と、第１、第２RF端子から入力された入力電圧とに従って第１、第２RF用トランジスタのベース電圧を発生する。【選択図】 図１

Description

本発明は、乗算器に関する。

携帯電話やスマートフォン、モバイルルータといった、モバイル端末による無線通信による通信量は、端末装置の高機能化や、動画像ファイルや楽曲ファイル等の配信コンテンツの充実などが進み、年々増加し続けている。そういった需要に対応するために、無線通信技術の開発も進んでいる。現在は、第４世代（４Ｇ）の通信規格に対応した種々の端末装置や基地局設備の普及が進み、一般に広く利用されている。

上記のような無線通信端末装置においてアンテナによって送受信する信号は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号と呼ばれる、高い周波数を持つ信号である。受信したＲＦ信号は、乗算器により、ローカル発振器から出力されたローカル信号と乗算され、通信によってやり取りする情報そのものを含むベースバンド信号へと変換される。アンテナにより受信されるRF信号には、所望信号の成分と妨害信号の成分とが含まれ、これら信号の信号強度は周囲環境等で変動する。ダイナミックレンジが狭い乗算器に、妨害信号の信号強度に対して所望信号の信号強度が低いRF信号を入力した場合、信号強度の低い所望信号が乗算器のノイズフロアにうもれてしまう。

特開平５−１０２７３７号公報

目的は、ダイナミックレンジを拡大した乗算器を提供することにある。

本発明の一実施形態に係る乗算器は、下側差動回路に２組の上側差動回路が縦積みされてなり、前記２組の上側差動回路の一方はエミッタ同士が共通接続された第１、第２LO用トランジスタを備え、他方はエミッタ同士が共通接続された第３、第４LO用トランジスタを備え、前記第１、第４トランジスタのベースはローカル信号が正相で入力される第１LO端子に共通接続され、前記第２、第３LO用トランジスタのベースは前記ローカル信号が逆相で入力される第２LO端子に共通接続され、前記下側差動回路はコレクタが前記第１、第２LO用トランジスタのエミッタ同士の接続ノードに接続され、ベースがRF信号が正相で入力される第1RF端子に接続され、エミッタがグランドに接続される第１RF用トランジスタと、コレクタが前記第３、第４LO用トランジスタのエミッタ同士の接続ノードに接続され、ベースが前記RF信号が逆相で入力される第２RF端子に接続され、エミッタが前記グランドに接続される第２RF用トランジスタとを備えるギルバートセル型の乗算器である。前記第１、第２、第３、第４LO用トランジスタのエミッタと各接続ノードとの間には、前記第１、第２、第３、第４LO用トランジスタで発生するノイズ電流の影響を抑制するための第１、第２、第３、第４帰還抵抗がそれぞれ接続され、前記第１RF用トランジスタのエミッタと前記グランドとの間には、前記第１RF用トランジスタのエミッタに流れる電流を電圧に変換する第１検出抵抗が接続され、前記第２RF用トランジスタのエミッタと前記グランドとの間には、前記第２RF用トランジスタのエミッタに流れる電流を電圧に変換する第２検出抵抗が接続され、前記第１RF用トランジスタのベースと前記第１RF端子との間には、前記第１RF端子から入力された第１入力電圧と前記第１検出抵抗で検出された第１検出電圧とに基づいて、前記第１RF用トランジスタのベース電圧を発生する第１ベース電圧発生回路が接続され、前記第２RF用トランジスタのベースと前記第２RF端子との間には、前記第２RF端子から入力された第２入力電圧と前記第２検出抵抗で検出された第２検出電圧とに基づいて、前記第２RF用トランジスタのベース電圧を発生する第２ベース電圧発生回路が接続される。前記第１、第２ベース電圧発生回路は、前記第１、第２検出電圧が前記第１、第２入力電圧に対して線形性を示すように、典型的には一致するように、前記第１、第２RF用トランジスタのベース電圧を調整することを特徴とする。

本発明の一実施形態に係る乗算器は、下側差動回路に２組の上側差動回路が縦積みされてなり、前記２組の上側差動回路の一方は対を成す第１、第２トランジスタを備え、前記第１、第２トランジスタのエミッタは第１ノードで共通接続され、前記２組の上側差動回路の他方は対を成す第３、第４トランジスタを備え、前記第３、第４トランジスタのエミッタは第２ノードで共通接続され、前記第１、第４トランジスタのベースには局部発振信号が正相で入力され、前記第２、第３トランジスタのベースには前記局部発振信号が逆相で入力され、前記下側差動回路は対を成す第５、第６トランジスタを有し、前記第５トランジスタのコレクタには前記第１ノードに接続され、ベースには受信信号が正相で入力され、エミッタはグランドに接続され、前記第６トランジスタのコレクタには前記第２ノードに接続され、ベースには前記受信信号が逆相で入力され、エミッタはグランドに接続されるギルバートセル型の乗算器である。前記第１トランジスタのエミッタと前記第１ノードとの間には、前記第１トランジスタで発生するノイズ電流の影響を抑制するための第１抵抗が介在され、前記第２トランジスタのエミッタと前記第１ノードとの間には、前記第２トランジスタで発生するノイズ電流の影響を抑制するための第２抵抗が介在され、前記第３トランジスタのエミッタと前記第２ノードとの間には、前記第３トランジスタで発生するノイズ電流の影響を抑制するための第３抵抗が介在され、前記第４トランジスタのエミッタと前記第２ノードとの間には、前記第４トランジスタで発生するノイズ電流の影響を抑制するための第４抵抗が介在され、前記第５トランジスタのエミッタと前記グランドとの間には、前記第５トランジスタのエミッタ電流を電圧として検出する第１検出抵抗が介在され、前記第６トランジスタのエミッタと前記グランドとの間には、前記第６トランジスタのエミッタ電流を電圧として検出する第２検出抵抗が介在され、前記第５トランジスタのベースには第１ベース電圧発生回路で発生された第１ベース電圧が印加され、前記第１ベース電圧発生回路は、前記第１検出抵抗で検出された第１検出電圧が前記受信信号の電圧又はそれに応じた電圧に対して線形性を示すように前記第１ベース電圧を発生し、前記第６トランジスタのベースには第２ベース電圧発生回路で発生された第２ベース電圧が印加され、前記第２ベース電圧発生回路は、前記第２検出抵抗で検出された第２検出電圧が前記逆相の受信信号の電圧又はそれに応じた電圧に対して線形性を示すように前記第２ベース電圧を発生することを特徴とする。

図１は、本発明の一実施形態に係る乗算器の一例を示す等価回路図である。 図２は、図１の下側差動回路を示す図である。 図３は、図１の下側差動回路の入出力特性を示すグラフである。 図４は、図１の上側差動回路を示す図である。 図５は、本実施形態に係る乗算器を備えるＲＦ回路の一例を示すブロック図である。

以下、図面を参照しながら本実施形態に係る乗算器を説明する。以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図１は、本発明の一実施形態に係る乗算器１００の等価回路図である。本実施形態に係る乗算器１００は、下側差動回路１４０に２組の上側差動回路１１０，１２０が縦積みされているギルバートセル型の乗算器である。本実施形態に係る乗算器１００は典型的にはRF受信回路に使用される。ＲＦ受信回路において、乗算器１００は、アンテナで受信した高周波の受信信号(以下、RF信号と称す)をローカル発振器(局部発振器)から出力された単一周波数の正弦波を示すローカル信号(局部発振信号)によりベースバンド信号に変換する。具体的には、下側差動回路１４０は入力されたRF信号を変換電流に変換する。変換電流は上側差動回路１１０，１２０に供給される。上側差動回路１１０，１２０は、入力されたローカル信号により変換電流を振幅変調し、変調電流を発生する。発生された変調電流は負荷抵抗１３１，１３２により電圧に変換され、出力端子１３７，１３８から差動出力される。

ローカル信号は、ローカル発振器から供給される単一周波数の正弦波であるため、ローカル信号が入力される上側差動回路１１０，１２０には、広いダイナミックレンジは要求されない。一方、アンテナで受信するRF信号には所望信号だけではなく、妨害信号も含まれ、これら信号の信号強度は周辺環境等により変化する。例えば、ＲＦ信号に含まれる所望信号の信号強度が弱く、妨害信号の信号強度が強い場合がある。そのため、下側差動回路１４０には、妨害信号が支配的なＲＦ信号に含まれる弱い所望信号も扱えるように、広いダイナミックレンジが要求される。

本実施形態に係る乗算器１００は、RF信号が入力される下側差動回路１４０のダイナミックレンジを広げるために、下側差動回路１４０を構成する第１、第２RF用トランジスタ１４１，１７１のエミッタに検出抵抗１４２，１７２をそれぞれ挿入し、第１、第２RF用トランジスタ１４１，１７１のベースと第１、第２RF用端子１３５，１３６との間にベース電圧発生回路１５９，１８９をそれぞれ接続する。また、下側差動回路１４０の増幅率の低下に伴って、下側差動回路１４０で発生された変換電流に対して、上側差動回路１１０，１２０を構成する第１、第２、第３、第４LO用トランジスタ１１１，１１２，１２１，１２２で発生するノイズの影響が無視できないものとなる。そのため、上側差動回路１１０，１２０を構成する第１、第２、第３、第４LO用トランジスタ１１１，１１２，１２１，１２２のエミッタと各接続ノードとの間にそれぞれ帰還抵抗（エミッタ抵抗）１１３，１１４，１２３，１２４を挿入し、帰還作用により、ノイズの影響を抑制する。

（上側差動回路１１０の回路構成）
第１上側差動回路１１０は、差動対を構成する第１、第２LO用トランジスタ１１１，１１２を有する。同様に、第２上側差動回路１２０は、差動対を構成する第３、第４LO用トランジスタ１２１，１２２を有する。第１、第２、第３、第４LO用トランジスタ１１１，１１２，１２１，１２２は、典型的にはｎｐｎ型のバイポーラトランジスタである。

第１、第２LO用トランジスタ１１１，１１２のエミッタ同士は共通接続され、その接続ノードは後述の下側差動回路１４０を構成する第１RF用トランジスタ１４１のコレクタに接続される。第３、第４LO用トランジスタ１２１，１２２のエミッタ同士は共通接続され、その接続ノードは後述の下側差動回路１４０を構成する第２RF用トランジスタ１７１のコレクタに接続される。第１、第２LO用トランジスタ１１１，１２１のそれぞれのエミッタと第１、第２LO用トランジスタ１１１，１１２のエミッタ同士の接続ノードとの間に第１、第２帰還抵抗１１３，１１４が接続される。同様に、第３、第４LO用トランジスタ１２１，１２２のそれぞれのエミッタと第３、第４LO用トランジスタ１２１，１２２のエミッタ同士の接続ノードとの間に第３、第４帰還抵抗１２３，１２４が接続される。

第１、第４LO用トランジスタ１１１，１２２のベース同士は共通接続され、その接続ノードは第１LO用端子１３３に接続される。この第１LO用端子１３３を介して、第１、第４LO用トランジスタ１１１，１２２のベースにローカル信号が正相で入力される。第２、第３LO用トランジスタ１１２，１２１のベース同士は共通接続され、その接続ノードは第２LO用端子１３４に接続される。この第２LO用端子１３４を介して、第２、第３LO用トランジスタ１１２，１２１のベースにローカル信号が逆相で入力される。

第１、第３LO用トランジスタ１１１，１２１のコレクタ同士は共通接続され、その接続ノードは負荷抵抗１３１を介して電源端子１３９に接続される。第２、第４LO用トランジスタ１１２，１２２のコレクタ同士は共通接続され、その接続ノードは負荷抵抗１３２を介して電源端子１３９に接続される。これら接続ノードは出力端子１３７，１３８にそれぞれ接続される。

（下側差動回路１４０の回路構成）
下側差動回路１４０は、差動対を構成する第１、第２RF用トランジスタ１４１，１７１を有する。第１、第２RF用トランジスタ１４１，１７１は、典型的にはｎｐｎ型のバイポーラトランジスタである。第１RF用トランジスタ１４１は、そのコレクタが第１、第２LO用トランジスタ１１１，１１２のエミッタ同士の接続ノードに接続され、エミッタがグランドに接続され、ベースが第１RF用端子１３５に接続される。この第１RF用端子１３５を介して、第１RF用トランジスタ１４１のベースにはRF信号が正相で入力される。同様に、第２RF用トランジスタ１７１は、そのコレクタが第３、第４LO用トランジスタ１２１，１２２のエミッタ同士の接続ノードに接続され、エミッタがグランドに接続され、ベースが第２RF用端子１３６に接続される。この第２RF用端子１３６を介して、第２RF用トランジスタ１７１のベースにRF信号が逆相で入力される。

第１RF用トランジスタ１４１のエミッタとグランドとの間には、第１RF用トランジスタ１４１のエミッタに流れる電流を電圧に変換する検出抵抗１４２が介在される。第１RF用トランジスタ１４１のベースと第１RF用端子１３５との間にはベース電圧発生回路１５９が介在される。ベース電圧発生回路１５９は、第１RF用端子１３５から入力された入力電圧から第１RF用トランジスタ１４１のベース電圧を発生するとともに、検出抵抗１４２で検出された検出電圧が第１RF用端子１３５から入力された入力電圧に対して線形性を示すように、典型的には一致するように、そのベース電圧を調整する。

同様に、第２RF用トランジスタ１７１のエミッタとグランドとの間には、第２RF用トランジスタ１７１のエミッタに流れる電流を電圧に変換する検出抵抗１７２が介在される。第２RF用トランジスタ１７１のベースと第２RF用端子１３６との間にはベース電圧発生回路１８９が介在される。ベース電圧発生回路１８９は、第２RF用端子１３６から入力された入力電圧から第２RF用トランジスタ１７１のベース電圧を発生するとともに、検出抵抗１７２で検出された検出電圧が第２RF用端子１３６から入力された入力電圧に対して線形性を示すように、典型的には一致するように、そのベース電圧を調整する。

（ベース電圧発生回路１５９の回路構成）
以下、ベース電圧発生回路１５９の構成について説明する。ベース電圧発生回路１５９は、入力電圧に対する検出電圧の電圧差に応じた出力電圧を出力する差動増幅回路と、差動増幅回路から出力された電圧を増幅し、第１RF用トランジスタ１４１のベースに出力する電圧増幅回路とを備える。

差動増幅回路は、差動対を構成する第１、第２差動用トランジスタ１４３，１４４を有する。第１、第２差動用トランジスタ１４３，１４４は、典型的にはｐｎｐ型のバイポーラトランジスタである。第１、第２差動用トランジスタ１４３，１４４のエミッタ同士は共通接続され、その接続ノードに定電流回路が接続される。

定電流回路は、第１、第２差動用トランジスタ１４３，１４４のエミッタに所定の電流を供給する。定電流回路は定電流回路用トランジスタ１５０を有する。トランジスタ１５０は典型的にはｐｎｐ型のバイポーラトランジスタである。トランジスタ１５０は、そのコレクタが第１、第２差動用トランジスタ１４３，１４４のエミッタ同士の接続ノードに接続され、エミッタが抵抗１５１，１５６を介して電源端子１３９に接続され、ベースがダイオード１５２，１５３と電流制限用の抵抗１５４とを介して電源端子１３９に接続される。ダイオード１５２の順方向電圧はトランジスタ１５０のベース―エミッタ間の電圧を補償する。これにより、例えばトランジスタ１５０にはダイオード１５３の順方向電圧を抵抗１５１で除算した値のコレクタ電流が流れる。このように、定電流回路は、抵抗１５１の抵抗値で決まる電流を第１、第２差動用トランジスタ１４３，１４４のエミッタに供給する。

抵抗１５１と抵抗１５６との間の接続ノードからグランドに向かって、分圧抵抗１５７，１５８が直列に配列されている。第１差動用トランジスタ１４３のベースは分圧抵抗１５７と分圧抵抗１５８との間の接続ノードに接続され、これにより、第１差動用トランジスタ１４３のベースには、抵抗１５８の両端電圧がバイアス電圧として印加される。したがって、第１差動用トランジスタ１４３のベースには、第１RF用端子１３５から入力された信号電圧にバイアス電圧を加算した電圧（以下、入力電圧と称す）が入力される。

第２差動用トランジスタ１４４のベースは、電流制限抵抗１５５を介して検出抵抗１４２と第１RF用トランジスタ１４１のエミッタとの間の接続ノードに接続される。これにより、第２差動用トランジスタ１４４のベースには検出抵抗１４２で検出された電圧（以下、検出電圧と称す）が入力される。

第１、第２差動用トランジスタ１４３，１４４のコレクタは負荷抵抗１４５，１４６を介してグランドにそれぞれ接続される。この負荷抵抗１４５と第１差動用トランジスタ１４３のコレクタとの間の接続ノードに電圧増幅回路が接続される。

電圧増幅回路は電圧増幅用のトランジスタ１４７を有する。トランジスタ１４７のベースが負荷抵抗１４５と第１差動用トランジスタ１４３のコレクタとの間の接続ノードに接続され、エミッタがグランドに接続され、コレクタが負荷抵抗１４９を介して電源端子１３９に接続される。この電圧増幅用トランジスタ１４７のコレクタと負荷抵抗１４９との間の接続ノードに第１RF用トランジスタ１４１のベースが接続される。トランジスタ１４７は、抵抗１４５の両端電圧を増幅し、増幅した電圧は第１RF用トランジスタ１４１のベースに印加される。また、トランジスタ１４７のベース―コレクタ間には位相補償用のコンデンサ１４８が接続される。

なお、上記の説明では、第１RF用トランジスタ１４１のベースと第１RF用端子１３５との間に接続されるベース電圧発生回路１５９について説明したが、第２RF用トランジスタ１７１のベースと第２RF用端子１３６との間に接続されるベース電圧発生回路１８９は、ベース電圧発生回路１８９と同様の構成、機能を備える。

（下側差動回路１４０の動作説明）
下側差動回路１４０のベース電圧発生回路１５９は以下のように動作する。
図２に示すように、検出抵抗１４２により検出された検出電圧V2が第２差動用トランジスタ１４４のベースに入力される。一方、第１RF用端子１３５を介して入力された入力電圧V1が第１差動用トランジスタ１４３のベースに入力される。定電流回路から供給される電流Itotalは、入力電圧V1と検出電圧V2との比率に応じて、第１、第２差動用トランジスタ１４３，１４４にそれぞれ振り分けられる。

例えば、検出電圧V2が入力電圧V1と同一であるとき、第１、第２差動用トランジスタ１４３，１４４のそれぞれのエミッタ電流I1、I2は互いに等価であり、その電流値は定電流回路が供給する電流Itotalの1/2である。以下、検出電圧V2が入力電圧V1と同一であるときの、第１、第２差動用トランジスタ１４３，１４４のエミッタ電流I1、I2をそれぞれ基準エミッタ電流I10、I20、第２差動用トランジスタ１４３側の負荷抵抗１４５の両端電圧（電圧増幅用トランジスタ１４７の基準ベース電圧）V3を基準負荷電圧V30、電圧増幅用トランジスタ１４７のコレクタ電流I3を基準コレクタ電流I30、第１RF用トランジスタ１４１のベース電圧V4を基準ベース電圧V40と記述する。

検出電圧V2が入力電圧V1よりも大きいとき、第１差動用トランジスタ１４３のエミッタ電流I1は、第２差動用トランジスタ１４４のエミッタ電流I2よりも大きく、その値は定電流回路が供給する電流Itotalの1/2よりも大きい。このとき、第１差動用トランジスタ１４３側の負荷抵抗１４５の両端電圧V3は基準負荷電圧V30よりも高く、電圧増幅用トランジスタ１４７のコレクタ電流I3は基準コレクタ電流I30よりも大きい。これにより、第１RF用トランジスタ１４１のベースには、基準ベース電圧V40よりも低いベース電圧V4が印加され、第１RF用トランジスタ１４１のエミッタ電流I0は低下し、検出抵抗１４２で検出される検出電圧V2が低下する。

検出電圧V2が入力電圧V1よりも小さいとき、第１差動用トランジスタ１４３のエミッタ電流I1は、第２差動用トランジスタ１４４のエミッタ電流I2よりも小さく、その値は定電流回路が供給する電流Itotalの1/2よりも小さい。このとき、第１差動用トランジスタ１４３側の負荷抵抗１４５の両端電圧V3は基準負荷電圧V30よりも低く、電圧増幅用トランジスタ１４７のコレクタ電流I3は基準コレクタ電流I30よりも小さい。これにより、第１RF用トランジスタ１４１のベースには、基準ベース電圧V40よりも高いベース電圧V4が印加され、第１RF用トランジスタ１４１のエミッタ電流I0は増加し、検出抵抗１４２で検出される検出電圧V2が増加する。

このように、ベース電圧発生回路１５９は、検出抵抗１４２で検出した検出電圧V2が入力電圧V1に一致するように、検出電圧V2が入力電圧V1よりも大きければ、検出電圧V2が下がるように、つまりコレクタ電流I0が減少するように、第１RF用トランジスタ１４１のベース電圧を調整し、検出電圧V2が入力電圧V1よりも小さければ、検出電圧V2が上がるように、つまりコレクタ電流I0が増加するように、第１RF用トランジスタ１４１のベース電圧を調整する。このような負帰還作用により、第１、第２差動用トランジスタ１４３，１４４のそれぞれのエミッタ電流I1、I2は定電流回路が供給する電流Itotalの1/2に維持され、検出電圧V2は入力電圧V1に一致される。このとき、第１RF用トランジスタ１４１のエミッタ電流I0は、入力電圧V1（=検出電圧V2）を検出抵抗１４２で除算した値とを乗算した値で表せる。換言すると、ベース電圧発生回路１５９により、第１RF用トランジスタ１４１のベース電圧は、エミッタ電流I0が入力電圧V1を検出抵抗１４２で除算した値になるように調整される。

図３（ａ）に示すように、下側差動回路１４０を従来のエミッタ接地増幅回路で構成した場合、入力電圧V1に対して得られる出力信号（変換電流）I0は、入力信号の増加に伴って単調に増加する。その増加傾向は、トランジスタの活性領域の中域で線形性を示すのに対して、活性領域の小電流領域及び大電流領域では非線形性を示す。したがって、入力信号V1の振幅を増やすに従って、変換電流I0に歪みが生じてしまう。そのため、活性領域の一部の線形領域に振幅が収まる信号しか取り扱うことができない。変換電流I0の歪みは、乗算器１００から出力された信号（ベースバンド信号）の線形性の低下を招く。

本実施形態に係る乗算器１００のように、下側差動回路１４０を構成する第１RF用トランジスタ１４１にベース電圧発生回路１５９を付加し、負帰還を応用することで、エミッタ電流(変換電流)I0は入力電圧V1を検出抵抗１４２で除算した値で与えられる。つまり、図３（ｂ）に示すように、トランジスタの活性領域の全体において入出力特性は線形性を示すため、活性領域の全体を使用することができる。これは、妨害信号の信号強度が強く、所望信号の信号強度が弱いRF信号であっても、妨害信号と所望信号との両方を扱うことを可能にする。

また、本実施形態に係る乗算器１００の１つの特徴は、下側差動回路１４０のベース電圧発生回路１５９を構成するトランジスタの段数を２段にした点にある。１段目が差動増幅回路、２段目が電圧増幅回路である。ベース電圧発生回路１５９のトランジスタの段数が増えれば増えるほど、回路全体としての性能、例えば増幅度を向上させたり、線形性を向上させたりすることができる。一方で、トランジスタの段数を増やすことで、特に数ＧＨｚの高周波信号を扱う通信分野においては、入力信号の位相の回転量が増加し、ベース電圧発生回路１５９で発振が発生してしまう可能性が高まる。本実施形態では、トランジスタの段数を２段にしたことで、ベース電圧発生回路１５９での発振を抑えた上で、下側差動回路１４０の入出力特性の線形性を向上させることを実現した。なお、トランジスタの段数は、乗算器１００に入力される信号の周波数帯に応じて決定すればよく、本実施形態では、トランジスタの段数は２段であるが、数ＧＨｚの高周波信号を扱う通信分野においては、位相回転量を考慮して、トランジスタの段数は３段であってもよい。

（上側差動回路の動作説明）
図４は、本実施形態に係る乗算器１００の上側差動回路１１０の動作を説明するための図である。なお、上側差動回路１２０は、上側差動回路１１０と同一の機能を有する。ここでは、下側差動回路１４０の増幅度をα、上側差動回路１１０の増幅度をβと記載する。ダイナミックレンジの拡大に伴って、下側差動回路１４０は妨害信号が支配的なRF信号であっても、それに含まれる信号強度の低い所望信号も線形的に変換電流I0に変換することができる。一方で、第１RF用トランジスタ１４１のエミッタに検出抵抗１４２が接続されているため、第１RF用トランジスタ１４１の増幅度αは、上側差動回路１１０を構成する単独のトランジスタ１１１、１１２の増幅度βに比べて低い。

図４に示すように、第１、第２LO用トランジスタ１１１，１１２のエミッタには、トランジスタで発生したノイズにより、広帯域な周波数成分を有するノイズ電流Inoiseが流れる。下側差動回路１４０の増幅度αが上側差動回路１１０の増幅度βに比べて低いため、下側差動回路１４０から出力される変換電流I0は、ノイズの影響を受けやすく、広帯域な周波数成分を有するノイズ電流Inoiseは無視できない場合がある。下側差動回路１４０のダイナミックレンジを向上させても、変換電流I0がノイズ電流Inoiseの影響を受けてしまえば、乗算器１００全体のダイナミックレンジの最小値が向上してしまい、ダイナミックレンジが狭まる。

本実施形態に係る乗算器１００の上側差動回路１１０において、第１、第２LO用トランジスタ１１１，１１２のエミッタと接続ノードとの間に挿入された帰還抵抗１１３，１１４は、帰還作用によりノイズ電流Inoiseの影響を抑制する。例えば、第１LO用トランジスタ１１１側の帰還抵抗１１３にノイズ電流Inoiseが流れると、帰還抵抗１１３の両端に電圧がかかり、第１LO用トランジスタ１１１のベース−エミッタ間の電圧差Vbeが低下する。その結果、第１LO用トランジスタ１１１のエミッタに流れる電流が減少し、ノイズ電流Inoiseの影響が抑制される。

以上説明した本実施形態に係る乗算器１００によれば、下側差動回路１４０にベース電圧発生回路１５９，１８９を設けることで、下側差動回路１４０のダイナミックレンジを拡大することができる。下側差動回路１４０の増幅度αが単独トランジスタの増幅度βよりも低下するのに伴って、下側差動回路１４０から出力される変換電流I0は、上側差動回路１１０，１２０で発生するノイズ電流の影響を受けやすくなる。そのノイズ電流Inoiseの影響を、上側差動回路１１０、１２０に帰還抵抗１１３，１１４，１２３，１２４を設けることで抑制し、下側差動回路１４０のダイナミックレンジが狭まるのを抑制する。

本実施形態に係る乗算器１００はRF受信回路に使用することを想定している。例えば、図５に示す無線送受信回路はＲＦフロントエンド回路１とベースバンド処理部２とシステム３とアンテナ４とを有する。ＲＦフロントエンド回路１は、送受信の切替スイッチ１０４と、ローカル発振器１０５と、ベースバンド処理部２から出力されたベースバンド信号をアナログ信号に変換するＤＡＣ（デジタル−アナログ変換回路）１０３と、アナログ変換されたベースバンド信号にローカル信号を乗算し、RF信号を発生する乗算器１０１と、アンテナ４で受信したRF信号にローカル信号を乗算し、ベースバンド信号を発生する本実施形態に係る乗算器１００と、乗算器１００から出力されたベースバンド信号をデジタル信号に変換するＡＤＣ（アナログ−デジタル変換回路）１０２とを有する。ベースバンド処理部２は、システム３から出力された出力信号を変調し、ベースバンド信号を出力する変調部２０１と、ＡＤＣ１０２によりデジタル変換されたベースバンド信号を復調し、システム３に入力する入力信号を発生する復調部２００とを有する。既に説明したように、本実施形態に係る乗算器１００はダイナミックレンジが広いため、妨害信号が支配的なＲＦ信号であっても、直接乗算器１００に入力することができる。そのため、図５に示すように、乗算器１００の前段に妨害信号を除去し、必要な周波数帯の信号を抽出するためのバンドパスフィルタの配置が不要である。これにより、ＲＦ受信回路の部品点数を削減し、コスト低下を実現できる。

本実施形態に係る乗算器１００は、典型的にはＲＦ受信回路で使用することを想定しているため、ＲＦ信号が入力される下側差動回路１４０のダイナミックレンジを向上する構成としたが、下側差動回路１４０の構成を、２組の上側差動回路１１０，１２０のそれぞれに適用してもよい。これにより、上側差動回路１１０，１２０のそれぞれのダイナミックレンジが向上され、上側差動回路１１０，１２０の増幅度と下側差動回路１４０の増幅度とが一致し、乗算器１００のダイナミックレンジを向上させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１００…乗算器、１１０、１２０…上側差動回路、１１１，１１２，１２１，１２２…LO用トランジスタ、１１３，１１４，１２３，１２４…帰還抵抗、１３１，１３２…負荷抵抗、１３３，１３４…LO用端子、１３５，１３６…RF用端子、１３９…電源端子、１４０…下側差動回路、１４１，１７１…RF用トランジスタ、１４２，１７２…検出抵抗、１４３，１４４，１７３，１７４…差動用トランジスタ、１４５，１４６，１４９、１５１，１５６、１７５，１７６，１７９，１８１，１８６…抵抗、１４７、１７７…電圧増幅用トランジスタ、１４８、１７８…位相補償用コンデンサ、１５２，１５３，１８２，１８３…ダイオード、１５４、１５５，１８４，１８５…電流制限抵抗、１５７，１５８、１８７，１８８…分圧抵抗、１５９，１８９…ベース電圧発生回路。

Claims (6)

1. 下側差動回路に２組の上側差動回路が縦積みされてなり、
   前記２組の上側差動回路の一方はエミッタ同士が共通接続された第１、第２LO用トランジスタを備え、他方はエミッタ同士が共通接続された第３、第４LO用トランジスタを備え、前記第１、第４LO用トランジスタのベースはローカル信号が正相で入力される第１LO端子に共通接続され、前記第２、第３LO用トランジスタのベースは前記ローカル信号が逆相で入力される第２LO端子に共通接続され、
   前記下側差動回路はコレクタが前記第１、第２LO用トランジスタのエミッタ同士の接続ノードに接続され、ベースがRF信号が正相で入力される第1RF端子に接続され、エミッタがグランドに接続される第１RF用トランジスタと、コレクタが前記第３、第４LO用トランジスタのエミッタ同士の接続ノードに接続され、ベースが前記RF信号が逆相で入力される第２RF端子に接続され、エミッタが前記グランドに接続される第２RF用トランジスタとを備えるギルバートセル型の乗算器において、
   前記第１、第２、第３、第４LO用トランジスタのエミッタと各接続ノードとの間には、前記第１、第２、第３、第４LO用トランジスタで発生するノイズ電流の影響を抑制するための第１、第２、第３、第４帰還抵抗がそれぞれ接続され、
   前記第１RF用トランジスタのエミッタと前記グランドとの間には、前記第１RF用トランジスタのエミッタに流れる電流を電圧に変換する第１検出抵抗が接続され、
   前記第２RF用トランジスタのエミッタと前記グランドとの間には、前記第２RF用トランジスタのエミッタに流れる電流を電圧に変換する第２検出抵抗が接続され、
   前記第１RF用トランジスタのベースと前記第１RF端子との間には、前記第１検出抵抗で検出された第１検出電圧が前記第１RF端子から入力された第１入力電圧に対して線形性を示すように、前記第１RF用トランジスタのベース電圧を発生する第１ベース電圧発生回路が接続され、
   前記第２RF用トランジスタのベースと前記第２RF端子との間には、前記第２検出抵抗で検出された第２検出電圧が前記第２RF端子から入力された第２入力電圧に対して線形性を示すように、前記第２RF用トランジスタのベース電圧を発生する第２ベース電圧発生回路が接続されることを特徴とする乗算器。
2. 前記第１、第２ベース電圧発生回路は、前記第１、第２検出電圧が前記第１、第２入力電圧にそれぞれ一致するように、前記第１、第２RF用トランジスタのベース電圧をそれぞれ発生することを特徴とする請求項１記載の乗算器。
3. 前記第１、第２ベース電圧発生回路のそれぞれは、段数が２段のトランジスタで構成されることを特徴とする請求項１記載の乗算器。
4. 前記第１ベース電圧発生回路は、前記第１入力電圧に対する前記第１検出電圧の電圧差に応じた第１出力電圧を発生する第１差動増幅回路と、前記第１出力電圧を増幅し、前記第１RF用トランジスタのベースに出力する第１電圧増幅回路とを備え、
   前記第２ベース電圧発生回路は、前記第２入力電圧に対する前記第２検出電圧の電圧差に応じた第２出力電圧を発生する第２差動増幅回路と、前記第２出力電圧を増幅し、前記第２RF用トランジスタのベースに出力する第２電圧増幅回路とを備えることを特徴とする請求項１記載の乗算器。
5. 前記第１差動増幅回路は、ベースが前記第１RF端子に接続され、コレクタが第１負荷抵抗を介して前記グランドに接続される第１差動用トランジスタと、ベースが前記第１RF用トランジスタのエミッタと前記第１検出抵抗との間の接続ノードに接続され、コレクタが第２負荷抵抗を介して前記グランドに接続される第２差動用トランジスタと、前記第１、第２差動用トランジスタのエミッタ同士の接続ノードに接続され、前記第１、第２差動用トランジスタのエミッタに電流を供給する第１定電流回路とを備え、
   前記第２差動増幅回路は、ベースが前記第２RF端子に接続され、コレクタが第３負荷抵抗を介して前記グランドに接続される第３差動用トランジスタと、ベースが前記第２RF用トランジスタのエミッタと前記第２検出抵抗との間の接続ノードに接続され、コレクタが第４負荷抵抗を介して前記グランドに接続される第４差動用トランジスタと、前記第３、第４差動用トランジスタのエミッタ同士の接続ノードに接続され、前記第３、第４差動用トランジスタのエミッタに電流を供給する第２定電流回路とを備え、
   前記第１電圧増幅回路は、ベースが前記第１差動用トランジスタのコレクタと前記第１負荷抵抗との間の接続ノードに接続され、エミッタが前記グランドに接続され、コレクタが第５負荷抵抗を介して電源端子に接続される第１電圧増幅用トランジスタを備え、
   前記第２電圧増幅回路は、ベースが前記第３差動用トランジスタのコレクタと前記第３負荷抵抗との間の接続ノードに接続され、エミッタが前記グランドに接続され、コレクタが第６負荷抵抗を介して電源端子に接続される第２電圧増幅用トランジスタを備え、
   前記第１RF用トランジスタのベースは前記第１電圧増幅用トランジスタのコレクタと前記第５負荷抵抗との間の接続ノードに接続され、前記第２RF用トランジスタのベースは前記第２電圧増幅用トランジスタのコレクタと前記第６負荷抵抗との間の接続ノードに接続されることを特徴とする請求項４記載の乗算器。
6. 下側差動回路に２組の上側差動回路が縦積みされてなり、
   前記２組の上側差動回路の一方は対を成す第１、第２トランジスタを備え、
   前記第１、第２トランジスタのエミッタは第１ノードで共通接続され、
   前記２組の上側差動回路の他方は対を成す第３、第４トランジスタを備え、
   前記第３、第４トランジスタのエミッタは第２ノードで共通接続され、
   前記第１、第４トランジスタのベースには局部発振信号が正相で入力され、
   前記第２、第３トランジスタのベースには前記局部発振信号が逆相で入力され、
   前記下側差動回路は対を成す第５、第６トランジスタを有し、
   前記第５トランジスタのコレクタには前記第１ノードに接続され、ベースには受信信号が正相で入力され、エミッタはグランドに接続され、
   前記第６トランジスタのコレクタには前記第２ノードに接続され、ベースには前記受信信号が逆相で入力され、エミッタはグランドに接続されるギルバートセル型の乗算器において、
   前記第１トランジスタのエミッタと前記第１ノードとの間には、前記第１トランジスタで発生するノイズ電流の影響を抑制するための第１抵抗が介在され、
   前記第２トランジスタのエミッタと前記第１ノードとの間には、前記第２トランジスタで発生するノイズ電流の影響を抑制するための第２抵抗が介在され、
   前記第３トランジスタのエミッタと前記第２ノードとの間には、前記第３トランジスタで発生するノイズ電流の影響を抑制するための第３抵抗が介在され、
   前記第４トランジスタのエミッタと前記第２ノードとの間には、前記第４トランジスタで発生するノイズ電流の影響を抑制するための第４抵抗が介在され、
   前記第５トランジスタのエミッタと前記グランドとの間には、前記第５トランジスタのエミッタ電流を電圧として検出する第１検出抵抗が介在され、
   前記第６トランジスタのエミッタと前記グランドとの間には、前記第６トランジスタのエミッタ電流を電圧として検出する第２検出抵抗が介在され、
   前記第５トランジスタのベースには第１ベース電圧発生回路で発生された第１ベース電圧が印加され、
   前記第１ベース電圧発生回路は、前記第１検出抵抗で検出された第１検出電圧が前記受信信号の電圧又はそれに応じた電圧に対して線形性を示すように前記第１ベース電圧を発生し、
   前記第６トランジスタのベースには第２ベース電圧発生回路で発生された第２ベース電圧が印加され、
   前記第２ベース電圧発生回路は、前記第２検出抵抗で検出された第２検出電圧が前記逆相の受信信号の電圧又はそれに応じた電圧に対して線形性を示すように前記第２ベース電圧を発生することを特徴とする乗算器。

Images