JPS59220959A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS59220959A JPS59220959A JP9611983A JP9611983A JPS59220959A JP S59220959 A JPS59220959 A JP S59220959A JP 9611983 A JP9611983 A JP 9611983A JP 9611983 A JP9611983 A JP 9611983A JP S59220959 A JPS59220959 A JP S59220959A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- electrode
- capacitor
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体集積回路に関し、特にモノシリツク半
導体集積回路内に用いられるコンデンサについて着目し
たものである。
導体集積回路内に用いられるコンデンサについて着目し
たものである。
一般に半導体集積回路におけるコンデンサは、ＰＮ接合
を用いたジャンクションコンデンサと、金属−絶縁膜一
半導体構造のＭＯＳコンデンサがある。多くの半導体集
積回路の場合、絶対値精度、バイアス依存度が良好なＭ
ＯＳコンデンジが用いられている。
を用いたジャンクションコンデンサと、金属−絶縁膜一
半導体構造のＭＯＳコンデンサがある。多くの半導体集
積回路の場合、絶対値精度、バイアス依存度が良好なＭ
ＯＳコンデンジが用いられている。
第１図はＭＯＳコンデンサを示している。第１図におい
て１１はＰ形の基板、１２はＮ 埋込１１Ｎ、ｘ、ｓは
Ｎ層（エピタキシャル脂）、”は分離部である８そして
１５は酸化膜（ｓｊＯｘ）である。
て１１はＰ形の基板、１２はＮ 埋込１１Ｎ、ｘ、ｓは
Ｎ層（エピタキシャル脂）、”は分離部である８そして
１５は酸化膜（ｓｊＯｘ）である。
コンデンサは、電極Ａノ、酢化膜（８ｉ ０１ ）ｚｓ
（絶縁膜）、Ｎ 層１６、電極Ｂ１によシ所望の値に形
成される。電極Ａ Ｉ 、 Ｂ ｌはアルミニウム金属
である。
（絶縁膜）、Ｎ 層１６、電極Ｂ１によシ所望の値に形
成される。電極Ａ Ｉ 、 Ｂ ｌはアルミニウム金属
である。
ここで、上記ＭＯＳコンデンサの構造は、電極Ｂ１と基
板１１との間にＰＮジャンクションを構成している。こ
の結果、電極Ｂノと基板１１との間に容量が生じること
になる。
板１１との間にＰＮジャンクションを構成している。こ
の結果、電極Ｂノと基板１１との間に容量が生じること
になる。
即ち、第２回に示すＭＯＳコンデンサの尋価回路のよう
に１正規のコンデンサ（０ＭＯ８）の他に、寄生コンデ
ンサ（Ｃ，ｙ）が生じることＫなる。
に１正規のコンデンサ（０ＭＯ８）の他に、寄生コンデ
ンサ（Ｃ，ｙ）が生じることＫなる。
この寄生コンデンサＣＪは、第３図に示すような差動増
幅器の差動出力間にＭＯＳコンデンサＣＭＯ８を構成し
たときに問題となる。
幅器の差動出力間にＭＯＳコンデンサＣＭＯ８を構成し
たときに問題となる。
第３図において、Ｑｌ、Ｑ２は差動対をなすトランジス
タ、五１は定電流源、Ｖｉｎは入力信号、ＲＬ、ＲＬは
負イ電抵抗、ｖＣＣは電源ラインである。この信仰１出
力間にＭＯＳコンデンサＣＭＯ８を構成した場合、先の
寄生コンデンサＣＪが存在するため、差動出力ｖｏ、
、 ｖｏ、は時定数が異なるため差動信号（１８０°の
位相信号）とな）得ない。よって、振幅および位ｆＩＫ
差が生じ、周波数が高く々るについてその差は大きなも
のとなる。このように、金主コンデンサの影響で、ＭＯ
Ｓコンデンサを差動出力間に接続した場合、差動特性を
劣化させる問題がある。
タ、五１は定電流源、Ｖｉｎは入力信号、ＲＬ、ＲＬは
負イ電抵抗、ｖＣＣは電源ラインである。この信仰１出
力間にＭＯＳコンデンサＣＭＯ８を構成した場合、先の
寄生コンデンサＣＪが存在するため、差動出力ｖｏ、
、 ｖｏ、は時定数が異なるため差動信号（１８０°の
位相信号）とな）得ない。よって、振幅および位ｆＩＫ
差が生じ、周波数が高く々るについてその差は大きなも
のとなる。このように、金主コンデンサの影響で、ＭＯ
Ｓコンデンサを差動出力間に接続した場合、差動特性を
劣化させる問題がある。
この発明は上記の事情に鑑みてなされたもので、寄生容
量による悪影響を無くし得る半導体集積回路を提供する
ことを目的とする。
量による悪影響を無くし得る半導体集積回路を提供する
ことを目的とする。
この発明では、ＭＯＳコンデンサを２個形成し、寄生コ
ンデンサが両電極側に対称に生じるように並列接続する
ものである。
ンデンサが両電極側に対称に生じるように並列接続する
ものである。
以下この発明の実施例を図面を参照して説明する。
この発明では、希望のＭＯＳコンデンサの値のΣの値の
ＭＯＳコンデンサを２箇所形成し、これを寄生コンデン
サが両電極側対称となるように並列接続したものである
。即ち、第１図に示したような金属、絶縁膜、半導体積
層形のＭＯＳコンデンサを隣シ合せて２（１７！ｌ形成
し、寄生容量が両電極側対称となるように並列接続する
と、その等価回路は、第４図に示すようになる。ｋｌ、
Ｂｌは第１のＭＯＳコンデンサ（−ｉＣＭＯ８）の電極
、Ａ２．Ｂ２は第１のＭＯ８コンデンサの電極ｋｌ、Ｂ
１に対応する第２のＭ ＯＳコンデンサ（７０ＭＯ８）
のＮ伜である。
ＭＯＳコンデンサを２箇所形成し、これを寄生コンデン
サが両電極側対称となるように並列接続したものである
。即ち、第１図に示したような金属、絶縁膜、半導体積
層形のＭＯＳコンデンサを隣シ合せて２（１７！ｌ形成
し、寄生容量が両電極側対称となるように並列接続する
と、その等価回路は、第４図に示すようになる。ｋｌ、
Ｂｌは第１のＭＯＳコンデンサ（−ｉＣＭＯ８）の電極
、Ａ２．Ｂ２は第１のＭＯ８コンデンサの電極ｋｌ、Ｂ
１に対応する第２のＭ ＯＳコンデンサ（７０ＭＯ８）
のＮ伜である。
そしてＸ、Ｙはそれぞれ並列接続したことによる共通電
極である。第４図に示す等価回路は、第５図に示すよう
にあられすことができる。これがら理解できるように、
寄生コンデンサ（Ｌ ＣＪ ）は、ＭＯＳコンデンサＣ
ＭＯ８の両電極側に対称に接続されたことになる。
極である。第４図に示す等価回路は、第５図に示すよう
にあられすことができる。これがら理解できるように、
寄生コンデンサ（Ｌ ＣＪ ）は、ＭＯＳコンデンサＣ
ＭＯ８の両電極側に対称に接続されたことになる。
上記のようＱＭＯＳコンデンサな差動増幅器の差動出力
間に設けた場合は、第６図に示すように、差動出力端に
何れにも寄生コンデンサ（ＴＣＪ）が接続されたことに
なる。なお第３図と同一部は同じ符号を付して説明は省
略する。
間に設けた場合は、第６図に示すように、差動出力端に
何れにも寄生コンデンサ（ＴＣＪ）が接続されたことに
なる。なお第３図と同一部は同じ符号を付して説明は省
略する。
このような回路構造であれば、各差動出力部は同じ時定
数を有するので、完全に１８０°位相が異なる出力とな
シ正確となる。
数を有するので、完全に１８０°位相が異なる出力とな
シ正確となる。
上記したようにこの発明は、寄生コンデンサがモノシリ
ツク集積回路内で悪影習、）シないようにし得る半導体
集積回路を提供することができる。
ツク集積回路内で悪影習、）シないようにし得る半導体
集積回路を提供することができる。
第１図はＭＯＳコンデンサの構造図、第２図はＭＯＳコ
ンデンサの等価回路、第３図は従来のモノシリツク半導
体集積回路を示す回路図、第４図、第５図はこの発明の
一実施例による回路の等価回路図、第６図はこの発明の
使用例を示す回路図である。 ０ＭＯ８・・・ＭＯＳコンデンサ、ｃＪ・・・寄生コン
デンサ。
ンデンサの等価回路、第３図は従来のモノシリツク半導
体集積回路を示す回路図、第４図、第５図はこの発明の
一実施例による回路の等価回路図、第６図はこの発明の
使用例を示す回路図である。 ０ＭＯ８・・・ＭＯＳコンデンサ、ｃＪ・・・寄生コン
デンサ。
Claims (1)
- 金蔵−絶縁膜−半導体積層構造のコンデンサを２箇所に
構成して、前記半導体と基板間の寄生容量が両電極側対
称となるように前記２個のコンデンサを並列接続してな
ることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9611983A JPS59220959A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9611983A JPS59220959A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59220959A true JPS59220959A (ja) | 1984-12-12 |
Family
ID=14156491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9611983A Pending JPS59220959A (ja) | 1983-05-31 | 1983-05-31 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59220959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367005A (ja) * | 1986-06-30 | 1988-03-25 | モトロ−ラ・インコ−ポレ−テッド | 平衡２端子直列ｒｃ回路網を含む差動増幅器 |
| JPH01209818A (ja) * | 1988-01-25 | 1989-08-23 | Honeywell Inc | 変換回路 |
-
1983
- 1983-05-31 JP JP9611983A patent/JPS59220959A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367005A (ja) * | 1986-06-30 | 1988-03-25 | モトロ−ラ・インコ−ポレ−テッド | 平衡２端子直列ｒｃ回路網を含む差動増幅器 |
| JPH01209818A (ja) * | 1988-01-25 | 1989-08-23 | Honeywell Inc | 変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626881A (en) | Capacitor produced of a layer combination of metal, insulator and semiconductor | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| JPS59220959A (ja) | 半導体集積回路 | |
| JP3521064B2 (ja) | 受光アンプ回路 | |
| JP2872006B2 (ja) | 半導体装置 | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| JPH01268050A (ja) | 拡散抵抗素子 | |
| JPS6041810A (ja) | アクティブ・ロ−パス・フィルタ | |
| JPS59115610A (ja) | 半導体フイルタ回路 | |
| JPS6352509A (ja) | コンボルバ最適バイアス回路 | |
| JPH0422581Y2 (ja) | ||
| JPS6096906A (ja) | ＧａＡｓ ＦＥＴ回路 | |
| JPS6377177A (ja) | 弾性表面波装置における最適バイアス回路 | |
| JPS62226655A (ja) | 半導体装置 | |
| JPH06232341A (ja) | 半導体装置 | |
| JPS63120481A (ja) | 薄膜ハイブリツドｉｃ | |
| JP2513391Y2 (ja) | インピ―ダンス補償回路 | |
| JPS60233850A (ja) | 半導体集積回路装置 | |
| JPH0240945A (ja) | Ｍｏｓ容量結合回路 | |
| JPS59191368A (ja) | 半導体装置 | |
| JPS59104157A (ja) | 半導体装置 | |
| JPH0450632B2 (ja) | ||
| JPS58155750A (ja) | 広帯域集積回路 | |
| JPH04186763A (ja) | 半導体装置 | |
| JPH01188006A (ja) | ダブルバランスミキサ回路 |