JPS59104157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59104157A JPS59104157A JP21425382A JP21425382A JPS59104157A JP S59104157 A JPS59104157 A JP S59104157A JP 21425382 A JP21425382 A JP 21425382A JP 21425382 A JP21425382 A JP 21425382A JP S59104157 A JPS59104157 A JP S59104157A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- well
- well region
- polycrystalline silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000009508 confectionery Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は抵抗回路網を備えてなる半導体装置に関するも
のである。
のである。
近年、半導体装置の応用分野の拡大はめざましいものが
あり、従来個別部品、または調整技術を用いて十分な精
度が必要とされる分野へと急速に浸透している。
あり、従来個別部品、または調整技術を用いて十分な精
度が必要とされる分野へと急速に浸透している。
このような−例として、アナログ信号をデジタル信号に
変換するアナログ・テジタル変換信号処理の分野につい
て考えてみると、アナログ信号の如き時間連続信号をサ
ンプリングすることに時間離散信号（パルス振幅変調）
となした後、振幅を量子化することによりデジタル信号
に変換することになる。このため、アナログ・デジタル
変換回路にには当然サンプル・ホールド回路が必要とな
る。
変換するアナログ・テジタル変換信号処理の分野につい
て考えてみると、アナログ信号の如き時間連続信号をサ
ンプリングすることに時間離散信号（パルス振幅変調）
となした後、振幅を量子化することによりデジタル信号
に変換することになる。このため、アナログ・デジタル
変換回路にには当然サンプル・ホールド回路が必要とな
る。
アナログ信号をある周期でサンプル・ホールドしデジタ
ル信号に変換する際には、その変換系の精度を確保する
ために折り返し歪防止用フィルタを用いて入力されるア
ナログ信号の帯域制限が必要となる。
ル信号に変換する際には、その変換系の精度を確保する
ために折り返し歪防止用フィルタを用いて入力されるア
ナログ信号の帯域制限が必要となる。
例えば４ＫＨｚ のアナログ信号をデジタル信号に変換
するときには、サンプリング定理により、サンプリング
周期は１２５μｓｅｃ （サンプリング周波数８ＫＨｚ
に相当）が最小周期となる。すなわち、折り返し歪をさ
けるためには、入力されるアナログ信号に対して帯域制
限することが必要である。
するときには、サンプリング定理により、サンプリング
周期は１２５μｓｅｃ （サンプリング周波数８ＫＨｚ
に相当）が最小周期となる。すなわち、折り返し歪をさ
けるためには、入力されるアナログ信号に対して帯域制
限することが必要である。
この目的のため、半導体装置として用いられてきた技術
は、多結晶シリコンまたは拡散抵抗を抵抗体として用い
、絶縁体を誘電体と１．て用いた容１・により、半導体
基板上にＣＲフィルタを構成するのが通常であった。
は、多結晶シリコンまたは拡散抵抗を抵抗体として用い
、絶縁体を誘電体と１．て用いた容１・により、半導体
基板上にＣＲフィルタを構成するのが通常であった。
ＣＲ時定数を大きくシ、フィルタの動作周波数を低周波
領域まで拡げるためＫは、抵抗体の抵抗値Ｒを大きくす
るが、容量Ｃを大きくするしかないことは明らかである
。
領域まで拡げるためＫは、抵抗体の抵抗値Ｒを大きくす
るが、容量Ｃを大きくするしかないことは明らかである
。
従来、この目的のためＶＣは抵抗体の面積を犬〈とり抵
抗値を大きくするか、容量面積を大きくする等が考えら
れ、半導体面積を大きくとることが必要であった。これ
をさけるためには、多結晶シリコンに拡散する不純物量
を少なくした抵抗体が考えられるが、このような抵抗体
のシート抵抗は非常に大きな値となシ、この変動を制衛
１するのは容易ではない。単位容量値を大きくすること
は容量誘電体の膜厚を薄くすれば可能であるが製造時の
誤差を考えればおのずから大きくすることに限界があっ
た。
抗値を大きくするか、容量面積を大きくする等が考えら
れ、半導体面積を大きくとることが必要であった。これ
をさけるためには、多結晶シリコンに拡散する不純物量
を少なくした抵抗体が考えられるが、このような抵抗体
のシート抵抗は非常に大きな値となシ、この変動を制衛
１するのは容易ではない。単位容量値を大きくすること
は容量誘電体の膜厚を薄くすれば可能であるが製造時の
誤差を考えればおのずから大きくすることに限界があっ
た。
しかしながら、０ＭＯ８等で使用されるＰウェル、Ｎウ
ェル等の領域は抵抗体として比較的高抵抗値（ＩＫΩ／
口以上）が実現可能である。
ェル等の領域は抵抗体として比較的高抵抗値（ＩＫΩ／
口以上）が実現可能である。
このＰウェル捷たはＮウェル領域１′、その後の５′＃
１択酸化技術を用いることによシ、比較的埋いシリコン
酸化膜が形成できるため、浮遊容量の面で有利である。
１択酸化技術を用いることによシ、比較的埋いシリコン
酸化膜が形成できるため、浮遊容量の面で有利である。
ただし、前記Ｐウェル、捷ためＮウェル領域を抵抗体と
して使用する際には、比較的不純物濃度がシリコン基板
に対し、高くないため、接合容量が太い甘だ抵抗値の電
圧依存性が１強い等の欠点を有する。
して使用する際には、比較的不純物濃度がシリコン基板
に対し、高くないため、接合容量が太い甘だ抵抗値の電
圧依存性が１強い等の欠点を有する。
本発明の目的は、集積度の世下を生じさせずに、有効な
アナログ動作（特にフィルタ）を行なわし得る半導体装
１青を提供することにある。
アナログ動作（特にフィルタ）を行なわし得る半導体装
１青を提供することにある。
本発明ではＰウェル−！！六けＮウェル領域を抵抗体と
して２用し７比較的高抵抗をイｌｌると共に、従来用い
られていた多結晶シリコン抵抗体を前記Ｐウエルオたは
Ｎウェル佃域上に少なくとも一層以上形成することによ
り、面抵抗値と低抵抗飴を同一平面上に形成する。
して２用し７比較的高抵抗をイｌｌると共に、従来用い
られていた多結晶シリコン抵抗体を前記Ｐウエルオたは
Ｎウェル佃域上に少なくとも一層以上形成することによ
り、面抵抗値と低抵抗飴を同一平面上に形成する。
以下に本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の第１の実施例の曲１明図であり、第１
図（ａ）は本発明の実施例の平面図てあり、り１図（ｂ
）は第１図（ａ）、におけるＸＸ／断面の断面図をそれ
ぞれ示している。
図（ａ）は本発明の実施例の平面図てあり、り１図（ｂ
）は第１図（ａ）、におけるＸＸ／断面の断面図をそれ
ぞれ示している。
第１図はシリコン基板８に抵抗体となすＰウェル、′ま
たはＮウェル領域４を拡散″！！、りはイオン注入技術
を用いて形成する。ＰウェルかＮウェルかを用いるのは
使用するシリコン基板の極性により、逆極性となるよう
に構成するのが通常である。
たはＮウェル領域４を拡散″！！、りはイオン注入技術
を用いて形成する。ＰウェルかＮウェルかを用いるのは
使用するシリコン基板の極性により、逆極性となるよう
に構成するのが通常である。
その後遺択醪化技術を用いて厚い酸化膜７を形成し、そ
の上に多結晶シリコン抵抗体４を形成する。この後コン
タクトをＰウェル捷にはＮウェル領域および多結晶シリ
コン上に形成する。ＰウェルまたはＮウェル領域からコ
ンタクト６を通して引出し導体５で取り出す。更に多結
晶シリコン抵抗体１からコンタクト３を１ｌｆｌ Ｌ、
て引出し導体２で取り出す。
の上に多結晶シリコン抵抗体４を形成する。この後コン
タクトをＰウェル捷にはＮウェル領域および多結晶シリ
コン上に形成する。ＰウェルまたはＮウェル領域からコ
ンタクト６を通して引出し導体５で取り出す。更に多結
晶シリコン抵抗体１からコンタクト３を１ｌｆｌ Ｌ、
て引出し導体２で取り出す。
このような構成とすることにより抵抗体間の相互干渉を
少なくした集積度のＭｌい半導体装置が笑５− 現できる。
少なくした集積度のＭｌい半導体装置が笑５− 現できる。
なおＰウェル−！！７’１ＪｉＮウェルと引出導体５間
のコンタクトはｆすい酸化膜７が形成さねていると取り
すらい。このため、選択酸化をコンタクト部分だけ行な
わせず、更にコンタクト抵抗を低下させるため［Ｐウェ
ル捷たｌｌ″ＵＮウェルと同極性の拡散を行うことは公
知の技術である。
のコンタクトはｆすい酸化膜７が形成さねていると取り
すらい。このため、選択酸化をコンタクト部分だけ行な
わせず、更にコンタクト抵抗を低下させるため［Ｐウェ
ル捷たｌｌ″ＵＮウェルと同極性の拡散を行うことは公
知の技術である。
本発明はＰウェル−！、ｆｒ、はＮウェル領域を抵抗体
層としその上の岸い酸化膜上に多結晶シリコン抵抗体を
形成するものであシコンタクトの敗り方、抵抗体の形状
によるものでｉｔすい。
層としその上の岸い酸化膜上に多結晶シリコン抵抗体を
形成するものであシコンタクトの敗り方、抵抗体の形状
によるものでｉｔすい。
本発明の第２の実施例の平面説明図を示す。第２図はＰ
ウェル１ｆｒ、はＮウェル抵抗体のηＶ出し部 、およ
び蛇行部に拡散層を用いｔものである。
ウェル１ｆｒ、はＮウェル抵抗体のηＶ出し部 、およ
び蛇行部に拡散層を用いｔものである。
第２図は多結晶シリコン抵抗体１］とそのコンタクト１
３および引出し導体１２より檜軟、される抵抗体と、Ｐ
ウェルまたはＮウェル抵抗体１４と前記抵抗体と同極性
の拡ｖｉｉｉ屋により相互接続部１８および増り出し部
１７と取り出し部１７上に形成されたコンタクト１５お
よび引出し導体１６６− による抵抗体を同一平面上に形成したものである。
３および引出し導体１２より檜軟、される抵抗体と、Ｐ
ウェルまたはＮウェル抵抗体１４と前記抵抗体と同極性
の拡ｖｉｉｉ屋により相互接続部１８および増り出し部
１７と取り出し部１７上に形成されたコンタクト１５お
よび引出し導体１６６− による抵抗体を同一平面上に形成したものである。
なお第２図における断面図は省略するが拡散層１７およ
び１８にはＪνい酸化１１１−がないたけであり、それ
以外は第１図（ｂ）と同じである。
び１８にはＪνい酸化１１１−がないたけであり、それ
以外は第１図（ｂ）と同じである。
以上図面を用いて詳介１ｉ１ Ｋ醒４明した如く、本発
明の実施例を用いれば、年積度の高く、比精度の優れた
半導体装部が実現でき半導体装ＩＨの応用分野の拡大に
有効である。
明の実施例を用いれば、年積度の高く、比精度の優れた
半導体装部が実現でき半導体装ＩＨの応用分野の拡大に
有効である。
第１図（ａ）および（ｂ）は本発明の第１の実施例の平
面説明図および断面説明図、第２図は本発明の第２の実
施例の実施例の平面説明図をそれぞれ示す。 １．１１・・・・・・多結晶シリコン抵抗体、３．６゜
１．３．１５・・・・・・コンタクト、２，５，１２．
１５・・・・・・引出し導体、４．１４・・・・・・Ｎ
ウェル凍にはＰウェル抵抗体、７．１９・・・・・・厚
い酸化膜、８・・・・・・シリコン基板、１８・・・・
・・拡散層、１７・・・・・・取り出（α） ＜’ｏ＞ 第７ｖｉ 孕２日 ２５９
面説明図および断面説明図、第２図は本発明の第２の実
施例の実施例の平面説明図をそれぞれ示す。 １．１１・・・・・・多結晶シリコン抵抗体、３．６゜
１．３．１５・・・・・・コンタクト、２，５，１２．
１５・・・・・・引出し導体、４．１４・・・・・・Ｎ
ウェル凍にはＰウェル抵抗体、７．１９・・・・・・厚
い酸化膜、８・・・・・・シリコン基板、１８・・・・
・・拡散層、１７・・・・・・取り出（α） ＜’ｏ＞ 第７ｖｉ 孕２日 ２５９
Claims (1)
- 半導体基板ｌに不純物を導入することによって設けられ
た抵抗体上に厚い酸化膜を形成し、前記厚い酸化膜上に
少なくとも１層以上の多結晶シリコン膜を形成して抵抗
体となしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425382A JPS59104157A (ja) | 1982-12-07 | 1982-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21425382A JPS59104157A (ja) | 1982-12-07 | 1982-12-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59104157A true JPS59104157A (ja) | 1984-06-15 |
Family
ID=16652694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21425382A Pending JPS59104157A (ja) | 1982-12-07 | 1982-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104157A (ja) |
-
1982
- 1982-12-07 JP JP21425382A patent/JPS59104157A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5799777A (en) | Metal oxide semiconductor type semiconductor device | |
| JPS59104157A (ja) | 半導体装置 | |
| JPS6195563A (ja) | 半導体記憶装置 | |
| JPH0225260B2 (ja) | ||
| US4853759A (en) | Integrated circuit filter with reduced die area | |
| JPS628947B2 (ja) | ||
| JPS626702Y2 (ja) | ||
| JPS59191368A (ja) | 半導体装置 | |
| JPH0225259B2 (ja) | ||
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JP2526536Y2 (ja) | 半導体装置 | |
| EP0165766B1 (en) | Integrated circuit filter | |
| JPH0319267A (ja) | 半導体集積回路装置 | |
| JPH0590502A (ja) | 半導体装置 | |
| JPS6412103B2 (ja) | ||
| JPH0582733A (ja) | 容量素子 | |
| JPS56138946A (en) | Semiconductor device | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPS5916360A (ja) | 半導体装置 | |
| JPS58207664A (ja) | 半導体装置 | |
| JPS63503109A (ja) | 集積回路用低域フィルタ | |
| JPS59182558A (ja) | 半導体記憶装置 | |
| JPH022298B2 (ja) | ||
| JPS6022354A (ja) | 半導体装置 | |
| JPH0331017B2 (ja) |