JPH0331017B2 - - Google Patents
Info
- Publication number
- JPH0331017B2 JPH0331017B2 JP57066594A JP6659482A JPH0331017B2 JP H0331017 B2 JPH0331017 B2 JP H0331017B2 JP 57066594 A JP57066594 A JP 57066594A JP 6659482 A JP6659482 A JP 6659482A JP H0331017 B2 JPH0331017 B2 JP H0331017B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- bodies
- voltage
- lead
- drawer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012212 insulator Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は抵抗体による電圧分圧器を用いて基
準電圧をそれぞれの大きさに分圧し、その分圧電
圧を引き出し体により取り出す電圧分圧回路に関
する。
準電圧をそれぞれの大きさに分圧し、その分圧電
圧を引き出し体により取り出す電圧分圧回路に関
する。
抵抗体による電圧分圧器を用いて、電圧分圧回
路から取り出されるそれぞれの分圧電圧をデジタ
ル入力信号により駆動される電圧スイツチを通し
て各分圧出力のなかの選択されたものをアナログ
出力電圧とするDA変換器は回路構成が簡単でし
かもMOS集積回路に適したものとして、応用分
野が期待されている。
路から取り出されるそれぞれの分圧電圧をデジタ
ル入力信号により駆動される電圧スイツチを通し
て各分圧出力のなかの選択されたものをアナログ
出力電圧とするDA変換器は回路構成が簡単でし
かもMOS集積回路に適したものとして、応用分
野が期待されている。
上記した構成のDA変換器、AD変換器の変換
精度は電圧分路を構成する比精度により決定され
る。ところが、従来の技術では1つの分圧電圧に
対して単一の引き出し体より取り出しているの
で、その引き出し体の形状における幅と、1つの
分圧電圧に対応する1つの抵抗体の形状における
幅と長さとの相対的な関係から抵抗列の比精度を
十分高めることが困難であつた。第1図Aは従来
のDA変換器の構造を示すもので、同図Bはその
等価回路である。第1図Aにおいて11は拡散
層、又は多結晶シリコン又は金属薄膜よりなる抵
抗体、12は電極端子、13は引き出し体で、t
は引き出し体の幅、wは上記抵抗体11の幅、l
は上記抵抗体11の1分圧電圧に対応する長さで
ある。そして、第1図Aに示したDA変換器を半
導体基板上に作成する場合、抵抗列の比精度を良
くしようとすると、マスク製作工程、ホトエツチ
ング工程、拡散工程等の抵抗体を作成する各工程
中の製造条件のバラツキに起因して抵抗値の精度
に大きな誤差を含んでいた。このような誤差を軽
減しようとすると、l,w,tを一定以上のサイ
ズにしたり、t≪lにすることが必要である。し
かし、lを大きくすると抵抗体の形成面積が大き
くなり、コストが上昇して不向きである。また、
tを小さくするとwに対してtが小さくなりすぎ
てしまい分圧電圧が引き出し体に取り出される際
に生じるダイナミツク電流通路があまり局所的に
限定せられるため精度のよい分圧電圧が取り出せ
ないという欠点があつた。
精度は電圧分路を構成する比精度により決定され
る。ところが、従来の技術では1つの分圧電圧に
対して単一の引き出し体より取り出しているの
で、その引き出し体の形状における幅と、1つの
分圧電圧に対応する1つの抵抗体の形状における
幅と長さとの相対的な関係から抵抗列の比精度を
十分高めることが困難であつた。第1図Aは従来
のDA変換器の構造を示すもので、同図Bはその
等価回路である。第1図Aにおいて11は拡散
層、又は多結晶シリコン又は金属薄膜よりなる抵
抗体、12は電極端子、13は引き出し体で、t
は引き出し体の幅、wは上記抵抗体11の幅、l
は上記抵抗体11の1分圧電圧に対応する長さで
ある。そして、第1図Aに示したDA変換器を半
導体基板上に作成する場合、抵抗列の比精度を良
くしようとすると、マスク製作工程、ホトエツチ
ング工程、拡散工程等の抵抗体を作成する各工程
中の製造条件のバラツキに起因して抵抗値の精度
に大きな誤差を含んでいた。このような誤差を軽
減しようとすると、l,w,tを一定以上のサイ
ズにしたり、t≪lにすることが必要である。し
かし、lを大きくすると抵抗体の形成面積が大き
くなり、コストが上昇して不向きである。また、
tを小さくするとwに対してtが小さくなりすぎ
てしまい分圧電圧が引き出し体に取り出される際
に生じるダイナミツク電流通路があまり局所的に
限定せられるため精度のよい分圧電圧が取り出せ
ないという欠点があつた。
この発明は上記の点に鑑みてなされたもので、
低コストで製造でき、十分に精度が良い分圧電圧
を取り出すことができる電圧分圧回路を提供する
ことにある。
低コストで製造でき、十分に精度が良い分圧電圧
を取り出すことができる電圧分圧回路を提供する
ことにある。
抵抗体の両側に引き出し体を設け、両側の引き
出し体を接続体により接続して分圧電圧を取り出
している。
出し体を接続体により接続して分圧電圧を取り出
している。
以下、図面を参照してこの発明の一実施例を説
明する。第2図Aはこの発明に係る電圧分圧回路
の平面図、同図Bはその断面図である。第2図A
において、21は拡散層又は多結晶シリコン又は
金属薄膜よりなる抵抗体、22は電極端子で、上
記抵抗体21の両側には引き出し体231〜23o
及び引き出し体241〜24oが形成されている。
そして、上記引き出し体231〜23oと引き出し
体241〜24oとの両端間は接続体251〜25o
でそれぞれ接続されている。
明する。第2図Aはこの発明に係る電圧分圧回路
の平面図、同図Bはその断面図である。第2図A
において、21は拡散層又は多結晶シリコン又は
金属薄膜よりなる抵抗体、22は電極端子で、上
記抵抗体21の両側には引き出し体231〜23o
及び引き出し体241〜24oが形成されている。
そして、上記引き出し体231〜23oと引き出し
体241〜24oとの両端間は接続体251〜25o
でそれぞれ接続されている。
次に、第2図Bを用いて引き出し体231〜2
3o及び引き出し体241〜24oと接続体251〜
25oとの位置関係について説明する。同図Bに
おいて、31は半導体基板、21は抵抗体、2
3,24は上記抵抗体21の両側に形成された引
き出し体である。上記引き出し体23,24及び
抵抗体21上には絶縁体26が形成されており、
抵抗体21の両端に形成されている引き出し体2
3と引き出し体24とを電気的に接続するために
上記絶縁体26には孔27,28が形成される。
このことにより、引き出し体23と引き出し体2
4が電気的に接続される。
3o及び引き出し体241〜24oと接続体251〜
25oとの位置関係について説明する。同図Bに
おいて、31は半導体基板、21は抵抗体、2
3,24は上記抵抗体21の両側に形成された引
き出し体である。上記引き出し体23,24及び
抵抗体21上には絶縁体26が形成されており、
抵抗体21の両端に形成されている引き出し体2
3と引き出し体24とを電気的に接続するために
上記絶縁体26には孔27,28が形成される。
このことにより、引き出し体23と引き出し体2
4が電気的に接続される。
つまり、上記実施例によれば抵抗体の両側に形
成された引き出し体を接続体により平均化して分
圧電圧を取り出しているので、精度のよい分圧電
圧を取り出すことができる。また、上記実施例に
よればlをそれほど長くしなくともよいため抵抗
体の全長を従来の2/3程度に縮小でき、チツプサ
イズを小さくできるからコストダウンを計ること
ができる。また、分圧電圧が引き出し体に取り出
される際に生じるダイナミツク電流が両側の引き
出し体に生じるのでそれだけwを大きくできるの
で精度のよい電圧分圧回路を提供することができ
る。さらに、上記実施例ではwを大きくできるの
で高速変換するA/D変換器等に応用する電圧分
圧回路に対して抵抗体の全抵抗値の大きさと精度
の良さとのトレードオフの関係を改善することが
できる。
成された引き出し体を接続体により平均化して分
圧電圧を取り出しているので、精度のよい分圧電
圧を取り出すことができる。また、上記実施例に
よればlをそれほど長くしなくともよいため抵抗
体の全長を従来の2/3程度に縮小でき、チツプサ
イズを小さくできるからコストダウンを計ること
ができる。また、分圧電圧が引き出し体に取り出
される際に生じるダイナミツク電流が両側の引き
出し体に生じるのでそれだけwを大きくできるの
で精度のよい電圧分圧回路を提供することができ
る。さらに、上記実施例ではwを大きくできるの
で高速変換するA/D変換器等に応用する電圧分
圧回路に対して抵抗体の全抵抗値の大きさと精度
の良さとのトレードオフの関係を改善することが
できる。
次に、この発明の他の実施例を説明する。第3
図Aはこの発明の他の実施例に係る電圧分圧回路
を示す断面図で、2つの抵抗体41,42が並列
に形成されている。上記抵抗体41の片側には引
き出し体431,432,…が形成され、上記抵抗
体42の片側には引き出し体451,452,…が
形成され、上記抵抗体41と上記抵抗体42間に
は引き出し体441,442,…が形成される。ま
た、461,462,…は接続体で、上記引き出し
体431,432…と上記引き出し体441,44
2,…と上記引き出し体451,452,…を電気
的に接続している。
図Aはこの発明の他の実施例に係る電圧分圧回路
を示す断面図で、2つの抵抗体41,42が並列
に形成されている。上記抵抗体41の片側には引
き出し体431,432,…が形成され、上記抵抗
体42の片側には引き出し体451,452,…が
形成され、上記抵抗体41と上記抵抗体42間に
は引き出し体441,442,…が形成される。ま
た、461,462,…は接続体で、上記引き出し
体431,432…と上記引き出し体441,44
2,…と上記引き出し体451,452,…を電気
的に接続している。
第3図Bはこの発明の他の実施例に係る電圧分
圧回路の断面図である。同図Bにおいて、31は
半導体基板、41及び42はそれぞれ抵抗体、4
3〜45はそれぞれ引き出し体、47は絶縁体、
48〜50はそれぞれ上記絶縁体47上に形成さ
れた孔である。そして、上記絶縁体47上には接
続体46が形成され、上記引き出し体43〜45
が電気的に接続される。
圧回路の断面図である。同図Bにおいて、31は
半導体基板、41及び42はそれぞれ抵抗体、4
3〜45はそれぞれ引き出し体、47は絶縁体、
48〜50はそれぞれ上記絶縁体47上に形成さ
れた孔である。そして、上記絶縁体47上には接
続体46が形成され、上記引き出し体43〜45
が電気的に接続される。
つまり、上記実施例によればlは最大限度に小
さくできるので、チツプ面積は実効的にきわめて
小さくすることができる。
さくできるので、チツプ面積は実効的にきわめて
小さくすることができる。
さらに、第4図はこの発明の他の実施例を示す
ものである。図に示すように抵抗体51がカーブ
している場合には、2つの引き出し体52,53
を設けて、それぞれを接続体54,55とにより
電気的に接続して精度の良い分圧電圧を取り出し
ている。
ものである。図に示すように抵抗体51がカーブ
している場合には、2つの引き出し体52,53
を設けて、それぞれを接続体54,55とにより
電気的に接続して精度の良い分圧電圧を取り出し
ている。
以上詳述したようにこの発明によれば、低コス
トで製造でき、十分に精度が良い分圧電圧を取り
出すことができる電圧分圧回路を提供することが
できる。
トで製造でき、十分に精度が良い分圧電圧を取り
出すことができる電圧分圧回路を提供することが
できる。
第1図Aは従来の電圧分圧回路を示す図、同図
Bは従来の電圧分圧回路の等価回路、第2図Aは
この発明の一実施例を示す電圧分圧回路を示す
図、同図Bは同実施例の断面図、第3図Aはこの
発明の他の実施例を示す電圧分圧回路を示す図、
同図Bは同実施例の断面図、第4図はこの発明の
他の実施例を示す図である。
Bは従来の電圧分圧回路の等価回路、第2図Aは
この発明の一実施例を示す電圧分圧回路を示す
図、同図Bは同実施例の断面図、第3図Aはこの
発明の他の実施例を示す電圧分圧回路を示す図、
同図Bは同実施例の断面図、第4図はこの発明の
他の実施例を示す図である。
Claims (1)
- 【特許請求の範囲】 1 電圧分圧用の抵抗体と、この抵抗体の両端に
設けられた電源端子と、上記抵抗体の両側から引
き出された複数の引き出し体と、上記抵抗体及び
引き出し体上に形成された絶縁体と、上記絶縁体
の各引き出し体の両端部位置に形成されたコンタ
クトホールと、上記絶縁体上に形成され上記各引
き出し体の両端を上記コンタクトホールを介して
それぞれ接続する複数の接続体とを具備し、上記
接続体を介して分圧電圧を取り出すようにしたこ
とを特徴とする電圧分圧回路。 2 上記抵抗体の一部は湾曲形状を有し、湾曲形
状を有する抵抗体の両側から引き出された2本の
引き出し体の一方側の端部を1つのコンタクトホ
ールで接続するようにしたことを特徴とする特許
請求の範囲第1項記載の電圧分圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6659482A JPS58182918A (ja) | 1982-04-21 | 1982-04-21 | 電圧分圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6659482A JPS58182918A (ja) | 1982-04-21 | 1982-04-21 | 電圧分圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58182918A JPS58182918A (ja) | 1983-10-26 |
JPH0331017B2 true JPH0331017B2 (ja) | 1991-05-02 |
Family
ID=13320407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6659482A Granted JPS58182918A (ja) | 1982-04-21 | 1982-04-21 | 電圧分圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58182918A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60112327A (ja) * | 1983-11-22 | 1985-06-18 | Sharp Corp | Mos集積回路のdaコンバ−タ |
JP2007109912A (ja) * | 2005-10-14 | 2007-04-26 | Sony Corp | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5617052A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor resistor device |
-
1982
- 1982-04-21 JP JP6659482A patent/JPS58182918A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5617052A (en) * | 1979-07-20 | 1981-02-18 | Hitachi Ltd | Semiconductor resistor device |
Also Published As
Publication number | Publication date |
---|---|
JPS58182918A (ja) | 1983-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0331017B2 (ja) | ||
JPS61156851A (ja) | 集積回路 | |
JP3028420B2 (ja) | 半導体集積装置 | |
US4612521A (en) | Charge-coupled transversal filter | |
US5257005A (en) | Small value precision integrated circuit resistors | |
JPS62130551A (ja) | 集積回路 | |
JP2824329B2 (ja) | 可変容量ダイオード装置 | |
JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
JPH0834286B2 (ja) | 集積回路装置 | |
JPS63108763A (ja) | 半導体集積回路 | |
JPS61251064A (ja) | 半導体集積回路 | |
JPS62234363A (ja) | 半導体集積回路 | |
JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
JPS626702Y2 (ja) | ||
JPS58207663A (ja) | 半導体装置 | |
JPH0823072A (ja) | 半導体装置 | |
JPH0132363Y2 (ja) | ||
JPS5963743A (ja) | 半導体集積回路装置 | |
JPS6066449A (ja) | ゲ−トアレ−素子 | |
JPH04117463U (ja) | 半導体装置 | |
JPS6124247A (ja) | 半導体装置 | |
JPS62224959A (ja) | 半導体装置 | |
JPS58141551A (ja) | 半導体装置 | |
JPH10107635A (ja) | 2セグメントラダー回路及びデジタル・アナログ変換器 | |
JPS61264748A (ja) | ウエルを用いた半導体抵抗素子 |