JPS58207663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58207663A JPS58207663A JP9061182A JP9061182A JPS58207663A JP S58207663 A JPS58207663 A JP S58207663A JP 9061182 A JP9061182 A JP 9061182A JP 9061182 A JP9061182 A JP 9061182A JP S58207663 A JPS58207663 A JP S58207663A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- resistor
- semiconductor device
- resistance material
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 4
- 239000010703 silicon Substances 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000004020 conductor Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は抵抗回路網を備えてなる半導体装置に関するも
のである。
のである。
近年、半導体装置の応用分野の拡大はめざましいものが
あり、従来個別部品、またけ調整技術を用いて十分な精
度が必要とされる分野へと急速に浸透している。このよ
うな−例として、アナログ信号をデジタル信号に変換す
るアナログ・デジタル変換信号処理の分野について考え
てみると、アナログ信号の如き時間連続信号をデジタル
信号の如き時間離散信号に変換すること“になる。この
ためアナログ・デジタル変換回路には轟然サンプル・ホ
ールド回路が必要となる。アナログ信号をある周期でサ
ンプル月;−ルドレデジタル信号変換する際にはその変
換系の精度を確保するために折シ返しひずみ防止用フィ
ルタを用いてアナログ信号の帯域制限が必要となる。例
えは4KIIZのアナログ信号をデジタル信号に変換す
るときには125μsのサンプル・ホールド周期が折り
返しひずみ防止用として最低の周期となる すなわち、
折シ返しひずみをさけるためには入力されるアナログ信
号に帯域制限することが必要となる。この目的のため、
半導体装置として用いられてきた技術は、多結晶シリコ
ンまだは拡散を抵抗として用い、絶縁体を誘電体として
用いた容量によりCRフィルタを構成するのが通常であ
った。CRの時定数を太きくシ、フィルタの動作周波数
を低周波数領域まで拡けるためには、抵抗11.を大き
くするが容量Cを大きくするしかないのは明らかであろ
う。
あり、従来個別部品、またけ調整技術を用いて十分な精
度が必要とされる分野へと急速に浸透している。このよ
うな−例として、アナログ信号をデジタル信号に変換す
るアナログ・デジタル変換信号処理の分野について考え
てみると、アナログ信号の如き時間連続信号をデジタル
信号の如き時間離散信号に変換すること“になる。この
ためアナログ・デジタル変換回路には轟然サンプル・ホ
ールド回路が必要となる。アナログ信号をある周期でサ
ンプル月;−ルドレデジタル信号変換する際にはその変
換系の精度を確保するために折シ返しひずみ防止用フィ
ルタを用いてアナログ信号の帯域制限が必要となる。例
えは4KIIZのアナログ信号をデジタル信号に変換す
るときには125μsのサンプル・ホールド周期が折り
返しひずみ防止用として最低の周期となる すなわち、
折シ返しひずみをさけるためには入力されるアナログ信
号に帯域制限することが必要となる。この目的のため、
半導体装置として用いられてきた技術は、多結晶シリコ
ンまだは拡散を抵抗として用い、絶縁体を誘電体として
用いた容量によりCRフィルタを構成するのが通常であ
った。CRの時定数を太きくシ、フィルタの動作周波数
を低周波数領域まで拡けるためには、抵抗11.を大き
くするが容量Cを大きくするしかないのは明らかであろ
う。
従来、この目的のためには半導体面積を大きくとること
が必要であった。これをさけるだめには、多結晶シリコ
ンに拡散する不純物量・5・少なくした抵抗体が考えら
れるが、このような抵抗体のノート抵抗の変動は製造条
件により大幅な変動を示し、C)を時定数の制御性を改
善するの4・」、おのずから制限されることになる。−
1だC〜IO8等で使用されるPウェル、Nウェル領域
を用いた抵抗体も考えられるが、このような抵抗体は電
圧対抵抗の係敷が大きいこと、壕だ接合容量が大きいだ
め周波数特性の変動が太きい等の欠点を有していた。
が必要であった。これをさけるだめには、多結晶シリコ
ンに拡散する不純物量・5・少なくした抵抗体が考えら
れるが、このような抵抗体のノート抵抗の変動は製造条
件により大幅な変動を示し、C)を時定数の制御性を改
善するの4・」、おのずから制限されることになる。−
1だC〜IO8等で使用されるPウェル、Nウェル領域
を用いた抵抗体も考えられるが、このような抵抗体は電
圧対抵抗の係敷が大きいこと、壕だ接合容量が大きいだ
め周波数特性の変動が太きい等の欠点を有していた。
本発明はかかる欠点がなく、半導体面積を最小とし、比
精度の優れた抵抗体を多結晶シリコンを用いて構成する
ことが可能となり、半導体装置の応用分野の拡大に非常
に有用である。
精度の優れた抵抗体を多結晶シリコンを用いて構成する
ことが可能となり、半導体装置の応用分野の拡大に非常
に有用である。
本発明による半導体装置はシリコン基板上に形成された
酸化膜上の第1の多結晶シリコンにより構成された第1
抵抗体と、前記第1の多結晶シリコンと絶縁膜を介して
形成された第2の多結晶シリコンにより構成された第2
の抵抗体が、それぞれ相互に隣接して形成されたことを
特徴とする。
酸化膜上の第1の多結晶シリコンにより構成された第1
抵抗体と、前記第1の多結晶シリコンと絶縁膜を介して
形成された第2の多結晶シリコンにより構成された第2
の抵抗体が、それぞれ相互に隣接して形成されたことを
特徴とする。
以下、実施例に基づき本発明の詳細な説明する。
本発明は第1抵抗体層とするべき第1多結晶シリコンと
、第2抵抗体層とするべき第2多結晶シリコンを組合せ
ることにより半導体装置の面積を大幅に減小すると伴に
合成抵抗体の製造時に生ずる変動を最小限に制御できる
ことを特徴とするものであシ、その実施例の説明図を第
1図および第2図に示す。第1図は本発明の実施例の平
面図、第2図は第1図におけるx−x’断面の断面図を
それぞれ示している。シリコン基板上に熱酸化により形
成された酸化膜8上に形成された第1多結晶シリコン抵
抗体4および第1多結晶シリコン抵抗体を熱酸化後形成
された第2多結晶シリコン抵抗体すを相互に隣り合せに
形成し、しかるのちにコンタクト3を開け、□引出し導
体1および2、相互接続導体6および7により構成され
た抵抗の一実施例である。このような構成とすることに
より、従来、多結晶シリコンを写真蝕刻技術を用いて形
成する際に多結晶シリコンのひげ等で必要とされる間隔
が必要なくなり、半導体装置の面積を大きくとる必要が
ないことは明らか−1”ある。すなわち、第1多結晶シ
リコンを写真蝕刻技術で形成した後、酸化膜を形成して
後、第2多結晶シリコンを形成するため、第1多結晶シ
リコンと第2多結晶シリコン間に電気的導通は生じず、
このだめ、同一面積に約2倍の抵抗を作ることができる
。b′51多結晶多結晶ノリコン多結晶シリコンの間に
は酸化膜10が介在するため、電気的導通は生じない。
、第2抵抗体層とするべき第2多結晶シリコンを組合せ
ることにより半導体装置の面積を大幅に減小すると伴に
合成抵抗体の製造時に生ずる変動を最小限に制御できる
ことを特徴とするものであシ、その実施例の説明図を第
1図および第2図に示す。第1図は本発明の実施例の平
面図、第2図は第1図におけるx−x’断面の断面図を
それぞれ示している。シリコン基板上に熱酸化により形
成された酸化膜8上に形成された第1多結晶シリコン抵
抗体4および第1多結晶シリコン抵抗体を熱酸化後形成
された第2多結晶シリコン抵抗体すを相互に隣り合せに
形成し、しかるのちにコンタクト3を開け、□引出し導
体1および2、相互接続導体6および7により構成され
た抵抗の一実施例である。このような構成とすることに
より、従来、多結晶シリコンを写真蝕刻技術を用いて形
成する際に多結晶シリコンのひげ等で必要とされる間隔
が必要なくなり、半導体装置の面積を大きくとる必要が
ないことは明らか−1”ある。すなわち、第1多結晶シ
リコンを写真蝕刻技術で形成した後、酸化膜を形成して
後、第2多結晶シリコンを形成するため、第1多結晶シ
リコンと第2多結晶シリコン間に電気的導通は生じず、
このだめ、同一面積に約2倍の抵抗を作ることができる
。b′51多結晶多結晶ノリコン多結晶シリコンの間に
は酸化膜10が介在するため、電気的導通は生じない。
なお本実施例においては第1多結晶シリコン抵抗体と第
2多結晶シリコン抵抗体の形状が同一なものとして説明
し、取り出し部には第1多結晶シリコン抵抗体を用いて
説明しているが、本発明の実施に当っては第1多結晶7
リコン抵抗体とtP、 2多結晶シリコン抵抗体の形状
、本数によらず、隣接しで形成することにあり、特に低
周波数の応用に際しては、第1多結晶シリコン抵抗体と
第2多結晶−/リコン体が互に1なυ合うように形成す
ることも可能である。以上図面を用いて詳卸1に説明し
た如く、本発明を用いれは第1および第2多結晶シリコ
ン抵抗体を用いることにより、集積度の高い、製造誤差
の少ない半導体装置が実現でき、半導体装置の応用分野
の拡大に有効である。
2多結晶シリコン抵抗体の形状が同一なものとして説明
し、取り出し部には第1多結晶シリコン抵抗体を用いて
説明しているが、本発明の実施に当っては第1多結晶7
リコン抵抗体とtP、 2多結晶シリコン抵抗体の形状
、本数によらず、隣接しで形成することにあり、特に低
周波数の応用に際しては、第1多結晶シリコン抵抗体と
第2多結晶−/リコン体が互に1なυ合うように形成す
ることも可能である。以上図面を用いて詳卸1に説明し
た如く、本発明を用いれは第1および第2多結晶シリコ
ン抵抗体を用いることにより、集積度の高い、製造誤差
の少ない半導体装置が実現でき、半導体装置の応用分野
の拡大に有効である。
第1図および第2図はそれぞれ本発明の実施例の平面説
明図および断面説明図である。 1.2・・・・・・引出し導体、3・・・・・・コンタ
クト、4・・・・・・第1多結晶シリコン、5・・・・
・・第2多結晶シリコン、6.7・・・・・・相互接続
導体、8・・・・・・酸化膜、9・・・・・・/リコン
基板。 〜−ン・
明図および断面説明図である。 1.2・・・・・・引出し導体、3・・・・・・コンタ
クト、4・・・・・・第1多結晶シリコン、5・・・・
・・第2多結晶シリコン、6.7・・・・・・相互接続
導体、8・・・・・・酸化膜、9・・・・・・/リコン
基板。 〜−ン・
Claims (1)
- シリコン基板上に形成された酸化膜上の第1の多結晶シ
リコンによシ構成され/ζ第1抵抗体と、前記第1の多
結晶シリコンと絶縁膜を介して形成された第2の多結晶
シリコンにより構成された第2の抵抗体が、それぞれ相
互に隣接して形成されたことを特許とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9061182A JPS58207663A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置 |
US06/498,030 US4620212A (en) | 1982-05-28 | 1983-05-25 | Semiconductor device with a resistor of polycrystalline silicon |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9061182A JPS58207663A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58207663A true JPS58207663A (ja) | 1983-12-03 |
JPH0225260B2 JPH0225260B2 (ja) | 1990-06-01 |
Family
ID=14003271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9061182A Granted JPS58207663A (ja) | 1982-05-28 | 1982-05-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58207663A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060760A (en) * | 1997-08-13 | 2000-05-09 | Tritech Microelectronics, Ltd. | Optimal resistor network layout |
JP2008270757A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51150286A (en) * | 1975-06-18 | 1976-12-23 | Matsushita Electric Ind Co Ltd | Production method of semiconductor device |
-
1982
- 1982-05-28 JP JP9061182A patent/JPS58207663A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51150286A (en) * | 1975-06-18 | 1976-12-23 | Matsushita Electric Ind Co Ltd | Production method of semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6060760A (en) * | 1997-08-13 | 2000-05-09 | Tritech Microelectronics, Ltd. | Optimal resistor network layout |
JP2008270757A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8354724B2 (en) | 2007-03-26 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JPH0225260B2 (ja) | 1990-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4547961A (en) | Method of manufacture of miniaturized transformer | |
US4079507A (en) | Method of making silicon-insulator-polysilicon infrared imaging device with orientially etched detectors | |
GB1228903A (ja) | ||
US3475664A (en) | Ambient atmosphere isolated semiconductor devices | |
JPS58207663A (ja) | 半導体装置 | |
US3221215A (en) | Device comprising a plurality of electrical components | |
US4612521A (en) | Charge-coupled transversal filter | |
US3396312A (en) | Air-isolated integrated circuits | |
JP3028420B2 (ja) | 半導体集積装置 | |
JPS59191368A (ja) | 半導体装置 | |
JPS58207664A (ja) | 半導体装置 | |
US3233196A (en) | Integrated resistance-capacitance semiconductor frequency selective filter | |
JPS5890755A (ja) | 半導体装置 | |
JPS58164257A (ja) | 半導体装置 | |
JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
CA1223654A (en) | Integrated photo-responsive metal oxide semiconductor circuit | |
JPH0590502A (ja) | 半導体装置 | |
JPS63310156A (ja) | 集積回路 | |
JPS62234363A (ja) | 半導体集積回路 | |
JPS6412103B2 (ja) | ||
JPH0331017B2 (ja) | ||
JPS5916360A (ja) | 半導体装置 | |
JPS59104157A (ja) | 半導体装置 | |
JPH0834286B2 (ja) | 集積回路装置 | |
JPS5892272A (ja) | 負帰還型GaAsマイクロ波モノリシツク増幅回路装置 |