JPS59178005A - バイポ−ラトランジスタを有する差動増幅器 - Google Patents
バイポ−ラトランジスタを有する差動増幅器Info
- Publication number
- JPS59178005A JPS59178005A JP59051275A JP5127584A JPS59178005A JP S59178005 A JPS59178005 A JP S59178005A JP 59051275 A JP59051275 A JP 59051275A JP 5127584 A JP5127584 A JP 5127584A JP S59178005 A JPS59178005 A JP S59178005A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- pair
- transistor
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
- H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
- H03F3/45551—Measuring at the input circuit of the differential amplifier
- H03F3/4556—Controlling the common emitter circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45408—Indexing scheme relating to differential amplifiers the CMCL comprising a short circuited differential output of a dif amp as an addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の関連する技術分野
本発明は、バイポーラ動作特性を持ったトランノスタか
ら構成された差動増幅器に関する。
ら構成された差動増幅器に関する。
この差動増幅器は標章コンプリメンタｌ） ＭＯＳ（Ｃ
ＭＯＳ）技術とコンパチブルである。
ＭＯＳ）技術とコンパチブルである。
技術水準
集積電子回路が今日のように発達しだことによって、ア
ナログ機能とデジタル機能とを同じ回路で達成すること
に比較的関心がもたれている。・ぐイボーラ技術は純ア
ナログ回路に適しており、ＭＯＳ技術は回路のデジタル
部分が重要である場合に適している。−ζイポーラ技術
とＭＯＳ技術の利点を糾合せる試みが何度もなされてい
るが、これらの試みは既存の製造過程の変更を必要とし
、またはこれらの試みによるとデ・殉スの適用範囲が非
常に限られることになる。・ＳイボーラおよびＭＯＳデ
、Ｓイスを統合するように変更した製造過程の実例とし
ては、Ｍ、グーウイノシュとＲ，タウベネスト著のｒ
ＣＭＯＳ・アンド・コンプリメンタリ・アイソレイテッ
ド・・ぐイポーラ・ｌ・ランジスタ・モノリンツク・イ
ンテグレインヨン・７０ロセス」ツヤ−ナル・オプ・レ
イ・エレクトロケミカル・ンサエティ、ｖｏ１１２１、
Ａ８．１９８４年δ月の記事、およびオツド・Ｈ−／ヤ
ーデ・Ｊｎｒ。著の［パイモス・マイクロパワーＩ Ｃ
Ｊ ＩＥＥＥツヤ−ナル オブ。
ナログ機能とデジタル機能とを同じ回路で達成すること
に比較的関心がもたれている。・ぐイボーラ技術は純ア
ナログ回路に適しており、ＭＯＳ技術は回路のデジタル
部分が重要である場合に適している。−ζイポーラ技術
とＭＯＳ技術の利点を糾合せる試みが何度もなされてい
るが、これらの試みは既存の製造過程の変更を必要とし
、またはこれらの試みによるとデ・殉スの適用範囲が非
常に限られることになる。・ＳイボーラおよびＭＯＳデ
、Ｓイスを統合するように変更した製造過程の実例とし
ては、Ｍ、グーウイノシュとＲ，タウベネスト著のｒ
ＣＭＯＳ・アンド・コンプリメンタリ・アイソレイテッ
ド・・ぐイポーラ・ｌ・ランジスタ・モノリンツク・イ
ンテグレインヨン・７０ロセス」ツヤ−ナル・オプ・レ
イ・エレクトロケミカル・ンサエティ、ｖｏ１１２１、
Ａ８．１９８４年δ月の記事、およびオツド・Ｈ−／ヤ
ーデ・Ｊｎｒ。著の［パイモス・マイクロパワーＩ Ｃ
Ｊ ＩＥＥＥツヤ−ナル オブ。
ソリッド・ステート・サーキット、Ｖｏｌ ５Ｃ−１３
、Ａ６．．１９７８年１２月の記事を参照されたい。
、Ａ６．．１９７８年１２月の記事を参照されたい。
製造過程の変更は、実際には、コストを増大させ、かつ
回路素子の製造能力を低減させるような補完的な製造段
階を要する。
回路素子の製造能力を低減させるような補完的な製造段
階を要する。
ＭＯ８技術で製作できるパイ２−ラブ・Ｓイスは、特に
Ｙａｎｎｉｓ Ｐ Ｔｓｉｖｉｄｉｓ ｅｔ ａｌ著の
「ア−ＣＭＯ８・ボルテージ・リファレンスＪ ＴＥＥ
Ｅジャーナル・オプ・ソリッド・ステート・サーキソノ
、Ｖｏｌｓｃ＝１３．扁６，１９７８年１２月の論文、
およびＥｒ１ｃ Ａ Ｖｉｔｔｏｚ ｅｔ ａｌ著の［
ア−ａつ・ボルテージ・０ＭＯ８・）ζンド・ギャップ
、リファレンス」同ＶｏＩＳＣ−１４．Ａ３，１９７９
年６月の論文において既に提案されている。これらの論
文に記載され、しばしば「ＭＯＳサブストレートトラン
ジスタ」と呼ばれるデバイスは、第１図に示されている
。ｎ形のサブストレート工にｐ形凹入拡散領域２が形成
されている。ｐ凹入拡散領域２内のｎ十拡散領域４は、
エミッタとして用いる電極に接続されており、凹入拡散
領域２内のｐ十領域３はベース電極Ｂに接続されており
、ｎ−サブストレート１内のｎ＋領域５はコレクタ電極
Ｃに接続されている。このように形成されたｓ＋イポー
ラトランジスタのコレクタＣはサブストレートの電位に
おかれ、サブストレートは電源の正電圧に印加接続され
ている。そのようなデ・ぐイスの適用範囲は限られてい
る。
Ｙａｎｎｉｓ Ｐ Ｔｓｉｖｉｄｉｓ ｅｔ ａｌ著の
「ア−ＣＭＯ８・ボルテージ・リファレンスＪ ＴＥＥ
Ｅジャーナル・オプ・ソリッド・ステート・サーキソノ
、Ｖｏｌｓｃ＝１３．扁６，１９７８年１２月の論文、
およびＥｒ１ｃ Ａ Ｖｉｔｔｏｚ ｅｔ ａｌ著の［
ア−ａつ・ボルテージ・０ＭＯ８・）ζンド・ギャップ
、リファレンス」同ＶｏＩＳＣ−１４．Ａ３，１９７９
年６月の論文において既に提案されている。これらの論
文に記載され、しばしば「ＭＯＳサブストレートトラン
ジスタ」と呼ばれるデバイスは、第１図に示されている
。ｎ形のサブストレート工にｐ形凹入拡散領域２が形成
されている。ｐ凹入拡散領域２内のｎ十拡散領域４は、
エミッタとして用いる電極に接続されており、凹入拡散
領域２内のｐ十領域３はベース電極Ｂに接続されており
、ｎ−サブストレート１内のｎ＋領域５はコレクタ電極
Ｃに接続されている。このように形成されたｓ＋イポー
ラトランジスタのコレクタＣはサブストレートの電位に
おかれ、サブストレートは電源の正電圧に印加接続され
ている。そのようなデ・ぐイスの適用範囲は限られてい
る。
標準的なＭＯ８技術と完全にコンパチブルであり、かつ
第１図のＭＯＳサブストレートトランノスタのような適
用上の制限がないバイポーラトランジスタの特性を持っ
たデ・Ｓイスの別の実例が第２図に示されている。ｐ形
の凹入拡散領域１１は、例えば拡散によってｎ形のサブ
ヌトレ−４１０に作られている。ｐ形凹入拡散領域１１
はｐ十形の拡散領域１２を介してベース電極Ｂに接続さ
れておりｎ十形の拡散領域１３はコレクタ電極Ｃに接続
され、ｎ十形の拡散領域１４はエミッタ電極Ｅに接続さ
れている。金属またはドーピングした多結晶シリコンの
ケ゛−ト１６は、２つの拡散領域１３．１４間の領域上
の絶縁酸化物１５上方に設けられて、ケ゛−ト電極Ｇに
接続されている。ザブストレート１０は、ｎ十形の拡散
領域１７を介して電極Ｓに接続されている。
第１図のＭＯＳサブストレートトランノスタのような適
用上の制限がないバイポーラトランジスタの特性を持っ
たデ・Ｓイスの別の実例が第２図に示されている。ｐ形
の凹入拡散領域１１は、例えば拡散によってｎ形のサブ
ヌトレ−４１０に作られている。ｐ形凹入拡散領域１１
はｐ十形の拡散領域１２を介してベース電極Ｂに接続さ
れておりｎ十形の拡散領域１３はコレクタ電極Ｃに接続
され、ｎ十形の拡散領域１４はエミッタ電極Ｅに接続さ
れている。金属またはドーピングした多結晶シリコンの
ケ゛−ト１６は、２つの拡散領域１３．１４間の領域上
の絶縁酸化物１５上方に設けられて、ケ゛−ト電極Ｇに
接続されている。ザブストレート１０は、ｎ十形の拡散
領域１７を介して電極Ｓに接続されている。
この構造は、このようにして形成されたトランジスタが
ラテラル構造を有している点で第１図の構造とは異なっ
ている。ダート電極Ｇけ、拡散領域１３．１４間の領域
の導電形の反転を導電 止するのに充分な負の程度の位におかれている。
ラテラル構造を有している点で第１図の構造とは異なっ
ている。ダート電極Ｇけ、拡散領域１３．１４間の領域
の導電形の反転を導電 止するのに充分な負の程度の位におかれている。
例えば、この領域に注入されたｐ形不純物によって、拡
散領域１３．１４間の領域にチャンネルの形成を阻止し
うる場合に限ってケ゛−１−１６を省くととかてきる。
散領域１３．１４間の領域にチャンネルの形成を阻止し
うる場合に限ってケ゛−１−１６を省くととかてきる。
凹入拡散領域Ｔ］−とザブストレート１０とのｐ−ｎ接
合部は、逆方向にバイアスされている。ｎ＋ ｐエミツ
ク接合部が順方向にバイアスされている場合、電子は凹
入拡散領域１１（ベース電極Ｂに接続されている）の中
に放出され、電流の相当部分はコレクタＣ（ｎ ＋ ｐ
コレクタ接合部は逆方向にノミイアスされている）に流
れる。それ故、この・８イ、ＩＰ−ラトランジスタに対
しては電流増幅率α＝−Ｔｏ／Ｉ９を定めることができ
る：その際、１つはエミッタ電流を示し、■ｏはコレク
タ電流を示す。αは常に１より小さい。他方、β電流増
幅率β： Ｔ ｏ／Ｉ 。
合部は、逆方向にバイアスされている。ｎ＋ ｐエミツ
ク接合部が順方向にバイアスされている場合、電子は凹
入拡散領域１１（ベース電極Ｂに接続されている）の中
に放出され、電流の相当部分はコレクタＣ（ｎ ＋ ｐ
コレクタ接合部は逆方向にノミイアスされている）に流
れる。それ故、この・８イ、ＩＰ−ラトランジスタに対
しては電流増幅率α＝−Ｔｏ／Ｉ９を定めることができ
る：その際、１つはエミッタ電流を示し、■ｏはコレク
タ電流を示す。αは常に１より小さい。他方、β電流増
幅率β： Ｔ ｏ／Ｉ 。
は、非常に高い値となり、それにより、このデ・ぐイス
は実際に充分有用なものとなる。このデバイスは所定の
使用例において通常の・ζイボーラトランノスタの代り
に申し分なく使うことができるけれども、α電流利得の
値が低く且制御特性が悪いため従来の設計のバイポーラ
回路を使うことができない他の使用例もある。使用例の
一例をあげると、特にその種のデ・ζイスを集体化した
差動増幅器に使いたい場合がある。
は実際に充分有用なものとなる。このデバイスは所定の
使用例において通常の・ζイボーラトランノスタの代り
に申し分なく使うことができるけれども、α電流利得の
値が低く且制御特性が悪いため従来の設計のバイポーラ
回路を使うことができない他の使用例もある。使用例の
一例をあげると、特にその種のデ・ζイスを集体化した
差動増幅器に使いたい場合がある。
差動増幅器とは、エミッタが電流源に接続され、かつコ
レクタ電流が、トランジスタのベースに供給される信号
によって決められるトランジスタの対（所謂ディンアレ
ンシアル・Ｋア）を含む回路のことである。その種の回
路は、一般に２つの信号間の差を増幅するために使われ
ており、この場合出力量は電圧である。捷だ回路は所肥
「カレントスイッチ」として作動するように構成でき、
この場合、出力量を電流にすることができる。
レクタ電流が、トランジスタのベースに供給される信号
によって決められるトランジスタの対（所謂ディンアレ
ンシアル・Ｋア）を含む回路のことである。その種の回
路は、一般に２つの信号間の差を増幅するために使われ
ており、この場合出力量は電圧である。捷だ回路は所肥
「カレントスイッチ」として作動するように構成でき、
この場合、出力量を電流にすることができる。
発明の目的
本発明の１つの課題は、電流増幅率αが低く且つ定ｔ、
ｂの悪いパイホーラブ・ζイスを用いて製作するととが
できる差動増幅器を提供することにある。本発明の他の
課題は、標準ＣＭＯ３技術と完全にコン・やチプルであ
る差動増幅器を提供することにある。。
ｂの悪いパイホーラブ・ζイスを用いて製作するととが
できる差動増幅器を提供することにある。本発明の他の
課題は、標準ＣＭＯ３技術と完全にコン・やチプルであ
る差動増幅器を提供することにある。。
発明の構成
本発明によると、この課題は、バイポーラ動作特性を持
った第１の対のトランジスタを設け、第１の対のトラン
ジスタの各エミッタを相互に接続し、第１の対のトラン
ジスタの各コレクタを各負荷要素に接続し、第１の対の
トランジスタの少なくとも一方のベースが差動増幅器の
入力側を構成しており、第１の対のトランジスタと実質
的に同一の別のトランジスタの第２の対を設け、第２の
対のトランジスタの各エミッタを第１の対のトランジス
タの各エミッタと接続し、第２の対のトランジスタの各
ベースを第１の対のトランジスタの各ベースとそれぞれ
接続し、第２の対のトランジスタの各コレクタ回路に第
１の電流源によって給電し、第２の対のトランジスタの
各コレクタ回路と、第１および第２の対のトランジスタ
の各エミッタに共通々回路点との間に制御回路を設け、
この制御回路によって、第１の電流源によって第２の対
のトランジスタの各コレクタ回路に給電される電流に等
しい第１の対のトランジスタの各コレクタ電流の和を維
持することにより解決される。
った第１の対のトランジスタを設け、第１の対のトラン
ジスタの各エミッタを相互に接続し、第１の対のトラン
ジスタの各コレクタを各負荷要素に接続し、第１の対の
トランジスタの少なくとも一方のベースが差動増幅器の
入力側を構成しており、第１の対のトランジスタと実質
的に同一の別のトランジスタの第２の対を設け、第２の
対のトランジスタの各エミッタを第１の対のトランジス
タの各エミッタと接続し、第２の対のトランジスタの各
ベースを第１の対のトランジスタの各ベースとそれぞれ
接続し、第２の対のトランジスタの各コレクタ回路に第
１の電流源によって給電し、第２の対のトランジスタの
各コレクタ回路と、第１および第２の対のトランジスタ
の各エミッタに共通々回路点との間に制御回路を設け、
この制御回路によって、第１の電流源によって第２の対
のトランジスタの各コレクタ回路に給電される電流に等
しい第１の対のトランジスタの各コレクタ電流の和を維
持することにより解決される。
実施例の説明
第３図は、本発明の実施例の差動増幅器の回路略図を示
す。第３図に示した差動増幅器（ｔす、ｎｐｎ形の２つ
のパイボーラトランノスタＴ土。
す。第３図に示した差動増幅器（ｔす、ｎｐｎ形の２つ
のパイボーラトランノスタＴ土。
Ｔ２を有している。・ぐイポーラトランノスタＴｌ。
Ｔ２のエミッタは相互に接続されており、コレクタはそ
れぞれ負荷旺を介して給電電圧源端子ｖＣｏに接続され
ており、）・ランノスタＴ１のベースは入力端子Ｅ＋と
接続され、トランジスタＴ２のベースは入力端子Ｅ−と
接続されている。トランジスタＴ２のコレクタは、出力
量１子ＳＯに接続されている。回路が通常のバイポーラ
技術で作られている場合、エミッタ電流の和は、エミッ
タと直列に接続された電流源によって固定されている。
れぞれ負荷旺を介して給電電圧源端子ｖＣｏに接続され
ており、）・ランノスタＴ１のベースは入力端子Ｅ＋と
接続され、トランジスタＴ２のベースは入力端子Ｅ−と
接続されている。トランジスタＴ２のコレクタは、出力
量１子ＳＯに接続されている。回路が通常のバイポーラ
技術で作られている場合、エミッタ電流の和は、エミッ
タと直列に接続された電流源によって固定されている。
各トランジスタの電流増幅率αは極めてｌに近いので、
コレクタ電流の和も同様に一定であり、決１つだ値をと
る。しかし、パイポーラトランジスタが、第２図のトラ
ンジスタの様にＭＯ３技術で作られている場合、電流増
幅率αばｌよシかな９小さいだけでなく、各ウェファ毎
に異なっている。それ故、この場合、通常の回路の」ｒ
１合と同じバイアス法を使うことはできない。
コレクタ電流の和も同様に一定であり、決１つだ値をと
る。しかし、パイポーラトランジスタが、第２図のトラ
ンジスタの様にＭＯ３技術で作られている場合、電流増
幅率αばｌよシかな９小さいだけでなく、各ウェファ毎
に異なっている。それ故、この場合、通常の回路の」ｒ
１合と同じバイアス法を使うことはできない。
従って、本発明によると、２つのトランジスタＴｌ、Ｔ
２からなる第１のトランジスタ対と実質的に同一の別の
２つのトランジスタＴ３゜Ｔ４と共働させることが提案
されている。トランジスタＴ３ 、Ｔ４の各ベース電極
およびエミッタ電極はトランジスタＴｌ、Ｔ２のベース
電極およびエミッタ電極に対応して接続されている。ト
ランジスタＴ３ 、Ｔ４のコレクタは相互に接続されて
おり、電流工０を供給する電流源ＧＯＫよって給電され
ている。トランジスタＴ３、Ｔ４のコレクタの共通接続
点は接続線２０を介してトランスコンダクタンス増幅器
Ａの入力側に接続されている。どの増幅器Ａはその出力
側に電流■が流れるようにする。この電流■は増幅器Ａ
の入力側に印加される電圧Ｖに従って増加する。増幅器
Ａの出力電流丁は、接続線３０に流入するトランジスタ
Ｔ１〜Ｔ４の各エミッタ電流の和を表わす。この回路装
置が適切に設泪され、かつトランジスタＴｌ−Ｔ４（Ｄ
−ｙレフタルエミッタ電圧が１０分の数汁ξルトより高
ければ回路装置は次のよう々平衡点Ｐを有している。そ
の平衡点Ｐでは、ｉ ｃ ］−＋４ ｃ２＝ ＴＣ３４
＝ Ｉ。
２からなる第１のトランジスタ対と実質的に同一の別の
２つのトランジスタＴ３゜Ｔ４と共働させることが提案
されている。トランジスタＴ３ 、Ｔ４の各ベース電極
およびエミッタ電極はトランジスタＴｌ、Ｔ２のベース
電極およびエミッタ電極に対応して接続されている。ト
ランジスタＴ３ 、Ｔ４のコレクタは相互に接続されて
おり、電流工０を供給する電流源ＧＯＫよって給電され
ている。トランジスタＴ３、Ｔ４のコレクタの共通接続
点は接続線２０を介してトランスコンダクタンス増幅器
Ａの入力側に接続されている。どの増幅器Ａはその出力
側に電流■が流れるようにする。この電流■は増幅器Ａ
の入力側に印加される電圧Ｖに従って増加する。増幅器
Ａの出力電流丁は、接続線３０に流入するトランジスタ
Ｔ１〜Ｔ４の各エミッタ電流の和を表わす。この回路装
置が適切に設泪され、かつトランジスタＴｌ−Ｔ４（Ｄ
−ｙレフタルエミッタ電圧が１０分の数汁ξルトより高
ければ回路装置は次のよう々平衡点Ｐを有している。そ
の平衡点Ｐでは、ｉ ｃ ］−＋４ ｃ２＝ ＴＣ３４
＝ Ｉ。
いる。この平衡点ては、増幅器への入力側の電圧Ｖは値
■０をとる。
■０をとる。
第３図のトランジスタＴｌ〜Ｔ４は４ｆｉ 通ＬＤパイ
、＋？−ラトランジスタとして示されているけれども、
第３図の回路装置は、特に第２図に示したトランジスタ
のように、電流増幅率αがよくないトランジスタの場合
に一層適していることが明らかである。第２図に示され
ているようなトランジスタを使用する場合、このトラン
ジスタはダート電極（第２図の端子Ｇ）とザブストレー
ト（第２図の端子Ｓ）に接続された電極とを含んでいる
。トランジスタＴｌ〜Ｔ４のそれぞれに対して、ケ゛−
トによって被われた領域の導電形が反転しないようにす
るために、ケ゛−ト電極の電位をエミッタに対して十分
負にする必要がある。実際には、とのケ゛−ト電極は回
路の負の給電端子（第３図の端子０）に接続することが
できる。サブストレートに接続した電極は、トランジス
タＴ工〜Ｔ４のそれぞれに対して、凹入拡散領域１１と
ザブストレートｌ○との接合部（第２図）が逆バイアス
されるような電位にしなければならない。実際には、ザ
ブストし、−トは回路の正の給電端子■。０に接続する
ことができる。ｌ・ランノスタＴｌ、Ｔ２のコレクタに
直列接続された負荷抵抗ＲＬは、ダイオードのように接
続されたＭＯＳ トランジスタによって、またはその他
の等測的技術手段によって実現するととができる。特に
、これらの負荷素子は、トランジスタＴｌ、Ｔ２のコレ
クタに所定の電流を供給する能動回路によって構成して
もよい。
、＋？−ラトランジスタとして示されているけれども、
第３図の回路装置は、特に第２図に示したトランジスタ
のように、電流増幅率αがよくないトランジスタの場合
に一層適していることが明らかである。第２図に示され
ているようなトランジスタを使用する場合、このトラン
ジスタはダート電極（第２図の端子Ｇ）とザブストレー
ト（第２図の端子Ｓ）に接続された電極とを含んでいる
。トランジスタＴｌ〜Ｔ４のそれぞれに対して、ケ゛−
トによって被われた領域の導電形が反転しないようにす
るために、ケ゛−ト電極の電位をエミッタに対して十分
負にする必要がある。実際には、とのケ゛−ト電極は回
路の負の給電端子（第３図の端子０）に接続することが
できる。サブストレートに接続した電極は、トランジス
タＴ工〜Ｔ４のそれぞれに対して、凹入拡散領域１１と
ザブストレートｌ○との接合部（第２図）が逆バイアス
されるような電位にしなければならない。実際には、ザ
ブストし、−トは回路の正の給電端子■。０に接続する
ことができる。ｌ・ランノスタＴｌ、Ｔ２のコレクタに
直列接続された負荷抵抗ＲＬは、ダイオードのように接
続されたＭＯＳ トランジスタによって、またはその他
の等測的技術手段によって実現するととができる。特に
、これらの負荷素子は、トランジスタＴｌ、Ｔ２のコレ
クタに所定の電流を供給する能動回路によって構成して
もよい。
注目すべき点は同じ対のトランジスタ（ＴＩとＴ３ない
しＴ２とＴ４）の各ベースは相互に接続されているので
、これらのトランジスタは同じ凹入拡散領域１１に製造
することができることである。
しＴ２とＴ４）の各ベースは相互に接続されているので
、これらのトランジスタは同じ凹入拡散領域１１に製造
することができることである。
第４ａ図は、第３図の増幅器Ａの実施例を示し、第４ｂ
図は、第４ａ図の回路の特性曲線を示す。第４ａ図の増
幅器Ａは、回路の給電端子間に設けられた電流源怖と直
列に接続されたｐチャネル型ＭＯＳトランジスタＴ５を
有している。
図は、第４ａ図の回路の特性曲線を示す。第４ａ図の増
幅器Ａは、回路の給電端子間に設けられた電流源怖と直
列に接続されたｐチャネル型ＭＯＳトランジスタＴ５を
有している。
接続線２０を介してトランジスタＴ３．Ｔ４（第３図）
の各コレクタと接続されたＭＯＳトランノスタＴ５のケ
゛−トには、電位Ｖが加わる。接続線３０に流れる増幅
器の出力電流工は、■＝Ｉ−ＩＤ５である。但し、Ｉ、
ｄ−１電流源Ｇ、によって供給される電流であり、ＩＤ
５ばＭＯＳ ＋−ランクスタＴ５のドレイン電流である
。増幅器Ａの入力電圧■の関数としての出力電流１の変
化が、値のとき、平衡する。その際、入力電圧■は■０
によって、この出力電流を電流■０の制御下におくこと
ができることは明らかである。
の各コレクタと接続されたＭＯＳトランノスタＴ５のケ
゛−トには、電位Ｖが加わる。接続線３０に流れる増幅
器の出力電流工は、■＝Ｉ−ＩＤ５である。但し、Ｉ、
ｄ−１電流源Ｇ、によって供給される電流であり、ＩＤ
５ばＭＯＳ ＋−ランクスタＴ５のドレイン電流である
。増幅器Ａの入力電圧■の関数としての出力電流１の変
化が、値のとき、平衡する。その際、入力電圧■は■０
によって、この出力電流を電流■０の制御下におくこと
ができることは明らかである。
第５ａ図は、増幅器Ａの別の実施例を示し、第５ｂ図は
、第５ａ図の回路の特性曲線を示す。
、第５ａ図の回路の特性曲線を示す。
第５ａ図の増幅器Ａは、ｎチャンネル形ＭＯ３トランジ
スタＴ５を含んでいる。このＭＯＳ トランジスタＴ５
のソースは、給電端子Ｏに対して電位ｖｐにされている
。’ＭＯＳトランジスタＴ５のドレイン電流ＩＤ５ば、
２つのカーレントミラーを介して出力電流工に変換され
ている。第１のカーレントミラーはｐチャンネル形ＭＯ
３トランジスタＴ６ 、Ｔ７から構成され、第２のカー
レントミラーはｎチャンネル形ＭＯ８トランジスタＴ８
、Ｔ９から構成されている。第５ｂ図は、トランジスタ
Ｔ５のダート電圧Ｖの関数として増幅器Ａの出力電流■
の変化を示す。座標■０と電圧Ｖ、は、１０分の数ゼル
トより大きな、トランジスタＴ３ 、Ｔ４のコレクター
エミッタ電圧を確保するのに充分な高さでなければなら
ない。
スタＴ５を含んでいる。このＭＯＳ トランジスタＴ５
のソースは、給電端子Ｏに対して電位ｖｐにされている
。’ＭＯＳトランジスタＴ５のドレイン電流ＩＤ５ば、
２つのカーレントミラーを介して出力電流工に変換され
ている。第１のカーレントミラーはｐチャンネル形ＭＯ
３トランジスタＴ６ 、Ｔ７から構成され、第２のカー
レントミラーはｎチャンネル形ＭＯ８トランジスタＴ８
、Ｔ９から構成されている。第５ｂ図は、トランジスタ
Ｔ５のダート電圧Ｖの関数として増幅器Ａの出力電流■
の変化を示す。座標■０と電圧Ｖ、は、１０分の数ゼル
トより大きな、トランジスタＴ３ 、Ｔ４のコレクター
エミッタ電圧を確保するのに充分な高さでなければなら
ない。
第６図は、ＭＯＳトランジスタＴ５の電圧源を、差動増
幅器の入力端子Ｅ（第３図）に印加される入力電圧のレ
ベルで制御する手段を示す。入力端子Ｅ−は、ｐチャン
ネル形ＭＯＳトシンノスタＴ１００ケゞ−トに接続され
ている。このＭＯＳ トランジスタＴＩＯのドレインは
、回路の端子Ｏに接続されており、ソースはＭＯＳ ト
ランジスタＴ５のソースと接続されている。このように
して、ＭＯＳ トランジスタＴ５のソースの、端子Ｏに
対する電圧Ｖｐは、差動増幅器の入力電圧によって制御
できる。
幅器の入力端子Ｅ（第３図）に印加される入力電圧のレ
ベルで制御する手段を示す。入力端子Ｅ−は、ｐチャン
ネル形ＭＯＳトシンノスタＴ１００ケゞ−トに接続され
ている。このＭＯＳ トランジスタＴＩＯのドレインは
、回路の端子Ｏに接続されており、ソースはＭＯＳ ト
ランジスタＴ５のソースと接続されている。このように
して、ＭＯＳ トランジスタＴ５のソースの、端子Ｏに
対する電圧Ｖｐは、差動増幅器の入力電圧によって制御
できる。
第７ａ図は、増幅器Ａの別の実施例を示し、第７ｂ図は
、第７ａ図の回路の特性曲線を示す。
、第７ａ図の回路の特性曲線を示す。
第７ａ図の増幅器Ａは、ｎチャンネル形ＭＯ８トランジ
スタＴ５を含んでいる。このＭＯＳ ＋−ランジスタＴ
５は、コモンドレインモードで作動され、トランジスタ
Ｔｌｌ、Ｔ１２によって構成されたカーレントミラーに
よって負荷される。
スタＴ５を含んでいる。このＭＯＳ ＋−ランジスタＴ
５は、コモンドレインモードで作動され、トランジスタ
Ｔｌｌ、Ｔ１２によって構成されたカーレントミラーに
よって負荷される。
ＭＯＳトランジスタＴ５のケ゛−トの入力電圧Ｖは、の
ケ゛−ト〜ノース電圧の和に等しい。但し、Ｋはトラン
ジスタＴｌ１ＸＴ１２によって構成されたカーレントミ
ラーの各電流の比である。出平衡電圧ＶＯは、ＭＯＳ
トランジスタＴ５とＴ １１との間に付加した１つまた
は複数の、電圧降下を生じさせる素子によって増大させ
ることができる。この素子は、例えばダイオードのよう
に接続したトランジスタＴ１３ 、Ｔ１４でアリ、第７
ａ図に破線で示されている。
ケ゛−ト〜ノース電圧の和に等しい。但し、Ｋはトラン
ジスタＴｌ１ＸＴ１２によって構成されたカーレントミ
ラーの各電流の比である。出平衡電圧ＶＯは、ＭＯＳ
トランジスタＴ５とＴ １１との間に付加した１つまた
は複数の、電圧降下を生じさせる素子によって増大させ
ることができる。この素子は、例えばダイオードのよう
に接続したトランジスタＴ１３ 、Ｔ１４でアリ、第７
ａ図に破線で示されている。
本発明は、特別な実施例に限って記載されているが、前
述の実施例に制限されず、特許請求の範囲を逸脱しない
限りで変更ないし変形することができることは明らかで
ある。実際には、ｐ形すブストレートおよびｎ形凹入拡
散領域を使ったＭＯＳ技術の場合にも同様に本発明の装
置を構成することができることは明らかである。
述の実施例に制限されず、特許請求の範囲を逸脱しない
限りで変更ないし変形することができることは明らかで
ある。実際には、ｐ形すブストレートおよびｎ形凹入拡
散領域を使ったＭＯＳ技術の場合にも同様に本発明の装
置を構成することができることは明らかである。
更に、第２図に示した特別なパイホーラブ・Ｓイスと接
続される異なった実施例が記載されているが、本発明は
一般にどのようなバイポーラデバイスにも使用でき、特
に電翳青が低くて十分に制御できない場合に使用できる
ことは容易にわかる。
続される異なった実施例が記載されているが、本発明は
一般にどのようなバイポーラデバイスにも使用でき、特
に電翳青が低くて十分に制御できない場合に使用できる
ことは容易にわかる。
第１図は、公知・ζイポーラＭＯＳサブストレートトラ
ンノスタの構造図、第２図は、ＭＯ３形技術によって製
造した別の・ζイボ−ラド？ンノスタの構造図、第３図
は、本発明の実施例の差動増幅器の略図、第４ａ図は、
第３図の増幅器Ａの実施例を示す図、第４ｂ図は第４ａ
図の特性曲線図、第５ａ図、第７ａ図は、第３図の増幅
器Ａの別の実施例を示す図、第５ｂ図は第５ａ図の特性
曲線図、第７ｂ図は第７ａ図の特性曲線図、第６図は、
第５ａ図の回路の変形実施し１］を示す図である。 １．１０ サブストレート、２，１１・・凹入拡散領
域、Ｇ Ｏ、Ｇ、−電流源、Ａ 増幅器、■。 電圧源。 ＩＧ−Ｉ Ｆ／Ｇ−２ ＦＩＧ−４ａ ＦＩＧ−ｔｂＦＩ
Ｇ−５ａ ＦＩＧ−５ｂ
ンノスタの構造図、第２図は、ＭＯ３形技術によって製
造した別の・ζイボ−ラド？ンノスタの構造図、第３図
は、本発明の実施例の差動増幅器の略図、第４ａ図は、
第３図の増幅器Ａの実施例を示す図、第４ｂ図は第４ａ
図の特性曲線図、第５ａ図、第７ａ図は、第３図の増幅
器Ａの別の実施例を示す図、第５ｂ図は第５ａ図の特性
曲線図、第７ｂ図は第７ａ図の特性曲線図、第６図は、
第５ａ図の回路の変形実施し１］を示す図である。 １．１０ サブストレート、２，１１・・凹入拡散領
域、Ｇ Ｏ、Ｇ、−電流源、Ａ 増幅器、■。 電圧源。 ＩＧ−Ｉ Ｆ／Ｇ−２ ＦＩＧ−４ａ ＦＩＧ−ｔｂＦＩ
Ｇ−５ａ ＦＩＧ−５ｂ
Claims (1)
- 【特許請求の範囲】 エ パイ１−ラ動作特性を持った第１の対のトランジス
タを設け、第１の対のトランジスタの各エミッタを相互
に接続し、第１の対のトランジスタのコレクタを負荷要
素に接続し、第１の対のトランジスタの少なくとも一方
のベースが差動増幅器の入力側を構成しており、第１の
対のトランジスタと実質的に同一の別のトランジスタの
第２の対を設け、第２の対のトランジスタのエミッタを
第１の対のトラン）スタのエミッタと接続し、第２の対
のトランジスタの各べ一゛スを第１の対のトランジスタ
の各ベースとそれぞれ接続し、第２の対のトランジスタ
の各コレクタ回路に第１の電流源によって給電し、第２
の対のトランジスタのコレクタ回路と、前記第１および
第２の対のトランジスタの各エミッタに共辿々回路点と
の間に制御回路を設け、該制御回路によって、第１の電
流源によって給電される電流に等しい第１の対のトラン
ジスタの各コレクタ電流の和を維持することを特徴とす
る差動増幅器。 ２ 制御回路をトランスコンダクタンスないし可変コン
ダクタンス増幅器によって構成し、該増幅器は、その入
力側に印加される第２の対のトランジスタの各コレクタ
回路に共通な回路点の電圧に従って増大する電流を給電
する特許請求の範囲第１項記載の差動増幅器。 ３ トランスコンダクタンス増幅器は第１のＭＯＳ ）
ランノスタを含み、該ＭＯ８ｔ・ランノスタのケ゛−１
を第２の対のトランジスタの各コレクタ回路に共通な回
路点に接続し、前記ＭＯ３）ランノスタのソースを差動
増幅器の第１の電源端子に接続し、前記ＭＯ８トランジ
スタのドレインを第１と第２の対のトランジスタの各エ
ミッタに共通な回路点に接続し、第２の電流源を前記第
１のＭＯＳ トランジスタのドレインと第２の電源端子
との間に接続し、より大きくし、その際、ＩＯは第１の
電流源によって給電される電流、αは第１と第２の対の
各トランジスタのコレクタ電流とエミッタ電流との比で
ある特許請求の範囲第２項記載の差動増幅器。 牛 トランスコンダクタンス増幅器は第１のＭＯＳ ）
ランメンタを含み、該ＭＯＳトランジスタのケ゛−トを
第２の対のトランジスタの各コレクタ回路に共通な回路
点に接続し、前記ＭＯＳトランジスタのソースを電圧源
に接続し、前記ＭＯＳ ｌ−ランメンタのドレインを２
つのカーレンｌ−ミラーを介して第１と第２の対のトラ
ンジスタの各エミッタに共通な回路点に接続した特許請
求の範囲第２項記載の差動増幅器。 ５ 電圧源を、第１のＭＯＳ ）ランジスタの導電形と
は反対の導電形の第２のＭＯＳ ）ランジスタによって
構成し、該第２のＭＯＳ ＋−ランノスタのソースを第
１のＭＯＳトランジスタのノースに接続し、第２のＭＯ
Ｓ トランジスタのドレインを電源端イと接続し、第２
のＭＯＳ ＋−ランノスタのケ’−１・を第１の対の各
トランジスタのうち一方のトランジスタのベースに接続
した特許請求の範囲第４項記載の差動増幅器。 ６、トランスコンダクタンス増幅器は第１のＭＯＳトラ
ンジスタを含み、該ＭＯ８）ランジスタのケ８−トを第
２の対のトランノスタの各コレクタ回路に共通な回路点
に接続し、そのドレインを差動増幅器の電源端子に接続
し、そのソースをカーレントミラーを介して第１と第２
の対のトランジスタの各エミッタに共通な点に接続した
特許請求の範囲第２項記載の差動増幅器。 ７ 電圧降下を生じさせる少なくとも１つの素子を、第
１のＭＯＳ ）ランメンタのソースとカーレントミラー
との間に接続した特許請求の範囲第６項記載の差動増幅
器。 ８ 第１と第２の対の各トランジスタをそれぞれＭＯＳ
）ランジスタ構造にし、該ＭＯＳトランジスタ構造は第
１の導電形のサブストレートに形成されており、前記Ｍ
Ｏ３）ランジスタ構造は第２の導電形の凹入拡散領域を
含み、第１の導電形の第１と第２の領域を前記凹入拡散
領域に形成し、前記第１の領域と前記第２の領域とを分
離している前記凹入拡散領域の領域を絶縁ケ゛−トによ
って少なくとも部分的に被い、前記第１の領域はトラン
ジスタのエミッタを構成し、前記第２の領域けトランノ
スタのコレクタを構成し、前記凹入拡散領域はトランジ
スタのベースを構成し、ケゞ−トとサブストレートへの
バイアス印加の際、ケ８−トの下側の領域の導電形が反
転せず、かつザブストレートと前記凹入拡散領域によっ
て形成された接合部が常時逆に・ミイアスされているよ
うにした特許請求の範囲第１項記載の差動増幅器。 ９ 第２の対の各トランジスタはサブストレートの共通
の凹入拡散領域に設けられている特許請求の範囲第８項
記載の差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH1492/83-1 | 1983-03-18 | ||
| CH1492/83A CH651160A5 (fr) | 1983-03-18 | 1983-03-18 | Amplificateur differentiel a transistors bipolaires realises en technologie cmos. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178005A true JPS59178005A (ja) | 1984-10-09 |
| JPH0544847B2 JPH0544847B2 (ja) | 1993-07-07 |
Family
ID=4211723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59051275A Granted JPS59178005A (ja) | 1983-03-18 | 1984-03-19 | バイポ−ラトランジスタを有する差動増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4580106A (ja) |
| JP (1) | JPS59178005A (ja) |
| CH (1) | CH651160A5 (ja) |
| DE (1) | DE3409470C2 (ja) |
| FR (1) | FR2542946B1 (ja) |
| GB (1) | GB2136652B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4748420A (en) * | 1987-10-19 | 1988-05-31 | Tektronix, Inc. | Quadcomp amplifier |
| US4965529A (en) * | 1989-09-21 | 1990-10-23 | The United States Of America As Represented By The Secretary Of Commerce | High current, very wide band transconductance amplifier |
| KR960009739B1 (en) * | 1991-05-14 | 1996-07-23 | Toshiba Kk | Differential input circuit |
| EP0534007B1 (en) * | 1991-09-25 | 1996-04-10 | BELL TELEPHONE MANUFACTURING COMPANY Naamloze Vennootschap | Differential amplifier arrangement |
| US5317279A (en) * | 1992-12-31 | 1994-05-31 | Ohio State University | Linear voltage to current converter including feedback network |
| JP2661527B2 (ja) * | 1993-01-27 | 1997-10-08 | 日本電気株式会社 | 差動増幅回路 |
| US6081139A (en) * | 1997-09-25 | 2000-06-27 | Intel Corporation | Differential amplifier with lateral bipolar transistor |
| US20030174011A1 (en) * | 2000-12-07 | 2003-09-18 | Alechine Evgueni Sergeyevich | Method of stabilization of operating conditions in electronic devices |
| US6344762B1 (en) * | 2000-12-21 | 2002-02-05 | Intersil Americas Inc. | Bias circuit for a low voltage differential circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545215A (en) * | 1978-09-27 | 1980-03-29 | Toshiba Corp | Transistor amplifier |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3497824A (en) * | 1967-08-18 | 1970-02-24 | Bell Telephone Labor Inc | Differential amplifier |
| US4210875A (en) * | 1978-12-29 | 1980-07-01 | Harris Corporation | Integrated amplifier with adjustable offset voltage |
| US4213098A (en) * | 1979-02-09 | 1980-07-15 | Bell Telephone Laboratories, Incorporated | Semiconductor differential amplifier having feedback bias control for stabilization |
| DE2938544A1 (de) * | 1979-09-24 | 1981-04-23 | Siemens AG, 1000 Berlin und 8000 München | Operationsverstaerker in ig-fet-technologie |
-
1983
- 1983-03-18 CH CH1492/83A patent/CH651160A5/fr not_active IP Right Cessation
-
1984
- 1984-03-12 US US06/588,373 patent/US4580106A/en not_active Expired - Lifetime
- 1984-03-14 GB GB08406696A patent/GB2136652B/en not_active Expired
- 1984-03-14 FR FR8403904A patent/FR2542946B1/fr not_active Expired
- 1984-03-15 DE DE3409470A patent/DE3409470C2/de not_active Expired - Lifetime
- 1984-03-19 JP JP59051275A patent/JPS59178005A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545215A (en) * | 1978-09-27 | 1980-03-29 | Toshiba Corp | Transistor amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3409470A1 (de) | 1984-09-20 |
| FR2542946A1 (fr) | 1984-09-21 |
| GB8406696D0 (en) | 1984-04-18 |
| DE3409470C2 (de) | 1994-12-08 |
| CH651160A5 (fr) | 1985-08-30 |
| FR2542946B1 (fr) | 1987-01-30 |
| US4580106A (en) | 1986-04-01 |
| GB2136652B (en) | 1986-07-30 |
| JPH0544847B2 (ja) | 1993-07-07 |
| GB2136652A (en) | 1984-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287439A (en) | MOS Bandgap reference | |
| US4430582A (en) | Fast CMOS buffer for TTL input levels | |
| US4048575A (en) | Operational amplifier | |
| US3979689A (en) | Differential amplifier circuit | |
| US3953807A (en) | Current amplifier | |
| JPH04312107A (ja) | 定電圧回路 | |
| US4918398A (en) | Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage | |
| US5798673A (en) | Low voltage operational amplifier bias circuit and method | |
| US6972549B2 (en) | Bandgap reference circuit | |
| US3961279A (en) | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors | |
| US4009432A (en) | Constant current supply | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| US4538114A (en) | Differential amplifier | |
| JPS59178005A (ja) | バイポ−ラトランジスタを有する差動増幅器 | |
| US3651346A (en) | Electrical circuit providing multiple v bias voltages | |
| EP0173370B1 (en) | Amplifier arrangement | |
| JPH0554689A (ja) | サンプルホールド回路およびバツフア回路およびそれらを用いたサンプルホールド装置 | |
| US3946325A (en) | Transistor amplifier | |
| US5682120A (en) | Differential amplifier circuit using lateral-type bipolar transistors with back gates | |
| US4172992A (en) | Constant current control circuit | |
| JPH07106874A (ja) | 被制御ピンチ抵抗器を備えた回路装置 | |
| JPS6154286B2 (ja) | ||
| JPS62272605A (ja) | Ｍｏｓ増幅回路 | |
| JPH051649B2 (ja) | ||
| US11742812B2 (en) | Output pole-compensated operational amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |