JPH07106874A

JPH07106874A - 被制御ピンチ抵抗器を備えた回路装置

Info

Publication number: JPH07106874A
Application number: JP6240479A
Authority: JP
Inventors: Rolf Boehme; ロルフ・ベーメ
Original assignee: Temic Telefunken Microelectronic GmbH
Current assignee: Conti Temic Microelectronic GmbH
Priority date: 1993-09-02
Filing date: 1994-08-30
Publication date: 1995-04-21
Also published as: DE59405211D1; DE4329639A1; US5451908A; EP0642218B1; EP0642218A1

Abstract

(57)【要約】【構成】バイポーラトランジスタを備えた増幅回路の
該トランジスタのエミツタ抵抗器がピンチ抵抗器として
構成され、このピンチ抵抗器が、その抵抗値を制御する
ために、電界電極を有する。この電界電極は、増幅回路
の電源電圧が低いときに高い入力電圧範囲が達成される
ので、増幅回路用の入力端として役立つ。【効果】増幅回路の入力電圧範囲を大きくし、入力電
流を小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、請求項１の前提部分に
記載された、ベース電極を介して接続された少なくとも
２つのバイポーラトランジスタを備えた回路装置に関す
る。

【０００２】

【従来の技術】集積回路において、比較的高抵抗の領域
が空乏層によつてきわめて薄くされ又は細くされると
き、収縮形又は埋込み形抵抗器とも称されるピンチ抵抗
器が生じる。この場合、逆電圧が、空乏域の幅を介して
抵抗器の値に影響する。バイポーラ標準技術では、２種
類のピンチ抵抗器が利用される。細い帯域がアイランド
拡散によつて絶縁され、更に、接触窓用に使用される末
端が、表面の方からもｐ注入によつて覆われることによ
つて、いわゆるｐ導電形ピンチ抵抗器がエピタキシヤル
層から製造される。基板に属する全面ｐ導電形の周囲中
にｎ導電形高抵抗材料の筒体が生じる。このようなピン
チ抵抗器は、電圧の上昇に伴つてその抵抗が増加するの
で、電流を安定させる直列抵抗器として利用される。そ
れに対して、ｐ導電形ピンチ抵抗器は、ｎｐｎトランジ
スタのベース用にも使用されるｐ注入又はｐ拡散によつ
て製造される。エミツタ用ｎ^＋注入で覆うことによつ
て、埋込み形高抵抗ｐ層が得られ、この層は、開放され
たままの末端でボンデイングすることによつて、抵抗器
として構成することができる。取り囲むｎ導電形材料が
エビタキシヤル層であり、この層自体はアイランド拡散
によつて絶縁され、接点を備えることができる。この接
点は、ピンチ抵抗器用制御電極として役立つ。こうし
て、ベース注入からなるこのｐ導電形ピンチ抵抗器は、
電気的に自由な制御電極を備えているという利点を有す
る。

【０００３】このピンチ抵抗器の構造は、ＪＦＥＴ（接
合形ＦＥＴ）に一致する。しかし、エミツタ・ベース空
乏層の破壊電圧がカツトオフ電圧又はピンチオフ電圧よ
りも低いので、これらの素子は、通常のＪＦＥＴと同様
には使用することができない。ピンチ抵抗器の広範な応
用にとつて大きな障害となる欠点は抵抗値のばらつき幅
が大きいことであり、この幅は、１チップ上にあるトラ
ンジスタの電流増幅と同様に、通常の技術的条件の下で
１：３の範囲を含むことがある。

【０００４】きわめて小さな電源電圧用のバイポーラ回
路では、処理可能な入力電圧範囲がきわめて小さくなる
問題が生じる。例えば、エミツタ回路中の単純なｎｐｎ
トランジスタを検討すると、ベースに供給される入力電
圧は、多くの場合不可避的なエミツタ抵抗器のための余
裕を有して、少なくともベース・エミツタ間電圧の値を
有していなければならない。上限は、電源電圧と、トラ
ンジスタ出力回路のための電圧需要とによつて確定され
る。この場合、電源電圧が例えば１．２Ｖときわめて小
さいとき、許容入力電圧範囲として残るのは数百ｍＶの
余地だけである。この制限は、達成可能な出力電圧範囲
と対照的であり、該範囲は、相補形出力段の場合、数百
ｍＶまでの電源電圧値に近似することがある。電源電圧
１．５Ｖの回路において１．２Ｖの出力範囲を容易に達
成することができるが、しかし入力端では０．５Ｖを殆
ど達成することができない。これにより、緩衝増幅器、
積分器、インピーダンス変換器等では、寸法設計の点で
かなりの困難が生じる。

【０００５】特に、記憶機能又は深い下側遮断周波数を
有する回路において、別の欠点は、バイポーラ技術にお
いて入力トランジスタのベース用に必要となる入力電流
である。これは、例えば、サンプルホールド回路又は積
分器において達成可能な記憶時間を低減させ、前述の小
さな電圧範囲によつてなお厳しくなる。

【０００６】

【発明が解決しようとする課題】そこで、本発明の課題
は、最初に述べられた種類のバイポーラ技術の回路装置
において入力電圧範囲を増大させかつ入力電流を低下さ
せることである。

【０００７】

【課題を解決するための手段】本発明によれば、この課
題が、請求項１に明示された特徴に従ってバイポーラト
ランジスタのエミツタ抵抗器としてピンチ抵抗器を使用
することによつて、制御電極を備えたピンチ抵抗器を使
用することによつて解決される。ベース電極に補助電圧
が供給され、バイポーラトランジスタのコレクタ電極は
回路の出力端として、又、ピンチ抵抗器の制御電極は入
力端として役立つ。１チツプ上の同一実施の対のピンチ
抵抗器が、１２０℃の温度範囲内では、絶対値の前記大
きなばらつき幅に拘りなく、相互に１．５％未満だけ差
動することが発見された。この前提条件の下で、ピンチ
抵抗器の可制御性を利用する差動段の設計が可能とな
る。本発明によるピンチ抵抗器を最も深い電位点に設け
ることによつて、制御電極は、通常５Ｖ強である空乏層
の破壊電圧の近傍に至るまで、任意のあらゆる高さの電
位を占めることができる。利用可能な抵抗変化は、抵抗
路の厚さとドーピングとに依存しており、容易に１：２
以上の比に達する。両トランジスタの電流比は抵抗比よ
りも僅かに小さいだけであり、こうして十分な制御効果
が達成される。１．２〜５Ｖの小さな電源電圧及び適当
な電圧範囲のとき、有益な寸法設計の可能性が得られ
る。制御電極は逆方向におけるダイオードの端子に一致
するので、入力電流は、ベース入力端を備えた回路の場
合よりもかなり小さい。

【０Ｏ０８】有利な構成は、請求項２ないし９から読み
取ることができる。本発明の作用様式及びさまざまな構
成を図に基づいて説明する。

【０００９】

【実施例】図１の基本回路図は２つのバイポーラｎｐｎ
トランジスタＴ１、Ｔ２を示しており、そのベース電極
に補助電圧Ｖ１が供給され、又、そのエミツタ・コレク
タは制御可能なピンチ抵抗器Ｒ１、Ｒ２を介して基準点
ＧＮＤと接続されている。基準点は設置端子と一致しな
くてもよい。ピンチ抵抗器の制御電極Ｅ１、Ｅ２は回路
の入力端であり、トランジスタＴ１、Ｔ２のコレクタ電
極Ａ１、Ａ２は出力端である。

【００１０】予定された機能のために、好適な電源電圧
が出力端Ａ１、Ａ２に供給される。これは、例えば、図
７に示されたように、カレントミラー回路によつて行な
うことができ、こうしてバイアス電流のない非対称な出
力端Ａが得られる。ちなみに出力回路の設計は適用事例
に依存しており、本発明の対象ではない。制御電極Ｅ
１、Ｅ２に印加される電圧によつて、付属したピンチ抵
抗器Ｒ１、Ｒ２の値が調整され、電流はトランジスタＴ
１又はＴ２によつて調節される。特定の抵抗変化が、基
本的に一層小さな電流変化を生じるので、制御効果はト
ランジスタの内部抵抗によつて損なわれる。しかしこの
損失は、ピンチ抵抗器Ｒ１又はＲ２の上での０．２５Ｖ
の電圧降下（及び室温）のとき既に１０％未満である。
その通りで、この回路は電圧需要が僅かである。ピンチ
抵抗器の空乏層は順方向に極性を付与してはならない。
それ故に、制御電極Ｅ１、Ｅ２に印加される電圧は、付
属のトランジスタのエミツタの電圧よりも低くてはなら
ない。１０分の数ボルト下回ることは、多くの場合許さ
れている。それに対して、制御電極Ｅ１又はＥ２の電圧
が高い場合、ピンチ抵抗器Ｒ１又はＲ２は基準点にある
末端が最も強く負荷されており、制御電極の許容最大電
圧は許容逆電圧に等しく、ピンチ抵抗器Ｒ１又はＲ２の
上での電圧降下に依存していない。従つてピンチ抵抗器
の上での、例えば０．３Ｖよりも大きい電圧降下は、ト
ランスコンダクタンスの本質的利得をもたらさないが、
しかし、制御電極Ｅ１又はＥ２で利用可能な入力電圧範
囲を低減するであろう。

【００１１】図２は、トランジスタＴ１、Ｔ２のベース
のために補助電圧Ｖ１を発生する可能性を示す。このた
めに、第３ピンチ抵抗器Ｒ３とダイオードとして設けら
れた第３ｎｐｎトランジスタＴ３が、直列に接続されて
おり、電流源Ｉｓの電流を通す。第３ピンチ抵抗器Ｒ３
の制御電極Ｅ３は好適な電位に接続され、この電位を選
定することによつて回路の特性が調節される。

【００１２】この補助電圧発生の特別な利点は、ピンチ
抵抗器の絶対値の大きなばらつき幅が、トランジスタＴ
１又はＴ２を流れる動作電流のばらつきをもたらさない
点にある。電流源Ｉｓを考慮して、この回路は２つの出
力端を有するカレントミラーに一致する。ピンチ抵抗器
Ｒ１〜Ｒ３の比例的変化は、前記条件の下で、出力端Ａ
１、Ａ２の出力電流を僅かに変化させ、又は変化させな
い。第３制御電極Ｅ３は、温度挙動又は制御挙動を調節
するのに利用することができる。例えば制御電極Ｅ１、
Ｅ３を接続すると、トランジスタＴ３、Ｔ１によつて形
成されるカレントミラーが対称となり、出力端Ａ１の電
流は制御電極Ｅ１、Ｅ３の入力電圧値に依存しない。出
力端Ａ２の出力電流は、制御電極Ｅ２の電圧が制御電極
Ｅ１、Ｅ３の電圧と異なる場合にのみ、出力端Ａ１の電
流とは異なる。こうして、この回路はコモンモードリジ
ェクションの能力を提供する。

【００１３】２つの出力端の一方、例えばＡ１は、第３
分岐なしに補助電圧Ｖ１を発生するのに利用することが
できる。これが、図３では、増幅器ＡＭＰと電流源１１
とを利用して実施されている。非反転増幅器ＡＭＰが、
出力端Ａ１の電圧を引き取つて、それをトランジスタＴ
１、Ｔ２のベース電極に送る。増幅器ＡＭＰは、利得１
の緩衝増幅器とすることができ、又は、反転入力端が補
助電圧と接続されるとき、一層高い利得を有する差動増
幅器とすることができる。増幅器ＡＭＰの入力電流が、
Ａ１の箇所で電流Ｉ１に比べてきわめて小さいとき、電
流源Ｉ１はトランジスタＴ１及びピンチ抵抗器Ｒ１を流
れる電流を確定する。それに応じて、トランジスタＴ
１、Ｔ２のベース電極の電圧が調整される。トランジス
タＴ２を流れる電流は、Ｅ１の制御電圧とＥ２の制御電
圧が異なる場合にのみ、トランジスタＴ１を流れる電流
と相違する。Ｉ１と同じ大きさの電流源Ｉ２を、トラン
ジスタＴ２のコレクタ電極に接続して使用することによ
つて、直流電流のない出力端Ａが形成される。それ故
に、出力端Ａに接続された図示しない負荷を流れる電流
は、Ｖ_Ｅ１又はＶ_Ｅ２が制御電極Ｅ１又はＥ２の電圧を
意味するとき、差電圧Ｖ_Ｅ１−Ｖ_Ｅ２に比例する。抵抗
制御の非直線性の故に、比例定数は同相信号成分（Ｖ
_Ｅ１＋Ｖ_Ｅ２）／２に依存する。

【００１４】図４の回路も、図５〜図７の別の回路も、
特性の点で電圧制御式電流源である。出力端Ａにコンデ
ンサを接続すると、積分器が得られる。数メガオーム
の、つまりバイポーラ積分のときに近似的にも用意され
ていない抵抗値の、伝達抵抗を発生するのに、困難は生
じない。これにより、この回路でもつて、従来の手段で
可能であつたよりも深い遮断周波数又は高い積分定数を
達成することができる。

【００１５】図４、図５の回路は、増幅器ＡＭＰの一層
単純な実施例を示す。図４において増幅器はエミツタホ
ロワＴ４からなる。しかし、その結果、この回路では電
圧需要がトランジスタＴ４のベース・エミツタ間電圧だ
け増大することとなり、この回路は少なくとも約Ｖｓ＝
２Ｖを必要とする。図５の回路は、この欠点を防止し、
出力端Ａ１の電圧をトランジスタＴ５のベース電圧に確
定し、そのエミツタ電極は回路の基準点ＧＮＤに接続さ
れている。それに対して、コレクタ電極は、２つのトラ
ンジスタＴ６、Ｔ７で構成されたカレントミラー回路を
介して、回路の動作電位Ｖｓと接続されている。このカ
レントミラーを介して、トランジスタＴ１、Ｔ２用ベー
ス導線が制御されかつ給電される。

【００１６】挙動を僅かに削減することで、図３の増幅
器は、図６により完全に省いて、出力端Ａ１からトラン
ジスタＴ１、Ｔ２のベース結線に至る結線に取り替える
ことができる。電流源Ｉ１の電流から２つのベース電流
が分岐されるので、前記回路におけるよりも大きな入力
電圧オフセツトＶ_Ｅ１−Ｖ_Ｅ２が生じる。非対称性は、
ピンチ抵抗器Ｒ２よりも多少大きいピンチ抵抗器Ｒ１に
よつて、又は電流Ｉ２よりも大きい電流Ｉ１によつて補
償することができる。この回路は、オフセツト電圧に厳
しい条件が要求されない場合に使用することができる。

【００１７】図８、図９の回路でもつて、緩衝増幅器の
機能が実現される。このために図８では、図６に相当す
る基本回路において出力端ＡがトランジスタＴ２のコレ
クタ電極で入力端Ｅ１と接続される。これは電圧負帰還
として働き、その結果、出力端Ａが入力端Ｅ２に追従さ
れることになる。しかし、ループ利得が過度に大きくは
ないので、増幅率は１よりも多少小さい。この欠点を、
図９の回路は、電流源Ｉ３を備えた付加的ｎｐｎ増幅ト
ランジスタＴ１０をそのコレクタ電極に接続することに
よつて取り除く。このトランジスタＴ１０のベース電極
はトランジスタＴ２のコレクタ電極Ａ２に接続されてお
り、他方で、そのエミツタ電極は回路の基準点ＧＮＤに
接続されている。このトランジスタＴ１０のコレクタ電
極は、回路の出力端Ａを形成し、同時に制御電極Ｅ２と
接続されている。この回路でもつて、出力端Ａの一層高
い電流収率が達成される。トランジスタＴ１０内での付
加的位相反転の故に、入力端Ｅ１、Ｅ２がそれらの位相
関係を取り替え、それ故に、出力端Ａはいまや反転した
入力端Ｅ２と接続されねばならない。

【００１８】図１〜図９で説明された回路は逆導電形の
トランジスタでも構成することができる。それに応じて
極性を適合しなければならず、又、ｐピンチ抵抗器の代
わりにｎピンチ抵抗器を使用しなければならない。

【００１９】最後に、本発明は、２を超える分岐を有す
る差動増幅器にも適用することができる。

【図面の簡単な説明】

【図１】本発明による被制御ピンチ抵抗器を備えた差動
段の基本回路図である。

【図２】補助電圧を別途発生する図１の差動段を示す。

【図３】緩衝増幅器を介して補助電圧を内部で発生する
図１の差動段を示す。

【図４】エミツタホロワを介した補助電圧の発生を示
す。

【図５】図１の差動段の緩衝増幅器としての特殊な実施
態様を示す。

【図６】支出のきわめて少ない本発明による差動段を示
す。

【図７】出力側にカレントミラーを備えた本発明による
差動段を示す。

【図８】本発明の実施例としての緩衝増幅器を示す。

【図９】図８の緩衝増幅器としての拡張配線を示す。

【符号の説明】

Ａ１，Ａ２出力端Ｅ１，Ｅ２制御電極Ｒ１，Ｒ２ピンチ抵抗器Ｔ１，Ｔ２トランジスタＶ１，Ｖｓ電源電圧

Claims

【特許請求の範囲】

【請求項１】ベース電極を介して接続された少なくと
も２つのバイポーラトランジスタ（Ｔ１，Ｔ２）を備え
た回路装置であつて、該トランジスタがそれぞれ１つの
エミツタ抵抗器（Ｒ１，Ｒ２）を有し、かつ電源電圧
（Ｖ１，Ｖｓ）用基準電位と接続されているものにおい
て、ａ）エミツタ抵抗器としてそれぞれ１つのピンチ抵抗器
が使用され、該抵抗器が、その抵抗値を制御するため
に、制御電極（Ｅ１，Ｅ２）を有し、ｂ）ピンチ抵抗器（Ｒ１，Ｒ２）の２つの制御電極が、
それぞれ回路装置の入力端（Ｅ１，Ｅ２）として役立
ち、ｃ）更に、トランジスタ（Ｔ１，Ｔ２）のベース電極に
補助電圧（Ｖ１）が供給され、ｄ）最後に、トランジスタ（Ｔ１，Ｔ２）のコレクタ電
極が出力端（Ａ１，Ａ２）として役立つことを特徴とす
る回路装置。
【請求項２】ピンチ抵抗器（Ｒ１，Ｒ２）が、それぞ
れトランジスタ（Ｔ１，Ｔ２）のエミツタ電極を回路装
置の基準電位と接続することを特徴とする、請求項１に
記載の回路装置。
【請求項３】ダイオードとして接続された第３トラン
ジスタ（Ｔ３）と別のピンチ抵抗器（Ｒ３）との直列回
路の上で補助電圧（Ｖ１）が取り出され、この直列回路
を電源電流（Ｉｓ）が流れることを特徴とする、請求項
１又は２に記載の回路装置。
【請求項４】第１出力端（Ｒ１）に電流（Ｉ１）が供
給され、増幅器（ＡＭＰ）の入力端がこの第１出力端
（Ａ１）と、又、増幅器（ＡＭＰ）の出力端がトランジ
スタ（Ｔ１，Ｔ２）のベース電極と接続されていること
を特徴とする、請求項１又は２に記載の回路装置。
【請求項５】増幅器（ＡＭＰ）が差動増幅器であり、
その反転入力端が増器の出力端又は補助電圧と接続され
ていることを特徴とする、請求項４に記載の回路装置。
【請求項６】増幅器（ＡＭＰ）がエミツタホロワ（Ｔ
４）であることを特徴とする、請求項４に記載の回路装
置。
【請求項７】増幅器（ＡＭＰ）が、エミツタ回路中の
トランジスタ（Ｔ５）とそのコレクタ電極に接続された
カレントミラー回路（Ｔ６，Ｔ７）とからなり、このカ
レントミラー回路の出力端が増幅器（ＡＭＰ）の出力端
を形成することを特徴とする、請求項４に記載の回路装
置。
【請求項８】第１出力端（Ａ１）がトランジスタ（Ｔ
１，Ｔ２）のベース電極と接続されており、かつ電流源
（Ｉ１）によつて給電されることを特徴とする、請求項
１又は２に記載の回路装置。
【請求項９】第２出力端（Ａ２）が第１入力端（Ｅ１）
と接続されていることを特徴とする、請求項１ないし８
の１つに記載の回路装置。
【請求項１０】エミツタ回路中のトランジスタ（Ｔ１
０）がベース側で第２出力端（Ａ２）に、又、コレクタ
側で第２入力端（Ｅ２）と接続されており、そのコレク
タ電極が回路装置の出力端（Ａ）として役立つことを特
徴とする、請求項１ないし８の１つに記載の回路装置。