JPH01280906A - 直流増幅器 - Google Patents
直流増幅器Info
- Publication number
- JPH01280906A JPH01280906A JP63110795A JP11079588A JPH01280906A JP H01280906 A JPH01280906 A JP H01280906A JP 63110795 A JP63110795 A JP 63110795A JP 11079588 A JP11079588 A JP 11079588A JP H01280906 A JPH01280906 A JP H01280906A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- emitter
- resistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45498—Indexing scheme relating to differential amplifiers the CSC comprising only resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45654—Indexing scheme relating to differential amplifiers the LC comprising one or more extra diodes not belonging to mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動型の直流増幅器に関し、特にその増幅器を
構成するトランジスタ、抵抗等の回路素子の絶対値バラ
ツキのゲイン変化に対する許容量を大きくした、温度低
存性の少ない高安定直流増幅器に関するものである。
構成するトランジスタ、抵抗等の回路素子の絶対値バラ
ツキのゲイン変化に対する許容量を大きくした、温度低
存性の少ない高安定直流増幅器に関するものである。
従来の基本的な差動型直流増幅回路を第３図に示して説
明する。との増幅回路は、第３図に示すように、ベース
を入力端子とする１対のトランジスタＱ１． Ｑ！を差
動増幅形とし、とのトランジスタＱ１． Ｑ２のエミッ
タがエミッタ間抵抗Ｒｘで結合されると共に、抵抗Ｒ１
＋ Ｒ２を介して定電圧電源ｖＥに接続されている。そ
して、１対のトランジスタＱｌ、（ｂのコレクタがベー
ス接地用トランジスタ（ｈ 、 Ｑ４のエミッタにそれ
ぞれ接続されてカスコード接続され、さらに負荷抵抗Ｒ
ＬＩ、ＲＬ２を経て定電圧電源ＶｃｌＣ接続されている
。とのとき、抵抗Ｒ１ｔ Ｒ２および定電圧電源Ｖｔは
、トランジスタＱｌ、Ｑｌを電流源駆動させるように所
定の値が選ばれる。また、各トランジスタＱＸ ｒ Ｑ
４祉、ミラー効果を低減させるためにカスコード接続を
しているが、無くても直流動作は変わらない。
明する。との増幅回路は、第３図に示すように、ベース
を入力端子とする１対のトランジスタＱ１． Ｑ！を差
動増幅形とし、とのトランジスタＱ１． Ｑ２のエミッ
タがエミッタ間抵抗Ｒｘで結合されると共に、抵抗Ｒ１
＋ Ｒ２を介して定電圧電源ｖＥに接続されている。そ
して、１対のトランジスタＱｌ、（ｂのコレクタがベー
ス接地用トランジスタ（ｈ 、 Ｑ４のエミッタにそれ
ぞれ接続されてカスコード接続され、さらに負荷抵抗Ｒ
ＬＩ、ＲＬ２を経て定電圧電源ＶｃｌＣ接続されている
。とのとき、抵抗Ｒ１ｔ Ｒ２および定電圧電源Ｖｔは
、トランジスタＱｌ、Ｑｌを電流源駆動させるように所
定の値が選ばれる。また、各トランジスタＱＸ ｒ Ｑ
４祉、ミラー効果を低減させるためにカスコード接続を
しているが、無くても直流動作は変わらない。
なお、ＶＢは各トランジスタＱｓ 、 Ｑ４のベースに
一定のバイアス電位を与えるための定電圧電源である。
一定のバイアス電位を与えるための定電圧電源である。
かかる構成の増ｓ５において、負荷抵抗をＲｘ。
” ＲＬＩ ＝ＲＬ３とし、入出力電圧をそれぞれｖ１
ｎ＊ ｖｏｕｔ、 ）ランジスタのエミッタ抵抗をｒ
８とし、差動増幅器の片側について考えると、出力電圧
は次式で貴わされる。
ｎ＊ ｖｏｕｔ、 ）ランジスタのエミッタ抵抗をｒ
８とし、差動増幅器の片側について考えると、出力電圧
は次式で貴わされる。
ここで、トランジスタの動作状態を注意深く調べると、
入力電圧■ｌｎが印加されることにょ）、トランジスタ
の発生熱量（ｐｋ−９Ｉｃ Ｘ Ｖｃｘ、Ｉｃ：コレク
タ電流、ｖｏｌｌ：コレクタ・エミッタ間電圧〕が変化
する。これＫよ）、トランジスタのベース６エミツタ間
電圧ＶＷがわずかに変化（ΔＶｓｚ ）する・これは、
入力電圧ｖｉｎがさらに変化したことと等価にな〕、と
のときの出方電圧Ｖ。ｕｔ は次式で表わすことができ
る。
入力電圧■ｌｎが印加されることにょ）、トランジスタ
の発生熱量（ｐｋ−９Ｉｃ Ｘ Ｖｃｘ、Ｉｃ：コレク
タ電流、ｖｏｌｌ：コレクタ・エミッタ間電圧〕が変化
する。これＫよ）、トランジスタのベース６エミツタ間
電圧ＶＷがわずかに変化（ΔＶｓｚ ）する・これは、
入力電圧ｖｉｎがさらに変化したことと等価にな〕、と
のときの出方電圧Ｖ。ｕｔ は次式で表わすことができ
る。
・・・・（２）
〔発明が解決しようとする課題〕
とのように、従来の回路では、上記ノＶＩＥ ＩＣよる
影響を回避できないという問題点があった。なお、との
ΔＶＢＮは、一般に次の値を示す。
影響を回避できないという問題点があった。なお、との
ΔＶＢＮは、一般に次の値を示す。
ノＶＢＫ二 −２ｍＶ／ ℃＊ １１１１１１（３）木
兄Ｆ！Ａは以上の点に鑑み、とのような従来の問題点を
解消し九差動型の直流増幅器を提供することを目的とす
る。
兄Ｆ！Ａは以上の点に鑑み、とのような従来の問題点を
解消し九差動型の直流増幅器を提供することを目的とす
る。
との目的を達成するため、本発明は、第工、第２のトラ
ンジスタを変動増幅形とし、その各トランジスタのエミ
ッタの関に工、ミッタ間抵抗を接続すると共に、各コレ
クタ側にそれぞれ負荷抵抗を接続してなる差動増幅回路
において、前記負荷抵抗の抵抗値を前記エミッタ間抵抗
の抵抗値のし２とし、前記差動増幅用の第１．第２のト
ランジスタと同一性能の第３．第４のトランジスタのエ
ミッタをそれぞれ前記負荷抵抗を経て該第１．第２のト
ランジスタのコレクタに直列に接続すると共に、該第３
１第４のトランジスタのバイアスヲ前記第１１第２のト
ランジスタのバイアスに近ツケるように構成したもので
ある。
ンジスタを変動増幅形とし、その各トランジスタのエミ
ッタの関に工、ミッタ間抵抗を接続すると共に、各コレ
クタ側にそれぞれ負荷抵抗を接続してなる差動増幅回路
において、前記負荷抵抗の抵抗値を前記エミッタ間抵抗
の抵抗値のし２とし、前記差動増幅用の第１．第２のト
ランジスタと同一性能の第３．第４のトランジスタのエ
ミッタをそれぞれ前記負荷抵抗を経て該第１．第２のト
ランジスタのコレクタに直列に接続すると共に、該第３
１第４のトランジスタのバイアスヲ前記第１１第２のト
ランジスタのバイアスに近ツケるように構成したもので
ある。
また、本発明の別の発明は、第１．第２のトランジスタ
を差動増幅形とし、その各トランジスタのエミッタの間
にエミッタ間抵抗を接続すると共に、各コレクタにそれ
ぞれ負荷抵抗を接続してなる第１の差動増幅回路と、前
記第１．第２のトランジスタと同−ｉ能のＲ３，第４の
トランジスタを差動増幅形とし、その各トランジスタの
ベースを該第１．第２のトランジスタのベースにそレソ
れ共通に接続して、との各エミッタの間にエミッタ間抵
抗を接続してなる第２の差動増幅回路とを具備し、前記
負荷抵抗の抵抗値を前記各エミッタ間抵抗の抵抗値と等
しくして、前記第１．第２のトランジスタと同一性能の
第５．第６のトランジスタのエミッタをそれぞれ前記負
荷抵抗を経て該第１．第２のトランジスタのコレクタに
接続すると共に、前記第３．第４のトランジスタと同一
性能の第７．第８のトランジスタのエミッタをそれぞれ
第３．第４のトランジスタのコレクタに接続し、前記第
５．第６のトランジスタのペースを前記第７．第３のト
ランジスタのエミッタにそれぞれ接続して、これら第１
〜第８のトランジスタのバイアスを互に近づけるように
構成したものである。
を差動増幅形とし、その各トランジスタのエミッタの間
にエミッタ間抵抗を接続すると共に、各コレクタにそれ
ぞれ負荷抵抗を接続してなる第１の差動増幅回路と、前
記第１．第２のトランジスタと同−ｉ能のＲ３，第４の
トランジスタを差動増幅形とし、その各トランジスタの
ベースを該第１．第２のトランジスタのベースにそレソ
れ共通に接続して、との各エミッタの間にエミッタ間抵
抗を接続してなる第２の差動増幅回路とを具備し、前記
負荷抵抗の抵抗値を前記各エミッタ間抵抗の抵抗値と等
しくして、前記第１．第２のトランジスタと同一性能の
第５．第６のトランジスタのエミッタをそれぞれ前記負
荷抵抗を経て該第１．第２のトランジスタのコレクタに
接続すると共に、前記第３．第４のトランジスタと同一
性能の第７．第８のトランジスタのエミッタをそれぞれ
第３．第４のトランジスタのコレクタに接続し、前記第
５．第６のトランジスタのペースを前記第７．第３のト
ランジスタのエミッタにそれぞれ接続して、これら第１
〜第８のトランジスタのバイアスを互に近づけるように
構成したものである。
したがって、本発明の直流増幅器においては、出力電圧
がトランジスタのペース・エミッタ電圧ＶＢ、による影
響を受けることなく、動作の安定度を高めることができ
ると共に、増＠器を構成するトランジスタ、抵抗等の回
路素子の絶対値バラツキのゲイン変化に対する許容量を
大きくとることが可能になる。
がトランジスタのペース・エミッタ電圧ＶＢ、による影
響を受けることなく、動作の安定度を高めることができ
ると共に、増＠器を構成するトランジスタ、抵抗等の回
路素子の絶対値バラツキのゲイン変化に対する許容量を
大きくとることが可能になる。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明による直流増幅器の一実施例を示す回路
図でおって、Ｑ１〜Ｑ・は同一性能のＮＰＮトランジス
タであシ、Ｒ，、Ｒ雪、Ｒ冨ｒ ”Ｌｌ ＊ ＲＬ２は
抵抗器としての抵抗、ｖｘ、ｖｉｓ、 ＶＢＢおよびＶ
ｃはそれぞれ定電圧電源の電圧値を示している。
図でおって、Ｑ１〜Ｑ・は同一性能のＮＰＮトランジス
タであシ、Ｒ，、Ｒ雪、Ｒ冨ｒ ”Ｌｌ ＊ ＲＬ２は
抵抗器としての抵抗、ｖｘ、ｖｉｓ、 ＶＢＢおよびＶ
ｃはそれぞれ定電圧電源の電圧値を示している。
第１図において、１対のトランジスタＱｔ、Ｑ鵞は差動
増幅形トランジスタを構成し、そのペース間には入力電
圧Ｖｉｎが印加される。そして、とのトランジスタＱＩ
ＩＱ！のエミッタは抵抗Ｒ１＃Ｒ４を介して定電圧電源
ＶｉＫ接続されると共に、これらエミッタの間が抵抗、
つま夛エミッタ間抵抗Ｒ′！で結合されている。１対の
トランジスタＱｔｔＱｔ のコレクタは、それぞれペー
ス接地用トランジスタＱｓ、Ｑａのエミッタに接続され
てカスコード接続され、これらトランジスタＱｓ 、
Ｑ４のペースが共通とし、定電圧電源ｖＢに接続されて
いる。また、各トランジスタＱｓ 、Ｑ４のコレクタは
それぞれ負荷抵抗ＲＬＩ 、 ＲＬ２を経てトランジス
タＱｓ、Ｑ・のエミッタに接続され、とれらトランジス
タＱｉ、Ｑｓのペースとコレクタがそれぞれ共通とし、
定電圧電源ＶＢＢとＶＣに接続されている。とのとき、
出力は各トランジスタＱｓ 、 Ｑ４のコレクタ間とす
る。なお、図中、同一符号は同一部分を示している。
増幅形トランジスタを構成し、そのペース間には入力電
圧Ｖｉｎが印加される。そして、とのトランジスタＱＩ
ＩＱ！のエミッタは抵抗Ｒ１＃Ｒ４を介して定電圧電源
ＶｉＫ接続されると共に、これらエミッタの間が抵抗、
つま夛エミッタ間抵抗Ｒ′！で結合されている。１対の
トランジスタＱｔｔＱｔ のコレクタは、それぞれペー
ス接地用トランジスタＱｓ、Ｑａのエミッタに接続され
てカスコード接続され、これらトランジスタＱｓ 、
Ｑ４のペースが共通とし、定電圧電源ｖＢに接続されて
いる。また、各トランジスタＱｓ 、Ｑ４のコレクタは
それぞれ負荷抵抗ＲＬＩ 、 ＲＬ２を経てトランジス
タＱｓ、Ｑ・のエミッタに接続され、とれらトランジス
タＱｉ、Ｑｓのペースとコレクタがそれぞれ共通とし、
定電圧電源ＶＢＢとＶＣに接続されている。とのとき、
出力は各トランジスタＱｓ 、 Ｑ４のコレクタ間とす
る。なお、図中、同一符号は同一部分を示している。
とのように構成された直流増幅器において、その差動増
幅器の片側について説明すると、とのときの出力電圧■
。ｕｔ’ は次のように表わせる。
幅器の片側について説明すると、とのときの出力電圧■
。ｕｔ’ は次のように表わせる。
・・・・（４）
ただし、ＲＥ ＜＜ Ｒ１＝ １２
ここで、上記（４）式の第１項は入力電圧Ｖｌｎによっ
て定まる出力電圧であシ、第２項はトランジスタＱ１．
（ｈが入力電圧ｖｉｎ Ｋよってバイアスが変化すると
とにより熱的変化が生じ、これにより、ソノペース・エ
ミッタ電圧’／ＢＥが変化することによυ発生する。ま
た、第３項はトランジスタＱ５のペース・エミッタ電圧
ＶＢＥ分であシ、各トランジスタＱｌ、ＱｓおよびＱｓ
のペース電流を無視できれば、トランジスタＱｌの動作
電流はすべてトランジスタＱｓを流れるため、との電流
によるｖｏの変化はトランジスタＱ１とＱｓで等しく、
さらにトランジスタＱ１とＱｓのコレクタ・エミッタ電
圧ＶＣＩＣを同じに設定すれば、動作状態でのコレクタ
損失が等しくなシ、熱によるｖＢｇ の変化も等し、（
なる。
て定まる出力電圧であシ、第２項はトランジスタＱ１．
（ｈが入力電圧ｖｉｎ Ｋよってバイアスが変化すると
とにより熱的変化が生じ、これにより、ソノペース・エ
ミッタ電圧’／ＢＥが変化することによυ発生する。ま
た、第３項はトランジスタＱ５のペース・エミッタ電圧
ＶＢＥ分であシ、各トランジスタＱｌ、ＱｓおよびＱｓ
のペース電流を無視できれば、トランジスタＱｌの動作
電流はすべてトランジスタＱｓを流れるため、との電流
によるｖｏの変化はトランジスタＱ１とＱｓで等しく、
さらにトランジスタＱ１とＱｓのコレクタ・エミッタ電
圧ＶＣＩＣを同じに設定すれば、動作状態でのコレクタ
損失が等しくなシ、熱によるｖＢｇ の変化も等し、（
なる。
しかして、上記（４）式の第２項のΔＶＢＥの係数が「
１」になるように負荷抵抗ＲＬ （ＲＬＩ ＝ ＲＬ２
）の値を決めると、とれは次のようになる。
１」になるように負荷抵抗ＲＬ （ＲＬＩ ＝ ＲＬ２
）の値を決めると、とれは次のようになる。
１．、 Ｒ，、Ｒシ２ ・・・・（６）よ
って、との（６）大管（４）式に代入すれば、Ｖ ’
＝Ｖ１ｎ −争・・（′７）ｕｔ となる。従って、負荷抵抗ＲＬとして抵抗ＲＭを並列接
続して用いれば、その抵抗の絶対値と／Ｖ、。
って、との（６）大管（４）式に代入すれば、Ｖ ’
＝Ｖ１ｎ −争・・（′７）ｕｔ となる。従って、負荷抵抗ＲＬとして抵抗ＲＭを並列接
続して用いれば、その抵抗の絶対値と／Ｖ、。
による影響を受けないゲイン「１」の高性能の直光増幅
器を実現することができる。
器を実現することができる。
第２図は本発明の別の実施例を示す回路図であシ、第１
図と同様に、抵抗値の絶対値と入力電圧によるΔＶＢＥ
の影響を受けないゲイン「２」の直流増幅器を実現した
例である。第２図において、Ｑｌａ ”” Ｑ６ａ ＋
Ｑｌｂ ”’ Ｑ６ｂは同一性能のＮＰＮトランジス
タ、８１Ｂ ｒ Ｒｌｂ ｌ Ｒ２３ｒ Ｒ２ｂｔ Ｒ
ＥＨ＋ＲＬＩ ＋ ＲＬ２は抵抗器としての抵抗、ＤＩ
＋ ＤＭ はダイオードであ’） ｓ ｖＥ ｒ Ｖ
Ｂａｒ ｖＢｂ ＃ ■Ｂｌｌ オよびＶｃはそれぞ
れ定電圧電源の電圧値を示している。
図と同様に、抵抗値の絶対値と入力電圧によるΔＶＢＥ
の影響を受けないゲイン「２」の直流増幅器を実現した
例である。第２図において、Ｑｌａ ”” Ｑ６ａ ＋
Ｑｌｂ ”’ Ｑ６ｂは同一性能のＮＰＮトランジス
タ、８１Ｂ ｒ Ｒｌｂ ｌ Ｒ２３ｒ Ｒ２ｂｔ Ｒ
ＥＨ＋ＲＬＩ ＋ ＲＬ２は抵抗器としての抵抗、ＤＩ
＋ ＤＭ はダイオードであ’） ｓ ｖＥ ｒ Ｖ
Ｂａｒ ｖＢｂ ＃ ■Ｂｌｌ オよびＶｃはそれぞ
れ定電圧電源の電圧値を示している。
ここで、対をなすトランジスタＱ１ａ＋Ｑ２ａ とトラ
ンジスタＱ１ｂ、Ｑ２ｂはそれぞれ並列に接続された差
動増幅形トランジスタを構成し、これらトランジスタＱ
ｌａ、Ｑ１ｂのペーストトランジスタＱ２ａ ｌ Ｑ２
ｂのペース間には入力電圧ｖ１ｎが印加される。そして
、１対のトランジスタＱ１１゜Ｑ２ａとＱ １ｂ＋ Ｑ
２ｂの各エミッタ開けそれぞれ抵抗ＲＥＢｅＲＥｌ）
を介して結合され、これら各エミッタがそれぞれ抵抗Ｒ
１Ｂ ｒ Ｒ１ｂ＋ １２Ｂ ＋ Ｒ２ｂを介して定電
圧電源Ｖ。に接続されている。
ンジスタＱ１ｂ、Ｑ２ｂはそれぞれ並列に接続された差
動増幅形トランジスタを構成し、これらトランジスタＱ
ｌａ、Ｑ１ｂのペーストトランジスタＱ２ａ ｌ Ｑ２
ｂのペース間には入力電圧ｖ１ｎが印加される。そして
、１対のトランジスタＱ１１゜Ｑ２ａとＱ １ｂ＋ Ｑ
２ｂの各エミッタ開けそれぞれ抵抗ＲＥＢｅＲＥｌ）
を介して結合され、これら各エミッタがそれぞれ抵抗Ｒ
１Ｂ ｒ Ｒ１ｂ＋ １２Ｂ ＋ Ｒ２ｂを介して定電
圧電源Ｖ。に接続されている。
また、各トランジスタＱ１．ｌ、Ｑ２ａのコレクタはそ
れぞれペース接地用トランジスタＱ３ａｊＱ４．のエミ
ッタに接続されてカスコード接続され、これらトランジ
スタＱ３ａ＋ Ｑ４ａのコレクタは該回路の出力でもア
シ、負荷抵抗ＲＬＩ Ｉ ＲＬ２を介してトランジスタ
Ｑｓａ＋Ｑｓａのエミッタに接続されている。さらに、
１対のトランジスタＱ１ｂｌＱ２ｂのコレクタはそれぞ
れペース接地用トランジスタＱ３ｂ ｌ Ｑ４ｂのエミ
ッタに接続されてカスコード接続され、これらトランジ
スタＱ３ｂ ｌ Ｑ４ｂの各コレクタがトランジスタＱ
５ｂ ｌ Ｑ６ｂのエミッタに接続されると共に、トラ
ンジスタＱ５ａ 、 Ｑ、ａＯベースに接続されている
。
れぞれペース接地用トランジスタＱ３ａｊＱ４．のエミ
ッタに接続されてカスコード接続され、これらトランジ
スタＱ３ａ＋ Ｑ４ａのコレクタは該回路の出力でもア
シ、負荷抵抗ＲＬＩ Ｉ ＲＬ２を介してトランジスタ
Ｑｓａ＋Ｑｓａのエミッタに接続されている。さらに、
１対のトランジスタＱ１ｂｌＱ２ｂのコレクタはそれぞ
れペース接地用トランジスタＱ３ｂ ｌ Ｑ４ｂのエミ
ッタに接続されてカスコード接続され、これらトランジ
スタＱ３ｂ ｌ Ｑ４ｂの各コレクタがトランジスタＱ
５ｂ ｌ Ｑ６ｂのエミッタに接続されると共に、トラ
ンジスタＱ５ａ 、 Ｑ、ａＯベースに接続されている
。
また、前記各トランジスタＱ３ａ、Ｑ４ａの共通ペース
には定電圧電源ｖＢａが、トランジスタＱ３ｂ。
には定電圧電源ｖＢａが、トランジスタＱ３ｂ。
Ｑ４ｂの共通ペースには定電圧電源ＶＩｌｂ がそれ
ぞれ接続されると共に、トランジスタＱ５ｂ、Ｑ６ｂの
共通ペースには定電圧電源Ｖ！１ｍが接続されている。
ぞれ接続されると共に、トランジスタＱ５ｂ、Ｑ６ｂの
共通ペースには定電圧電源Ｖ！１ｍが接続されている。
さらに、各トランジスタＱ５ａ、Ｑ６ａのコレクタはダ
イオードＤＩ＋Ｄ！のカソードに接続され、これらダイ
オードＤｉ ｒ ０２のアノード側とトランジスタＱ５
ｂ、Ｑ６ｂのコレクタが定電圧電源ＶＣに接続されてい
る。
イオードＤＩ＋Ｄ！のカソードに接続され、これらダイ
オードＤｉ ｒ ０２のアノード側とトランジスタＱ５
ｂ、Ｑ６ｂのコレクタが定電圧電源ＶＣに接続されてい
る。
かかる構成の直流増幅器において、各トランジスタＱ１
ａ−Ｑ６ａは差動増幅形回路を構成しておυ、その基本
的な動作は第１図の回路と同様であυ、また、各トラン
ジスタＱ１ｂ−Ｑ６ｂも同様である。すなわち、第２図
の実施例が第１図のものと異なる点は、各トランジスタ
Ｑｌｂ ”” Ｑ６ｂ Ｋより１つの差動増幅形回路を
形成して、さらにトランジスタのペース・エミッタ電圧
ｊＶ□分を加算できるように構成したことにある。
ａ−Ｑ６ａは差動増幅形回路を構成しておυ、その基本
的な動作は第１図の回路と同様であυ、また、各トラン
ジスタＱ１ｂ−Ｑ６ｂも同様である。すなわち、第２図
の実施例が第１図のものと異なる点は、各トランジスタ
Ｑｌｂ ”” Ｑ６ｂ Ｋより１つの差動増幅形回路を
形成して、さらにトランジスタのペース・エミッタ電圧
ｊＶ□分を加算できるように構成したことにある。
しかして、第１図の場合と同様に、差動増幅器の片側に
ついて説明すると、とのときの出力電圧ｖｏｕｔ″
は次のように表わせる。
ついて説明すると、とのときの出力電圧ｖｏｕｔ″
は次のように表わせる。
−２ΔｖＢ１１・・・・（８）
ただしＳＲｇ ＝ ＲＥａ＝Ｒ烏＜（Ｒ１ａ＝Ｒ１ｂ＝
Ｒ２，＝Ｒ２ｂここで、上記（８）式の第１項は入力電
圧ｖ１ｎによって定まる出力電圧でちゃ、第２項は各ト
ランジスタＱ１１ｔＱ２１およびトランジスタＱ１ｂ−
Ｑ２゜が入力電圧Ｖｉｎによってバイアスが変化するこ
とによυ熱的変化が生じ、これにより、Ｖ＋ｓｘが変化
することによ多発生する。また、第３項は、各ペース電
流分を無視すると、差動増幅用トランジスタＱ！、＃Ｑ
２ａのうちそのＱｌａ側動作電流で駆動されるトランジ
スタＱ５ａのペース・エミッタ電圧ＶＢＫ分と、他の差
動増幅用トランジスタＱ１ｂ＋ Ｑ２１）のうちそのＱ
ｌｂ側動作電流で駆動されるトランジスタＱ５ｂのベー
ス−エミッタ電圧ＶＢＩＣ分の和である。
Ｒ２，＝Ｒ２ｂここで、上記（８）式の第１項は入力電
圧ｖ１ｎによって定まる出力電圧でちゃ、第２項は各ト
ランジスタＱ１１ｔＱ２１およびトランジスタＱ１ｂ−
Ｑ２゜が入力電圧Ｖｉｎによってバイアスが変化するこ
とによυ熱的変化が生じ、これにより、Ｖ＋ｓｘが変化
することによ多発生する。また、第３項は、各ペース電
流分を無視すると、差動増幅用トランジスタＱ！、＃Ｑ
２ａのうちそのＱｌａ側動作電流で駆動されるトランジ
スタＱ５ａのペース・エミッタ電圧ＶＢＫ分と、他の差
動増幅用トランジスタＱ１ｂ＋ Ｑ２１）のうちそのＱ
ｌｂ側動作電流で駆動されるトランジスタＱ５ｂのベー
ス−エミッタ電圧ＶＢＩＣ分の和である。
これによシ、上記（８）式の第２項のΔＶＢＫの係数が
「２」Ｋなるように負荷抵抗ＲＬＯ値を決めると、これ
は次のようになる。
「２」Ｋなるように負荷抵抗ＲＬＯ値を決めると、これ
は次のようになる。
一’、ＲＬ＝２ｒＩ！＋ＲＢ−ｒ、＝ｒ、＋ＲＥ＠−＊
−（１ｏ）ここで、ｒｚ＜＜Ｒ１とすれば ＲＬ二ＲＥ 働・・・（１１）となる。
−（１ｏ）ここで、ｒｚ＜＜Ｒ１とすれば ＲＬ二ＲＥ 働・・・（１１）となる。
よって、との（１１）式を（８）式に代入すればｖｏｕ
ｔ＃二２φＶｉｎ ・・・・（１２）となる。
ｔ＃二２φＶｉｎ ・・・・（１２）となる。
従って、との式から明らかなように、抵抗ｎｗ（二ＲＬ
）の絶対値と、トランジスタのペース・エミッタ電圧Ｖ
Ｂ）：の変動に起因する誤差を含まないゲイン「２」の
高性能直流増幅器を実現することができる。
）の絶対値と、トランジスタのペース・エミッタ電圧Ｖ
Ｂ）：の変動に起因する誤差を含まないゲイン「２」の
高性能直流増幅器を実現することができる。
なお、上述の実施例では差動増幅用トランジスタのコレ
クタをそれぞれペース接地用トランジスタのエミッタに
接続するカスコード接続の場合であったが、本発明は、
との回路形式に限らず、変形自在である。
クタをそれぞれペース接地用トランジスタのエミッタに
接続するカスコード接続の場合であったが、本発明は、
との回路形式に限らず、変形自在である。
以上説明したように本発明によれば、増幅器を構成する
抵抗、トランジスタ等の回路素子の相対精度さえ高けれ
ば、ゲイン「１」または「２」の安定した直流増幅器を
提供することが可能になシ、ＩＣ化に好適である。特に
、対温度変動に極めて安定な直流増幅器が得られる利点
がある。
抵抗、トランジスタ等の回路素子の相対精度さえ高けれ
ば、ゲイン「１」または「２」の安定した直流増幅器を
提供することが可能になシ、ＩＣ化に好適である。特に
、対温度変動に極めて安定な直流増幅器が得られる利点
がある。
第１図は本発明による直流増幅器の一実施例を示す回路
図、第２図は本発明の別の実施例を示す回路図、第３図
は従来例によるカスコード型差動増幅器の回路図である
。 ＱＩＮＱ６１ＱｌａＮＱ６ａ、Ｑｌｂ＃Ｑ６ｂ１１″・
・トランジスタ、Ｒ１１＋ ｕ！ａｌ ＲＪ）・・ｅ・
エミッタ間抵抗、ＲＬＩ ＋ ＲＬ２・・・・負荷抵抗
。 特許出願人 岩崎通信機株式会社
図、第２図は本発明の別の実施例を示す回路図、第３図
は従来例によるカスコード型差動増幅器の回路図である
。 ＱＩＮＱ６１ＱｌａＮＱ６ａ、Ｑｌｂ＃Ｑ６ｂ１１″・
・トランジスタ、Ｒ１１＋ ｕ！ａｌ ＲＪ）・・ｅ・
エミッタ間抵抗、ＲＬＩ ＋ ＲＬ２・・・・負荷抵抗
。 特許出願人 岩崎通信機株式会社
Claims (2)
- （１）第１、第２のトランジスタを差動増幅形とし、そ
の各トランジスタのエミッタの間にエミッタ間抵抗を接
続すると共に、各コレクタ側にそれぞれ負荷抵抗を接続
してなる差動増幅回路において、前記負荷抵抗の抵抗値
を前記エミッタ間抵抗の抵抗値の１／２とし、前記差動
増幅用の第１、第２のトランジスタと同一性能の第３、
第４のトランジスタのエミッタをそれぞれ前記負荷抵抗
を経て該第１、第２のトランジスタのコレクタに直列に
接続すると共に、該第３、第４のトランジスタのバイア
スを前記第１、第２のトランジスタのバイアスに近づけ
るように構成したことを特徴とする直流増幅器。 - （２）第１、第２のトランジスタを差動増幅形とし、そ
の各トランジスタのエミッタの間にエミッタ間抵抗を接
続すると共に、各コレクタにそれぞれ負荷抵抗を接続し
てなる第１の差動増幅回路と、前記第１、第２のトラン
ジスタと同一性能の第３、第４のトランジスタを差動増
幅形とし、その各トランジスタのベースを該第１、第２
のトランジスタのベースにそれぞれ共通に接続して、と
の各エミッタの間にエミッタ間抵抗を接続してなる第２
の差動増幅回路とを具備し、前記負荷抵抗の抵抗値を前
記各エミッタ間抵抗の抵抗値と等しくして、前記第１、
第２のトランジスタと同一性能の第５、第６のトランジ
スタのエミッタをそれぞれ前記負荷抵抗を経て該第１、
第２のトランジスタのコレクタに接続すると共に、前記
第３、第４のトランジスタと同一性能の第７、第８のト
ランジスタのエミッタをそれぞれ該第３、第４のトラン
ジスタのコレクタに接続し、前記第５、第６のトランジ
スタのベースを前記第７、第８のトランジスタのエミッ
タにそれぞれ接続して、これら第１〜第８のトランジス
タのバイアスを互に近づけるように構成したことを特徴
とする直流増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110795A JPH01280906A (ja) | 1988-05-07 | 1988-05-07 | 直流増幅器 |
| US07/338,878 US4928073A (en) | 1988-05-07 | 1989-04-14 | DC amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110795A JPH01280906A (ja) | 1988-05-07 | 1988-05-07 | 直流増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01280906A true JPH01280906A (ja) | 1989-11-13 |
Family
ID=14544834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63110795A Pending JPH01280906A (ja) | 1988-05-07 | 1988-05-07 | 直流増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4928073A (ja) |
| JP (1) | JPH01280906A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0467655B1 (en) * | 1990-07-17 | 1995-06-14 | Nec Corporation | Differential amplifying circuit |
| US5337010A (en) * | 1992-01-31 | 1994-08-09 | Sony Corporation | Wide-band amplifier apparatus |
| JPH0621817A (ja) * | 1992-07-01 | 1994-01-28 | Mitsubishi Electric Corp | 差動増幅器及び直並列型ａ／ｄ変換器 |
| GB9303138D0 (en) * | 1993-02-17 | 1993-03-31 | Plessey Semiconductors Ltd | Integrated circuit amplifiers |
| DE4329639A1 (de) * | 1993-09-02 | 1995-03-09 | Telefunken Microelectron | Schaltungsanordnung mit gesteuerten Pinch-Widerständen |
| GB9318836D0 (en) * | 1993-09-10 | 1993-10-27 | Plessey Semiconductors Ltd | Amplifier arrangements |
| GB9318883D0 (en) * | 1993-09-10 | 1993-10-27 | Taylor David | Godiver |
| JP3664010B2 (ja) * | 1999-12-10 | 2005-06-22 | 岩崎通信機株式会社 | アナログ・スイッチ回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605906A (en) * | 1985-01-28 | 1986-08-12 | Gould Instruments, Ltd. | Differential pair amplifier enhancement circuit |
-
1988
- 1988-05-07 JP JP63110795A patent/JPH01280906A/ja active Pending
-
1989
- 1989-04-14 US US07/338,878 patent/US4928073A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4928073A (en) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338527A (en) | Voltage-current conversion circuit | |
| US4525663A (en) | Precision band-gap voltage reference circuit | |
| US4456887A (en) | Differential amplifier | |
| JPS6119170B2 (ja) | ||
| JPS5839317A (ja) | 電流安定化回路 | |
| US4362956A (en) | Absolute value circuit | |
| JPH01280906A (ja) | 直流増幅器 | |
| JP3119215B2 (ja) | 差動アンプ | |
| JPS6148168B2 (ja) | ||
| US5399914A (en) | High ratio current source | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| US5341109A (en) | Current mirror circuit | |
| JPS6357808B2 (ja) | ||
| US5164681A (en) | Voltage-current conversion circuit | |
| US3990017A (en) | Current amplifier | |
| JPH0535613Y2 (ja) | ||
| JPS62128204A (ja) | 定電流回路 | |
| KR920000729B1 (ko) | 트랜지스터 차동회로의 전류 제어회로 | |
| JPS5879312A (ja) | カレントミラ−回路 | |
| JPS6261410A (ja) | カレントミラ−回路 | |
| JP2591853B2 (ja) | クランプ回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPS6258713A (ja) | 非線形増幅回路 | |
| JPS62133810A (ja) | 掛算回路 |