JPS61247111A

JPS61247111A - 増幅回路

Info

Publication number: JPS61247111A
Application number: JP8924685A
Authority: JP
Inventors: Akira Nohara; 明野原
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-04-25
Filing date: 1985-04-25
Publication date: 1986-11-04
Anticipated expiration: 2010-10-25
Also published as: JPH0799801B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は低電源電圧用の増幅回路に関するものである。

従来の技術従来の増幅回路の構成を第４図に示す。６ｏは入力端子
、６２は出力端子、６１は電源端子、６３は接地端子、
５１．５２．５５．５６．５７．５８はトランジスタ、
５３．５４はダイオード、５９は定電流源である。この
増幅回路はトランジスタ５１．５２のダーリントン接続
段と、トランジスタ５５．５６の５ＥＰＰで構成してい
る。

発明が解決しようとする問題点このような従来の構成では、電源端子６１からトランジ
スタ６７のエミッターコレクタ、トランジスタ５５のベ
ース−エミッタ、トラン“ジスタロ６のエミッターベー
ス、トランジスタ５２のコレクターエミッタを経て接続
端子６３へ流れる電流の経路を考える場合、電源端子ｅ
１の電圧としてベース−エミッタ順方向電圧（以下ｖＢ
Ｅと示す。）　。

の２倍と、コレクターエミッタ飽和電圧（以下ｖＣＥｓ
ａｔと示す。）の２倍の合計の電圧、すなわち２　Ｖ　
Ｂ　Ｅ　＋　２　Ｖ　ＣＥ□、の電圧が少くとも必要で
あり、増幅回路の最低動作電圧が高いという問題点があ
った０本発明は増幅回路の最低動作電圧を下げる事を目
的とし、更にアイドリンク電流少なくすることのできる
Ａ級の動作の増幅回路を提供するものである。

問題点を解決するための手段前記問題点を解決するためＫ、本発明は、同相且つ大き
さの等しい２つの出力を発生する同相二出力増幅部に入
力を加え、上記同相二出カ増幅部の第１の電流出力端子
を電流源と第１の電流増幅部の入力端子に接続し、更に
上記同相二出カ増幅部の第２の電流出力端子を第２の電
流増幅部の入力端子に接続し、上記第１の電流増幅部の
出方端子と、上記第１の電流増幅部の出力端子を接続し
、その接続点より出力を得る構成とした。

％に上記同相二出力増幅部として第１のトランジスタの
コレクタ及びベースと、第２のトランジスタのベースと
、第３のトランジスタのベースとを接続し、その接続点
を入力端子とし、更に第２及び第３のトランジスタのエ
ミッタを同電位としたカレントミラー構成とし、また、
第１の電流増幅部として、第４のトランジスタのコレク
タとべ１−スを接続し更に第６のトランジスタのベース
に接続し、その接続ラインを入力端子とし、更に第４の
トランジスタのエミッタに抵抗を入れ第５のトランジス
タのコレクタを出力端子とする構成とし、更に第２の電
流増幅部として、第１の電流増幅部と同じ構成とし、上
記第１．第２の電流増幅部の出力端子すなわち、トラン
ジスタのコレクタ同志を接続し、出力をとり出す構成と
する事で、極めて低電源電圧まで動作する増幅回路を提
供する０作　　用入力信号電流を、同相二出力増幅部で、２つの同相で大
きさの等しい信号に増幅し、前記同相二出力増幅部で得
られる第１の電流出力は、第１の電流出力端子に接続さ
れた電流源により逆相の信号となり、第１の電流増幅部
に入力され増幅される。一方、同相二出力増幅部の第２
の電流出力は、第２の電流増幅部で増幅される。第１の
電流増幅部の出力電流は、第２の電流増幅部の出力電流
と互いに逆相であり、信号成分は加え合わされて出力と
なる。

無信号時のバイアスは、電流源が第１の電流増幅部を同
相二出力増幅部の第２の出力が第２の電流増幅部をそれ
ぞれ供給する。なお同相二出力増幅部はその入力電流に
よりバイアスされる。

本発明の増幅回路において、特に、同相二出力増幅部を
第１のトランジスタと第２のトランジスタと第３のトラ
ンジスタとで又、第１の電流増幅部を第４のトランジス
タと第５のトランジスタと抵抗とで構成し、更に第２の
電流増幅部を第１の電流増幅部と同じ構成とした時には
電流と接地間の素子数が少くなり、極めて低い電源電圧
まで動作する。

また、最大出力電流は電流源の電流と、第１の電流増幅
部と第２の電流増幅部の増幅度できまり、電流源の電流
を、第１及び第２の電流増幅部の増幅変倍した電流とな
る。本発明では、第１及び第２の電流増幅部の増幅度を
入力電流によシ正の頃きを持った指数関数的に変化する
構成とするため、アイドリンク電流より大きな最大出力
電流を得る”；事ができる。

実施例第１図に本発明の実施例のブロック図を示す。

１は同相二出力増幅部、１１は入力端子、１２は第１の
電流出力端子、１３は第２の電流出力端子、２は定電流
源、２１は定電流源の出力端子、３は第１の電流増幅部
、３１は入力端子、３２は出力端子、４は第２の電流増
幅部、４１は入力端子、４２は出力端子、１ｏは電流入
力端子、４３は電流出力端子である。第１の電流増幅部
３．第２の電流増幅部４として、入力電流によシ増幅度
が指数関数的に変化する特性を持つ回路を用いてもよい
。すなわち、それぞれの増幅度をＡ１（Ｉ、）。

Ａ２（Ｉ、）　　とするとＡ１（工　）＝に１・ｅＩｐ
Ｘ、。

Ａ２　（１２＞　＝　Ｉ２　”　＠！ｐ　Ｉ２　、と表
わされるような特性をもつ回路である。なおに１．に２
は比例定数である。

第２図に本発明の具体的な回路例を示し動作を説明する
。

第２図において１はロ狽二出力増幅部で、１１は入力端
子、１２は第１の電流出力端子、１３は第２の電流出力
端子、１０１．１０２，１０３はトランジスタである。

トランジスタ１０２　、１０３の各コレクタからの出力
電流をＩ　　、Ｉ　　とする。

ｏｌ　　　　０２２は定電流源で、２ｏ１は電流値がＩＣなる定電流源、
２１は出力端子である。３は第１の電流増幅部で、３０
１，３０２はトランジスタ、３０３は値がＲ１なる抵抗
、３１は入力端子で、その入力電流はＩ、、３２は電流
出力端子でその電流値はＩｄｌである。４は第２の電流
増幅部で、４０１゜４０２はトランジスタ、４０３は値
がＲ２なる抵抗、４１は入力端子で、その入力電流はＩ
２．４２は電流出力端子でその電流値は”ｄ２である０
１゜は入力端子、４３は出力端子４４は電源端子、４６
は接地端子である。

この実施例で電源と接地間の電流経路を考えると、電源
４４よりトランジスタ１０３のエミッター一コレクタト
トランジスタ４０２のベース−エミッタを通り接地に至
っており、必要な電源電圧は、■ＢＥ　＋ｖＣＥｓａｔ
である０従って本構成によると、極めて低い電源電圧ま
で動作可能である。

本構成によるトランジスタ３０２　、　トランジスタ４
０２のアイドリンク電流は、電流源２Ｑ１の電流値Ｉｃ
と、第１の電流増幅部３の増幅度ＡＩ（１１）と、第２
の電流増幅部４の増幅度Ａ２（Ｉ２）により決まる。第
１の電流増幅部３の出力電流Ｉｃｈは入力電流１１と、
抵抗Ｒ１を用いて、で表わされる。ここに■Ｔはビルトイン電圧でｑを電子
の荷電荷、ｋをボルツマン係数、Ｔを絶対温度として、
ＶＴＴ／ｑで表わされる。第２の電流増幅部４の出力電
流”ｄ２も同様に、入力電流ｚ２と抵抗Ｒ２を用いて、となり、（１）式と（２）式より、第１の電流増幅部３
゜第２の電流増幅部４の増幅度Ａ１（Ｉ）、Ａ２．Ｉ２
）は（３）式のように入力電流１１．Ｉ２の指数関数で
表わされる。

一方、同相二出力増幅部の出力電流Ｉ。１　”　０２は
等しく、又、工　は、そのまま工、となる。電流増幅部
３への入力電流■１ば、Ｉ２を用いて（４）式で表わさ
れる。

１１＝ＩＣ−Ｉ２　　　　　　　　・旧旧−・（４）ト
ランジスタ３０２と、トランジスタ４０２のアイドリン
ク電流は１ｄ１＝Ｉｄ２となるように決める。

アイドリンク電流を工ｄとし、０）式と？）式でＩｄ１
＝工ｄ２＝工ｄ　とおき（３）　、　（４）式を用いて
、アイドリンク電流をＡ１（Ｉ）、Ａ２（Ｉ２）、ＩＣ
１Ｉ２で表わすと（５）式となる。

・・・・・・・・・（５）特にＲ１−Ｒ２なる条件がある時には、１１＝Ｉ２とで
ある。

このように、Ｒ１−Ｒ２なる条件を持たせる事により、
アイドリング電流の電流値を、極めて容易に決める事が
できる。

信号電流は、入力端子１０より入力されトランジスタ１
０２．トランジスタ１０３のコレクタより出力される。

トランジスタ１０２からの電流出力は、電流源２０１に
より逆相になって第１の電流増幅部３に入力され、一方
、トランジスタ１０３からのコレクタよりの信号電流は
同相のまま第２の電流増幅部４に入力される。第１及び
第２の電流増幅部は入力信号を増幅し、出力電流を出力
端子より出力する。なお第１の電流増幅部３と第２の電
流増幅部４の出力信号電流は互いに逆相であり、加え合
う。本構成はＡ級の構成をとりながら、第１及び第２の
電流増幅部にその入力電流により、増幅度が正の傾きを
もった指数関数的に変化する特性を持たせる事により無
信号時のアイドリンク電流を越える最大出力電流を得る
事ができる０第倍の最大出力電流が得られる。このこと
はＡ級動作をするにもかかわらず小さなアイドリンク電
流で、大きな最大出力電流を得られる事を示す。

次に、同相二出力増幅部を別の構成とし、差動アンプの
能動負荷に接続した場合の実施例を第３図に示す。

第３図において、１は同相二出力増幅部で、１１は入力
端子、１２は第１の電流出力端子、１３は第２の電流出
力端子、１０４　、１０５はトランジスタで、１０６，
１０７は値がともにＲＡなる抵抗である。２は定電流源
で、２０１は電流値がＩＣなる定電流源、２１は出力端
子である。３は第１の電流増幅部で、３０１．３０２は
トランジスタ、３０３は値がＲ１なる抵抗、３１は入力
端子で３２は電流出力端子である。４は第２の電流増幅
部で、４０１．４０２はトランジスタ、４０３は値がＲ
２なる抵抗、４１は入力端子で、４２は電流出力端子で
ある。７０１．７０２．７０３．７０４はトランジスタ
で、７０５は電流源で、７１は非反転入力端子で、７２
は反転入力端子で７３は差動出力端子である。４３は出
力端子、４４は電源端子、４５は接地端子である。第３
図において、トランジスタ７０１．７０２．７０３．７
０４　、及び電流源７０５により、差動増幅段を構成す
る。

同相二出力増幅部１は、トランジスタ１０４゜１０５の
ベースが共通であり、抵抗１０６，１０７の値が等しい
ため、トランジスタ１０４　、１０５のエミッタ電圧が
等しく、そのトランジスタ１０４゜１０５のコレクタか
ら得られる出力電流すなわち第１の電流出力と第２の電
流出力は同相で大きさが等しい。同相二出力増幅部の入
力は、差動増幅段の差動出力端子７３に接続されている
。

同相二出力増幅部１と定電流源２と第１の電流増幅部３
と第２の電流増幅部４とから成る増幅回路の動作は第２
図の場合と同様である。

第３図は、７１を非反転入力端子、７２を反転入力端子
、４３を出力端子とする差動増幅回路であり、このよっ
て、本発明の増幅回路を容易に産動増幅回路に応用でき
る。

発明の効果本発明により、極めて低い電源電圧における増幅器構成
が可能となり、また最大出力電流を得るだめのアイドリ
ンク電流を、Ａ級動作にもかかわらず小さく抑える事が
できる。またこの結果、消費電流を少なく抑え、低電源
電圧まで動く事を要求される電池駆動タイプのアンプ構
成を容易にする。

【図面の簡単な説明】

第１図は本発明の一実施例による増幅回路のブロック図
、第２図は本発明の他の実施例の結線図、第３図は上記
実施例をより具体的に示した結線図、第４図は従来例の
結線図である。１・・・・・・同相二出力増幅部、２・・・・・・定電
流源、３・・・・・・第１の電流増幅部、４・・・・・
・第２の電流増幅部。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図賞　２　図ｗ＆　　　　　　　　　　　← 第　４　図

Claims

【特許請求の範囲】

（１）入力に接続し、２つの同相且つ大きさの等しい電
流出力をもつ同相二出力増幅部と、上記同相二出力増幅
部の第一の電流出力端子に接続された定電流源と、上記
同相二出力増幅部の第１の電流出力端子と、上記定電流
源とに共通に接続され、上記定電流源の電流と、上記同
相二出力増幅部の第１の電流出力端子からの電流の差が
入力とされ、電流増幅を行なう第１の電流増幅部と、上
記同相二出力増幅部の第二の電流出力端子に接続され、
上記同相二出力増幅部の第二の出力電流が入力され、電
流増幅を行なう第２の電流増幅部とを備え、上記第１の
電流増幅部の出力端子と、上記第２の電流増幅部の出力
端子を接続し、上記接続点より出力を得ることを特徴と
する増幅回路。
（２）同相二出力増幅部として、第１のトランジスタの
コレクタベース、第２のトランジスタのベーース、第３
のトランジスタのベースを接続し、その接続ラインを入
力とし、第２、第３のトランジスタのエミッタを同電位
にし、第２及び第３のトランジスタのコレクタをそれぞ
れ第１の電流出力端子、第２の電流出力端子とする、カ
レントミラー構成を用いた特許請求の範囲第（１）項記
載の増幅回路。
（３）同相二出力増幅部として、第２のトランジスタの
ベース、第３のトランジスタのベースを接続し、その接
続ラインを入力とし、第２、第３のトランジスタを同電
位にし、第２及び第３のトランジスタのコレクタをそれ
ぞれ第１の電流出力端子、第２の電流出力端子とする構
成とした特許請求の範囲第（１）項記載の増幅回路。
（４）第１及び第２の電流増幅部を、入力電流に応じて
増幅度が正の傾きをもつ指数関数的に変化する事を特徴
とする構成とした特許請求の範囲第（１）項記載の増幅
回路。
（５）第１の電流増幅部をコレクタとベースを接続した
第４のトランジスタと、第４のトランジスタのコレクタ
とベースにそのベースを接続した第５のトランジスタと
を有し第４のトランジスタのエミッタに抵抗を接続した
ことを特徴とするカレントミラー構成とした特許請求の
範囲第（４）項記載の増幅回路。
（６）第２の電流増幅部をコレクタとベースを接続した
第６のトランジスタと、第６のトランジスタのコレクタ
とベースにそのベースを接続した第７のトランジスタと
を有し、第６のトランジスタのエミッタに抵抗を接続し
たことを特徴とするカレントミラー構成とした特許請求
の範囲第（４）項記載の増幅回路。