JP3242422B2 - 広帯域増幅器 - Google Patents
広帯域増幅器Info
- Publication number
- JP3242422B2 JP3242422B2 JP19992391A JP19992391A JP3242422B2 JP 3242422 B2 JP3242422 B2 JP 3242422B2 JP 19992391 A JP19992391 A JP 19992391A JP 19992391 A JP19992391 A JP 19992391A JP 3242422 B2 JP3242422 B2 JP 3242422B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- emitter
- level shift
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000001419 dependent effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、１つの直接出力端子を
有し、この出力端子に、少なくとも１つのレベルシフト
素子と直列に配置された少なくとも第１エミッタホロワ
トランジスタを含み少なくとも１つのレベルシフト出力
を発生するレベルシフト段を接続し、前記第１トランジ
スタはそのベースと電圧源との間に配置された第１抵抗
を具えており、且つ少なくとも１つのレベルシフト出力
端子から入力側へ負帰還回路を具えている広帯域増幅器
に関するものである。
有し、この出力端子に、少なくとも１つのレベルシフト
素子と直列に配置された少なくとも第１エミッタホロワ
トランジスタを含み少なくとも１つのレベルシフト出力
を発生するレベルシフト段を接続し、前記第１トランジ
スタはそのベースと電圧源との間に配置された第１抵抗
を具えており、且つ少なくとも１つのレベルシフト出力
端子から入力側へ負帰還回路を具えている広帯域増幅器
に関するものである。
【０００２】
【従来の技術】このタイプの増幅器は「IEEE Journal o
f Solid State Cicuits 」Vol. SC16,No. 6, 1981 年12
月、 pp634〜638 に発表されているRobert G. Meyer及
びRobert A. Blauschildの論文“A 4-terminal Wide-Ba
nd Monolithic Amplifier ”、特に Fig．２及び８から
既知である。
f Solid State Cicuits 」Vol. SC16,No. 6, 1981 年12
月、 pp634〜638 に発表されているRobert G. Meyer及
びRobert A. Blauschildの論文“A 4-terminal Wide-Ba
nd Monolithic Amplifier ”、特に Fig．２及び８から
既知である。
【０００３】
【発明が解決しようとする課題】このような増幅器は広
い帯域幅とともに低い雑音レベル及び好適な値の入力及
び出力インピーダンスを有する利点がある。本発明の目
的は少なくとも２個の別個の出力端子を有する増幅器の
特性をこれら出力端子間の適正なアイソレーションが得
られるように改善して、例えばテレビジョン出力端子及
びビデオレコーダ出力端子を有するミクサ−セパレータ
を実現することにある。
い帯域幅とともに低い雑音レベル及び好適な値の入力及
び出力インピーダンスを有する利点がある。本発明の目
的は少なくとも２個の別個の出力端子を有する増幅器の
特性をこれら出力端子間の適正なアイソレーションが得
られるように改善して、例えばテレビジョン出力端子及
びビデオレコーダ出力端子を有するミクサ−セパレータ
を実現することにある。
【０００４】
【課題を解決するための手段】本発明の基本アイデア
は、興味深い特性を本質的に有する上述したタイプの増
幅器を用い、その主負帰還ループの電圧シフト回路の特
性を、この増幅器に接続された別個の出力端子間に適切
なアイソレーションが得られるように改善することにあ
る。
は、興味深い特性を本質的に有する上述したタイプの増
幅器を用い、その主負帰還ループの電圧シフト回路の特
性を、この増幅器に接続された別個の出力端子間に適切
なアイソレーションが得られるように改善することにあ
る。
【０００５】従って、本発明は１つの直接出力端子を有
し、この出力端子に、少なくとも１つのレベルシフト素
子と直列に配置された少なくとも第１エミッタホロワト
ランジスタを含み少なくとも１つのレベルシフト出力を
発生するレベルシフト段を接続し、前記第１トランジス
タはそのベースと電圧源との間に配置された第１抵抗を
具えており、且つ少なくとも１つのレベルシフト出力端
子から入力側へ負帰還回路を具えている広帯域増幅器に
おいて、当該増幅器はそれぞれ別個の出力端子を構成す
る少なくとも第２及び第３トランジスタを具え、これら
トランジスタはそれらのベースが前記レベルシフト出力
端子の１つに接続され且つそれらのコレクタがそれぞれ
１個の第１及び第２出力端子を構成するように配置し、
且つ前記レベルシフト段は前記第１エミッタホロワトラ
ンジスタと前記レベルシフト素子との間に縦続接続され
た第４エミッタホロワトランジスタを具えると共に、前
記レベルシフト素子と相まって電流ミラー回路を構成す
る第５トランジスタを具え、該第５トランジスタの主電
流通路を前記第１エミッタホロワトランジスタ主電流通
路と前記レベルシフト素子の前記第４エミッタホロワト
ランジスタに接続されてない側の端子との間に直列に接
続したことを特徴とする。
し、この出力端子に、少なくとも１つのレベルシフト素
子と直列に配置された少なくとも第１エミッタホロワト
ランジスタを含み少なくとも１つのレベルシフト出力を
発生するレベルシフト段を接続し、前記第１トランジス
タはそのベースと電圧源との間に配置された第１抵抗を
具えており、且つ少なくとも１つのレベルシフト出力端
子から入力側へ負帰還回路を具えている広帯域増幅器に
おいて、当該増幅器はそれぞれ別個の出力端子を構成す
る少なくとも第２及び第３トランジスタを具え、これら
トランジスタはそれらのベースが前記レベルシフト出力
端子の１つに接続され且つそれらのコレクタがそれぞれ
１個の第１及び第２出力端子を構成するように配置し、
且つ前記レベルシフト段は前記第１エミッタホロワトラ
ンジスタと前記レベルシフト素子との間に縦続接続され
た第４エミッタホロワトランジスタを具えると共に、前
記レベルシフト素子と相まって電流ミラー回路を構成す
る第５トランジスタを具え、該第５トランジスタの主電
流通路を前記第１エミッタホロワトランジスタ主電流通
路と前記レベルシフト素子の前記第４エミッタホロワト
ランジスタに接続されてない側の端子との間に直列に接
続したことを特徴とする。
【０００６】前記電流ミラー回路はレベルシフト回路の
出力インピーダンスを減少させると共に別個の出力端子
間のアイソレーションを雑音レベルを増大することなく
改善せしめる。本発明の増幅器の有利な実施例では、当
該増幅器はベースが増幅器の入力端子を構成する第６ト
ランジスタを具え、そのコレクタを第８トランジスタと
ダーリトン段を構成する入力側の第７トランジスタのベ
ースに接続し、前記直接出力端子を前記第１エミッタホ
ロワトランジスタのベースに接続された前記第８トラン
ジスタのコレクタに接続した構成にする。
出力インピーダンスを減少させると共に別個の出力端子
間のアイソレーションを雑音レベルを増大することなく
改善せしめる。本発明の増幅器の有利な実施例では、当
該増幅器はベースが増幅器の入力端子を構成する第６ト
ランジスタを具え、そのコレクタを第８トランジスタと
ダーリトン段を構成する入力側の第７トランジスタのベ
ースに接続し、前記直接出力端子を前記第１エミッタホ
ロワトランジスタのベースに接続された前記第８トラン
ジスタのコレクタに接続した構成にする。
【０００７】この場合、前記（主）負帰還回路は前記レ
ベルシフト出力端子と前記第６トランジスタのエミッタ
との間に接続された第２抵抗を具え、前記第６トランジ
スタは第３エミッタ抵抗を有しているものとすることが
できる。第４抵抗を前記第８トランジスタのエミッタと
前記第６トランジスタのベースとの間に挿入し、入力イ
ンピーダンスを雑音を生じさせる低い値の入力抵抗を導
入することなく規定し得る補助負帰還回路を構成するこ
とができる。主負帰還ループ内の電流を制限することが
でき、この目的のために、当該増幅器は第９トランジス
タを具え、そのベースを前記レベルシフト出力端子に接
続し、そのコレクタを第５抵抗を経て、主電流通路が前
記電圧源と前記第６トランジスタのコレクタの第６バイ
アス抵抗及び前記第１抵抗との間に接続された第10トラ
ンジスタのベースに接続する。
ベルシフト出力端子と前記第６トランジスタのエミッタ
との間に接続された第２抵抗を具え、前記第６トランジ
スタは第３エミッタ抵抗を有しているものとすることが
できる。第４抵抗を前記第８トランジスタのエミッタと
前記第６トランジスタのベースとの間に挿入し、入力イ
ンピーダンスを雑音を生じさせる低い値の入力抵抗を導
入することなく規定し得る補助負帰還回路を構成するこ
とができる。主負帰還ループ内の電流を制限することが
でき、この目的のために、当該増幅器は第９トランジス
タを具え、そのベースを前記レベルシフト出力端子に接
続し、そのコレクタを第５抵抗を経て、主電流通路が前
記電圧源と前記第６トランジスタのコレクタの第６バイ
アス抵抗及び前記第１抵抗との間に接続された第10トラ
ンジスタのベースに接続する。
【０００８】前記第１及び第４エミッタホロワトランジ
スタ間に第１エミッタホロワトランジスタを縦続接続し
て４×ベース−エミッタ電圧のシフトを得ることがで
き、この場合には前記レベルシフト素子と電流ミラー回
路を構成する第12トランジスタの主電流通路を前記第11
トランジスタの主電流通路と前記レベルシフト素子の前
記第４エミッタホロワトランジスタに接続されてない側
の端子との間に直列に接続することができる。第１電流
源を前記第４エミッタホロワトランジスタと前記レベル
シフト素子とに共通の端子に接続し、少なくとも１つの
第２電流源を第１及び第４エミッタホロワトランジスタ
の少なくとも一方のベースに接続することができる。こ
れら電流源の少なくとも１つは第７抵抗で構成すること
ができる。
スタ間に第１エミッタホロワトランジスタを縦続接続し
て４×ベース−エミッタ電圧のシフトを得ることがで
き、この場合には前記レベルシフト素子と電流ミラー回
路を構成する第12トランジスタの主電流通路を前記第11
トランジスタの主電流通路と前記レベルシフト素子の前
記第４エミッタホロワトランジスタに接続されてない側
の端子との間に直列に接続することができる。第１電流
源を前記第４エミッタホロワトランジスタと前記レベル
シフト素子とに共通の端子に接続し、少なくとも１つの
第２電流源を第１及び第４エミッタホロワトランジスタ
の少なくとも一方のベースに接続することができる。こ
れら電流源の少なくとも１つは第７抵抗で構成すること
ができる。
【０００９】図面につき本発明を説明する。図１に示す
ように、前記メイヤー及びブロウシルドの論文に開示さ
れている広帯域増幅器はベースがこの増幅器の入力端子
Ｅを構成するトランジスタＱ1 を具える。抵抗Ｒ1 を経
て電圧源ＶCCに接続されたこのトランジスタＱ1 のコレ
クタがダーリントン段の上流側トランジスタＱ6 のベー
スに接続される。このダーリントン段の下流側トランジ
スタはトランジスタＱ2 であり、トランジスタ Ｑ2 及
びＱ6 のエミッタ間に抵抗Ｒ3 が接続される。トランジ
スタＱ2 及びＱ6 の相互接続コレクタがこの増幅器の直
接出力端子(C) を構成する。抵抗Ｒ2 によりこれらコレ
クタを電圧源ＶCCに接続することができる。この増幅器
の利得を決める主負帰還ループは２レベルシフト回路を
具え、即ちベースが出力端子Ｃに、コレクタが電圧源Ｖ
CCに接続されたエミッタホロワとして配置された第１ト
ランジスタＱ3 と、これに縦続接続された、Ｑ3 と同一
のタイプのトランジスタのベースとコレクタを相互接続
して実現したダイオードＱ4 とを具えている。負帰還抵
抗ＲF1がダイオードＱ4 のカソード（エミッタ）とトラ
ンジスタＱ1 のエミッタとの間に直列に接続され、Ｑ1
のエミッタは抵抗ＲE1を経て共通モード点（大地）に接
続される。
ように、前記メイヤー及びブロウシルドの論文に開示さ
れている広帯域増幅器はベースがこの増幅器の入力端子
Ｅを構成するトランジスタＱ1 を具える。抵抗Ｒ1 を経
て電圧源ＶCCに接続されたこのトランジスタＱ1 のコレ
クタがダーリントン段の上流側トランジスタＱ6 のベー
スに接続される。このダーリントン段の下流側トランジ
スタはトランジスタＱ2 であり、トランジスタ Ｑ2 及
びＱ6 のエミッタ間に抵抗Ｒ3 が接続される。トランジ
スタＱ2 及びＱ6 の相互接続コレクタがこの増幅器の直
接出力端子(C) を構成する。抵抗Ｒ2 によりこれらコレ
クタを電圧源ＶCCに接続することができる。この増幅器
の利得を決める主負帰還ループは２レベルシフト回路を
具え、即ちベースが出力端子Ｃに、コレクタが電圧源Ｖ
CCに接続されたエミッタホロワとして配置された第１ト
ランジスタＱ3 と、これに縦続接続された、Ｑ3 と同一
のタイプのトランジスタのベースとコレクタを相互接続
して実現したダイオードＱ4 とを具えている。負帰還抵
抗ＲF1がダイオードＱ4 のカソード（エミッタ）とトラ
ンジスタＱ1 のエミッタとの間に直列に接続され、Ｑ1
のエミッタは抵抗ＲE1を経て共通モード点（大地）に接
続される。
【００１０】この増幅器の利得は下記の値： を有する。ダーリントン段により大きな開ループ利得を
得ることができる。この増幅器は更に入力インピーダン
ス及び出力インピーダンスに好影響を与える追加の負帰
還ループを具え、この負帰還ループはトランジスタQ2の
エミッタとトランジスタQ1のベース（入力端子Ｅ）との
間に接続された抵抗ＲF2を具える。この抵抗ＲF2はトラ
ンジスタQ1のベースに直流バイアス電流を供給すること
ができる。主負帰還ループ及び追加の負帰還ループを具
えるこのような増幅器は広帯域を有すると共に比較的低
い雑音レベルを有し、従って空中線信号のような弱い信
号を増幅するのに好適である。
得ることができる。この増幅器は更に入力インピーダン
ス及び出力インピーダンスに好影響を与える追加の負帰
還ループを具え、この負帰還ループはトランジスタQ2の
エミッタとトランジスタQ1のベース（入力端子Ｅ）との
間に接続された抵抗ＲF2を具える。この抵抗ＲF2はトラ
ンジスタQ1のベースに直流バイアス電流を供給すること
ができる。主負帰還ループ及び追加の負帰還ループを具
えるこのような増幅器は広帯域を有すると共に比較的低
い雑音レベルを有し、従って空中線信号のような弱い信
号を増幅するのに好適である。
【００１１】図２は、入力端子に空中線信号ψを受信す
ると共に一方がテレビジョンセット（TV) を給電し他方
がビデオレコーダ(VCR) を給電する２つの別個の出力端
子を有する増幅器Ａを具えたセパレータ−ミキサを示
す。これら２つの出力端子は互いに及び空中線に対し適
切なアイソレーションを有する必要がある。
ると共に一方がテレビジョンセット（TV) を給電し他方
がビデオレコーダ(VCR) を給電する２つの別個の出力端
子を有する増幅器Ａを具えたセパレータ−ミキサを示
す。これら２つの出力端子は互いに及び空中線に対し適
切なアイソレーションを有する必要がある。
【００１２】図３は本発明広帯域増幅器の好適実施例の
回路図である。図３において図１に示すものと同様の機
能を成す素子は同一の符号で示してある。出力シフト回
路は３×ベース−エミッタ電圧に対応する３レベルのシ
フトを発生し、２つのトランジスタＱ3 及びＱ′3 をエ
ミッタホロワとしてダイオード接続トランジスタＱ4と
縦続接続する。トランジスタＱ′3のエミッタは２×ベ
ース−エミッタ電圧だけシフトしたレベルを有する出力
端子Ｓを構成し、この出力端子から２つの別個の出力信
号Ｓ1及びＳ2を次のようにして得る。２つのトランジス
タＱ20及びＱ30のコレクタを別々の抵抗Ｒ20及びＲ30を
経て電圧源Ｖccに接続し、それらのエミッタを別々の抵
抗ＲE20及びＲE30を経て共通モード点に接続し、それら
のベースを出力端子Ｓに接続する。これらトランジスタ
Ｑ20及びＱ30のコレクタをもってそれぞれ別個の出力端
子Ｓ1（例えばＶＣＲ出力端子）及びＳ2（例えばＴＶ出
力端子）を構成する。
回路図である。図３において図１に示すものと同様の機
能を成す素子は同一の符号で示してある。出力シフト回
路は３×ベース−エミッタ電圧に対応する３レベルのシ
フトを発生し、２つのトランジスタＱ3 及びＱ′3 をエ
ミッタホロワとしてダイオード接続トランジスタＱ4と
縦続接続する。トランジスタＱ′3のエミッタは２×ベ
ース−エミッタ電圧だけシフトしたレベルを有する出力
端子Ｓを構成し、この出力端子から２つの別個の出力信
号Ｓ1及びＳ2を次のようにして得る。２つのトランジス
タＱ20及びＱ30のコレクタを別々の抵抗Ｒ20及びＲ30を
経て電圧源Ｖccに接続し、それらのエミッタを別々の抵
抗ＲE20及びＲE30を経て共通モード点に接続し、それら
のベースを出力端子Ｓに接続する。これらトランジスタ
Ｑ20及びＱ30のコレクタをもってそれぞれ別個の出力端
子Ｓ1（例えばＶＣＲ出力端子）及びＳ2（例えばＴＶ出
力端子）を構成する。
【００１３】出力端子Ｓ1 及びＳ2 間及びこれら出力端
子と増幅器の入力端子との間のアイソレーションは完全
ではない。高周波数ではトランジスタＱ20及びＱ30のコ
レクタ−ベースキャパシタンスにより出力端子Ｓの信号
の一部の再注入が生ずると共に一方の出力端子からの信
号の他方の出力端子への再注入が生ずる。上で考察した
ように、このアイソレーションを改善するためには電圧
シフト回路（点Ｂ）の出力インピーダンスの値及び点Ｓ
の出力インピーダンスの値も減少させると共に点Ａ（ト
ランジスタＱ′3 のベース) のインピーダンスの値を増
大させるのが好適である。この目的のために、トランジ
スタＱ10のベースを点Ｓに接続し、その主電流通路を点
Ａ及びＢ間に、即ちトランジスタＱ3 の主電流通路と直
列に接続する。トランジスタＱ4 及びＱ10が同一であれ
ば、出力電流Ｉ3 はンジスタＱ10とＱ4 とに均等に分配
される。
子と増幅器の入力端子との間のアイソレーションは完全
ではない。高周波数ではトランジスタＱ20及びＱ30のコ
レクタ−ベースキャパシタンスにより出力端子Ｓの信号
の一部の再注入が生ずると共に一方の出力端子からの信
号の他方の出力端子への再注入が生ずる。上で考察した
ように、このアイソレーションを改善するためには電圧
シフト回路（点Ｂ）の出力インピーダンスの値及び点Ｓ
の出力インピーダンスの値も減少させると共に点Ａ（ト
ランジスタＱ′3 のベース) のインピーダンスの値を増
大させるのが好適である。この目的のために、トランジ
スタＱ10のベースを点Ｓに接続し、その主電流通路を点
Ａ及びＢ間に、即ちトランジスタＱ3 の主電流通路と直
列に接続する。トランジスタＱ4 及びＱ10が同一であれ
ば、出力電流Ｉ3 はンジスタＱ10とＱ4 とに均等に分配
される。
【００１４】トランジスタＱ10がない場合の点Ｂ及び点
Ｓの出力インピーダンスをそれぞれＺB1及びＺS1で表わ
し、トランジスタＱ10がある場合の点Ｂ及び点Ｓの出力
インピーダンスをそれぞれＺB2及びＺS2で表わすものと
する。更に、トランジスタＱ10がない場合の点Ａの入力
インピーダンスをＺA1で表わし、トランジスタＱ10があ
る場合の点Ａの入力インピーダンスをＺA2で表わすもの
とすると、これらのインピーダンスは次のように表わせ
る。 ここで、ｒd ＝トランジスタのエミッタ抵抗値 β＝トランジスタＱ3 の電流利得 レベルシフト（３×ベース−エミッタ電圧）はほぼ同一
のままである（18mV以下) 。トランジスタＱ3 ( 電流 I
/2を流す) はトランジスＱ10により給電される。回路の
最適化のためにはダイオードのダイナミック抵抗値をＲ
F1の値に対し極めて低くする必要がある。この条件は電
流消費も雑音レベルも増大しない本提案回路により容易
に満足させることができる。トランジスタＱ10の付加に
より増幅器の入力端子と出力端子との間、即ち空中線と
各出力端子Ｓ1 , Ｓ2 との間及び両出力端子間のアイソ
レーションに対し、約10 dBまでの改善を達成すること
ができる。
Ｓの出力インピーダンスをそれぞれＺB1及びＺS1で表わ
し、トランジスタＱ10がある場合の点Ｂ及び点Ｓの出力
インピーダンスをそれぞれＺB2及びＺS2で表わすものと
する。更に、トランジスタＱ10がない場合の点Ａの入力
インピーダンスをＺA1で表わし、トランジスタＱ10があ
る場合の点Ａの入力インピーダンスをＺA2で表わすもの
とすると、これらのインピーダンスは次のように表わせ
る。 ここで、ｒd ＝トランジスタのエミッタ抵抗値 β＝トランジスタＱ3 の電流利得 レベルシフト（３×ベース−エミッタ電圧）はほぼ同一
のままである（18mV以下) 。トランジスタＱ3 ( 電流 I
/2を流す) はトランジスＱ10により給電される。回路の
最適化のためにはダイオードのダイナミック抵抗値をＲ
F1の値に対し極めて低くする必要がある。この条件は電
流消費も雑音レベルも増大しない本提案回路により容易
に満足させることができる。トランジスタＱ10の付加に
より増幅器の入力端子と出力端子との間、即ち空中線と
各出力端子Ｓ1 , Ｓ2 との間及び両出力端子間のアイソ
レーションに対し、約10 dBまでの改善を達成すること
ができる。
【００１５】種々の素子の値の一例を挙げると次の通り
である。 Ｒ1 ＝ 500Ω Ｒ2 ＝ 50 Ω ＲF1＝ 120Ω ＲF2＝ 600Ω ＲE1＝ 15 Ω ＲE2＝ 80 Ω ＲE6＝ 500Ω 以下に、主負帰還抵抗ＲF1を流れる電流Ｉ3 を制限する
手段を示す。ｎを電圧シフト回路のレベルシフトの数で
あるものとする（図３ではｎ＝３）。第１近似として
である。 Ｒ1 ＝ 500Ω Ｒ2 ＝ 50 Ω ＲF1＝ 120Ω ＲF2＝ 600Ω ＲE1＝ 15 Ω ＲE2＝ 80 Ω ＲE6＝ 500Ω 以下に、主負帰還抵抗ＲF1を流れる電流Ｉ3 を制限する
手段を示す。ｎを電圧シフト回路のレベルシフトの数で
あるものとする（図３ではｎ＝３）。第１近似として
【数１】 が得られる。Ｉ3 はＶcc及び温度の変化に極めて影響さ
れやすい。負帰還が良好な直線性及び電圧シフト回路と
無関係の利得を有するようにするためには抵抗ＲF1は電
圧シフト回路のインピーダンスＺB2より著しく高い値を
有する必要がある。即ち ＲF1の値は回路の所要の性能に対応する所定数のパラ
メータの関数値に選択されるため、及びＩ3 は温度及び
電源電圧の変化に影響されるため、少なくとも先ず第１
にその変化を抑制して極端な状態において電流消費が高
くなりすぎないようにするのが望ましい。
れやすい。負帰還が良好な直線性及び電圧シフト回路と
無関係の利得を有するようにするためには抵抗ＲF1は電
圧シフト回路のインピーダンスＺB2より著しく高い値を
有する必要がある。即ち ＲF1の値は回路の所要の性能に対応する所定数のパラ
メータの関数値に選択されるため、及びＩ3 は温度及び
電源電圧の変化に影響されるため、少なくとも先ず第１
にその変化を抑制して極端な状態において電流消費が高
くなりすぎないようにするのが望ましい。
【００１６】これを実現するための基本的アイデアは電
流Ｉ3 を本質的に点Ｂの電圧Ｖ3 に依存させることにあ
る。電流Ｉ3 を電圧Ｖ3 を測定して制御することができ
る。トランジスタＱ8 のベースを高い値の抵抗Ｒ9 を経
て点Ｂに接続し、そのエミッタを抵抗ＲE8を経て電圧源
（大地）に接続する。積分キャパシタＣ8 をそのコレク
タとベースとの間に接続する。そのコレクタを抵抗Ｒ8
を経て安定トランジスタＱ7 のベースに接続し、このト
ランジスタＱ7 のコレクタを電圧源Ｖccに接続し、その
エミッタを抵抗Ｒ1 及びＲ2 の接続点に接続する。抵抗
Ｒ7 をトランジスタＱ7 のコレクタとベースとの間に接
続してこの抵抗と抵抗Ｒ8 とをもって分圧器ブリッジを
構成する。抵抗Ｒ7 は増幅器を妨害しないように選択す
る。抵抗Ｒ7 を流れる電流は電流Ｉ3 に依存し、トラン
ジスタＱ7 のエミッタの電圧Ｖ′CCは電流Ｉ3 が増大す
ると減少し、従ってこの構成によれば電流Ｉ3 がＶCCの
代りにＶ′CCに依存する制御が得られる。
流Ｉ3 を本質的に点Ｂの電圧Ｖ3 に依存させることにあ
る。電流Ｉ3 を電圧Ｖ3 を測定して制御することができ
る。トランジスタＱ8 のベースを高い値の抵抗Ｒ9 を経
て点Ｂに接続し、そのエミッタを抵抗ＲE8を経て電圧源
（大地）に接続する。積分キャパシタＣ8 をそのコレク
タとベースとの間に接続する。そのコレクタを抵抗Ｒ8
を経て安定トランジスタＱ7 のベースに接続し、このト
ランジスタＱ7 のコレクタを電圧源Ｖccに接続し、その
エミッタを抵抗Ｒ1 及びＲ2 の接続点に接続する。抵抗
Ｒ7 をトランジスタＱ7 のコレクタとベースとの間に接
続してこの抵抗と抵抗Ｒ8 とをもって分圧器ブリッジを
構成する。抵抗Ｒ7 は増幅器を妨害しないように選択す
る。抵抗Ｒ7 を流れる電流は電流Ｉ3 に依存し、トラン
ジスタＱ7 のエミッタの電圧Ｖ′CCは電流Ｉ3 が増大す
ると減少し、従ってこの構成によれば電流Ｉ3 がＶCCの
代りにＶ′CCに依存する制御が得られる。
【００１７】図４は点Ａ及びＳに電流源を付加すること
により電圧シフト回路の直線性を改善した構造を示し、
本例ではこれら電流源を各別の抵抗Ｒ10及びＲ4 で構成
している。図５はｎ＝４の場合に対応する実施例を示
す。エミッタホロワＱ″3 をトランジスタＱ3 とＱ′3
との間に縦続接続し、ダイオードＱ4 と電流ミラー回路
を構成するトランジスタＱ′10の主電流通路をトランジ
スタＱ″3 の主電流通路と直列に配置する。この構成は
Ｉ3 を小さくすることができる。本発明は上述した実施
例にのみ限定されるものでない。特に、図示のトランジ
スタはｎｐｎ型であり、ｎｐｎ型はｐｎｐ型トランジス
タより集積化し易く高速であるが、本発明増幅器はｐｎ
ｐ型トランジスタで実現することもできる。
により電圧シフト回路の直線性を改善した構造を示し、
本例ではこれら電流源を各別の抵抗Ｒ10及びＲ4 で構成
している。図５はｎ＝４の場合に対応する実施例を示
す。エミッタホロワＱ″3 をトランジスタＱ3 とＱ′3
との間に縦続接続し、ダイオードＱ4 と電流ミラー回路
を構成するトランジスタＱ′10の主電流通路をトランジ
スタＱ″3 の主電流通路と直列に配置する。この構成は
Ｉ3 を小さくすることができる。本発明は上述した実施
例にのみ限定されるものでない。特に、図示のトランジ
スタはｎｐｎ型であり、ｎｐｎ型はｐｎｐ型トランジス
タより集積化し易く高速であるが、本発明増幅器はｐｎ
ｐ型トランジスタで実現することもできる。
【００１８】
【図１】従来の広帯域増幅器の回路図である。
【図２】テレビジョンセット用ミクサ−セパレータの略
図である。
図である。
【図３】本発明増幅器の好適実施例の回路図である。
【図４】本発明によるシフト回路の変形例の回路図であ
る。
る。
【図５】本発明によるシフト回路の他の変形例の回路図
である。
である。
Ｅ 入力端子 Ｑ1 入力トランジスタ Ｑ6, Ｑ2 ダーリントン段 Ｃ 直接出力端子 Ｑ3 , Ｑ′3 , Ｑ4 , Ｑ10；Ｑ3 , Ｑ′3 , Ｑ″3 , Ｑ
4 , Ｑ10 ,Ｑ′10 レベルシフト回路 Ｑ10 ,Ｑ4 ；Ｑ10 ,Ｑ′10 ,Ｑ4 電流ミラー回路 ＲF1■ 主負帰還抵抗 ＲF2■ 追加の負帰還抵抗 Ｑ20 ,Ｑ30■ 出力トランジスタ Ｓ1 , Ｓ2 出力端子 Ｑ7■, Ｑ8■, Ｒ7, Ｒ8 ■ 帰還電流制限回路
4 , Ｑ10 ,Ｑ′10 レベルシフト回路 Ｑ10 ,Ｑ4 ；Ｑ10 ,Ｑ′10 ,Ｑ4 電流ミラー回路 ＲF1■ 主負帰還抵抗 ＲF2■ 追加の負帰還抵抗 Ｑ20 ,Ｑ30■ 出力トランジスタ Ｓ1 , Ｓ2 出力端子 Ｑ7■, Ｑ8■, Ｒ7, Ｒ8 ■ 帰還電流制限回路
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (56)参考文献 特開 昭47−3463（ＪＰ，Ａ) 特開 昭53−105347（ＪＰ，Ａ) 特開 昭54−161253（ＪＰ，Ａ) 特開 昭61−274407（ＪＰ，Ａ) 特開 昭62−222704（ＪＰ，Ａ) 特開 昭63−314904（ＪＰ，Ａ) 特開 平１−105605（ＪＰ，Ａ) 特開 平２−82872（ＪＰ，Ａ) 特開 平２−79606（ＪＰ，Ａ) 実開 昭61−15821（ＪＰ，Ｕ) 米国特許3651347（ＵＳ，Ａ) 米国特許4525682（ＵＳ，Ａ) ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓ ｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔ ｓ Ｖｏｌ．ＳＣ−16 Ｎｏ．６ （1981．12）”Ａ４−Ｔｅｒｍｉｎａｌ Ｗｉｄｅ−Ｂａｎｄ Ｍｏｎｏｌｉｔ ｈｉｃ Ａｍｐｌｉｆｉｅｒ”Ｒｏｂｅ ｒｔ Ｇ．Ｍｅｙｅｒ，Ｒｏｂｅｒｔ Ａ．Ｂｒａｕｓｃｈｉｌｄ，ｐｐ．634 −638 ＥＬＥＣＴＲＯＮＩＣ ＤＥＳＩＧＮ Ｖｏｌ．33 Ｎｏ．15（1985）”Ｍｏ ｎｏｌｉｔｈｉｃ Ａｍｐｌｉｆｉｅｒ ｍａｋｅｓ ｔｈｅ Ｌｅａｐ ｉｎ ｔｏ ＵＨＦ Ｔｅｌｅｃｏｍｍ Ｔｅ ｒｒｉｔｏｒｙ”Ｔ．ＤｅＬＵＲＩＯ, ｅｔ．ａｌ．ｐｐ．141−144 Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈ ｅ ＩＥＥＥ 1990 Ｃｕｓｔｏｍ Ｉ ｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（1990．05. 13）”Ａ 500−ＭＨｚ Ｍｏｎｏｌｉ ｔｈｉｃ ＣＲＴ Ｖｉｄｅｏ Ｄｒｉ ｖｅｒ ｕｓｉｎｇ ａ Ｌｉｎｅａｒ Ａｒｒｅｙ”Ｋａｚｕｏ Ｋａｔｏ, Ｔａｋａｓｈｉ Ｓａｓｅ，Ｈｉｄｅｏ Ｓａｔｏ，ｐｐ．25．４／１−25．４ ／４（ＩＮＳＰＥＣ Ａｃｃｅｓｓｉｏ ｎ Ｎｕｍｂｅｒ：3875367) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/00 - 1/56 H03F 3/00 - 3/44 H03F 3/50 - 3/52 H04N 5/268 ＰＣＩ（ＤＩＡＬＯＧ) ＷＰＩ（ＤＩＡＬＯＧ)
Claims (9)
- 【請求項１】 １つの直接出力端子を有し、この出力端
子に、少なくとも１つのレベルシフト素子と直列に配置
された少なくとも第１エミッタホロワトランジスタを含
み少なくとも１つのレベルシフト出力を発生するレベル
シフト段を接続し、前記第１トランジスタはそのベース
と電圧源との間に配置された第１抵抗を具えており、且
つ少なくとも１つのレベルシフト出力端子から入力側へ
負帰還回路を具えている広帯域増幅器において、当該増
幅器はそれぞれ別個の出力端子を構成する少なくとも第
２及び第３トランジスタを具え、これらトランジスタは
それらのベースが前記レベルシフト出力端子の１つに接
続され且つそれらのコレクタがそれぞれ別個の第１及び
第２出力端子を構成するように配置し、且つ前記レベル
シフト段は前記第１エミッタホロワトランジスタと前記
レベルシフト素子との間に縦続接続された第４エミッタ
ホロワトランジスタを具えると共に、前記レベルシフト
素子と相まって電流ミラー回路を構成する第５トランジ
スタを具え、該第５トランジスタの主電流通路を前記第
１エミッタホロワトランジスタの主電流通路と前記レベ
ルシフト素子の前記第４エミッタホロワトランジスタに
接続されてない側の端子との間に直列に接続したことを
特徴とする広帯域増幅器。 - 【請求項２】 前記レベルシフト素子はダイオード接続
トランジスタであることを特徴とする請求項１記載の増
幅器。 - 【請求項３】 当該増幅器はベースが増幅器の入力端子
を構成する第６トランジスタを具え、そのコレクタを第
８トランジスタとダーリトン段を構成する入力側の第７
トランジスタのベースに接続し、前記直接出力端子を前
記第１エミッタホロワトランジスタのベースに接続され
た前記第８トランジスタのコレクタに接続したことを特
徴とする請求項１又は２記載の増幅器。 - 【請求項４】 前記負帰還回路は前記レベルシフト出力
端子と前記第６トランジスタのエミッタとの間に接続さ
れた第２抵抗を具え、前記第６トランジスタは第３エミ
ッタ抵抗を有していることを特徴とする請求項３記載の
増幅器。 - 【請求項５】 当該増幅器は前記第８トランジスタのエ
ミッタと前記第６トランジスタのベースとの間に挿入さ
れた第４抵抗を具えていることを特徴とする請求項３又
は４記載の増幅器。 - 【請求項６】 当該増幅器は第９トランジスタを具え、
そのベースを前記レベルシフト出力端子に接続し、その
コレクタを第５抵抗を経て、主電流通路が前記電圧源と
前記第６トランジスタのコレクタの第１バイアス抵抗及
び前記第１抵抗との間に接続された第10トランジスタの
ベースに接続したことを特徴とする請求項３又は５記載
の増幅器。 - 【請求項７】 前記レベルシフト段は前記第１及び第４
エミッタホロワトランジスタ間に縦続接続された第11エ
ミッタホロワトランジスタを具えると共に前記レベルシ
フト素子と電流ミラー回路を構成する第12トランジスタ
を具え、該トランジスタの主電流通路を前記第11トラン
ジスタの主電流通路と前記レベルシフト素子の前記第４
エミッタホロワトランジスタに接続されてない側の端子
との間に直列に接続したことを特徴とする請求項１〜６
の何れかに記載の増幅器。 - 【請求項８】 当該増幅器は前記第４エミッタホロワト
ランジスタと前記レベルシフト素子との共通端子に接続
された第１電流源と、前記第１及び第４エミッタホロワ
トランジスタの少なくとも一方のベースに接続された少
なくとも１つの第２電流源を具えていることを特徴とす
る請求項７記載の増幅器。 - 【請求項９】 前記電流源の少なくとも１つは第７抵抗
で構成したことを特徴とする請求項８記載の増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9009084A FR2665034A1 (fr) | 1990-07-17 | 1990-07-17 | Amplificateur large bande presentant des sorties separees. |
| FR9009084 | 1990-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233813A JPH04233813A (ja) | 1992-08-21 |
| JP3242422B2 true JP3242422B2 (ja) | 2001-12-25 |
Family
ID=9398796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19992391A Expired - Fee Related JP3242422B2 (ja) | 1990-07-17 | 1991-07-16 | 広帯域増幅器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5124667A (ja) |
| EP (1) | EP0467450B1 (ja) |
| JP (1) | JP3242422B2 (ja) |
| KR (1) | KR920003628A (ja) |
| DE (1) | DE69114391T2 (ja) |
| FR (1) | FR2665034A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2295289B (en) * | 1992-10-28 | 1996-07-17 | Plessey Semiconductors Ltd | Wideband constant impedance amplifiers |
| JP2788869B2 (ja) * | 1995-04-27 | 1998-08-20 | 山形日本電気株式会社 | エミッタ接地型増幅回路 |
| FI100751B (fi) * | 1996-06-11 | 1998-02-13 | Nikolay Tchamov | Pienikohinainen vahvistin |
| US5808508A (en) * | 1997-05-16 | 1998-09-15 | International Business Machines Corporation | Current mirror with isolated output |
| KR100454099B1 (ko) * | 2002-08-22 | 2004-10-26 | 한국화학연구원 | 제초활성을 갖는9-(5-이속사졸린메톡시페닐)이미노-8-치아-1,6-디아자비시클로[4.3.0]노난-7-온 유도체 |
| US8050434B1 (en) | 2006-12-21 | 2011-11-01 | Srs Labs, Inc. | Multi-channel audio enhancement system |
| US9231529B2 (en) | 2013-12-16 | 2016-01-05 | Motorola Solutions, Inc. | Switchable multi-output low-noise amplifier with distortion cancellation |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA942854A (en) * | 1970-07-24 | 1974-02-26 | Allen L. Limberg | Low output impedance voltage divider network |
| US3651347A (en) * | 1970-09-28 | 1972-03-21 | Rca Corp | Signal translating stage providing direct voltage translation independent of supplied operating potential |
| JPS6040737B2 (ja) * | 1977-02-25 | 1985-09-12 | 日本電気株式会社 | トランジスタ回路 |
| JPS54161253A (en) * | 1978-06-10 | 1979-12-20 | Toshiba Corp | High-frequency amplifier circuit |
| US4525682A (en) * | 1984-02-07 | 1985-06-25 | Zenith Electronics Corporation | Biased current mirror having minimum switching delay |
| CN1005809B (zh) * | 1985-04-01 | 1989-11-15 | 于志伟 | 可集成化的高频宽带超线性放大器及其制造方法 |
| US4628279A (en) * | 1985-12-26 | 1986-12-09 | Comlinear Corporation | Wideband feedback amplifier |
| US4775843A (en) * | 1987-05-18 | 1988-10-04 | National Semiconductor Corporation | Wideband post amplifier for product detector |
| US4885548A (en) * | 1987-07-24 | 1989-12-05 | Nippon Telegraph And Telephone Corporation | Wideband amplifier |
| US4897616A (en) * | 1988-07-25 | 1990-01-30 | Burr-Brown Corporation | Wide band amplifier with current mirror feedback to bias circuit |
-
1990
- 1990-07-17 FR FR9009084A patent/FR2665034A1/fr active Pending
-
1991
- 1991-07-08 EP EP91201770A patent/EP0467450B1/fr not_active Expired - Lifetime
- 1991-07-08 DE DE69114391T patent/DE69114391T2/de not_active Expired - Fee Related
- 1991-07-12 KR KR1019910011840A patent/KR920003628A/ko active IP Right Grant
- 1991-07-12 US US07/728,924 patent/US5124667A/en not_active Expired - Fee Related
- 1991-07-16 JP JP19992391A patent/JP3242422B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| ＥＬＥＣＴＲＯＮＩＣ ＤＥＳＩＧＮ Ｖｏｌ．３３ Ｎｏ．１５（１９８５）"Ｍｏｎｏｌｉｔｈｉｃ Ａｍｐｌｉｆｉｅｒ ｍａｋｅｓ ｔｈｅ Ｌｅａｐ ｉｎｔｏ ＵＨＦ Ｔｅｌｅｃｏｍｍ Ｔｅｒｒｉｔｏｒｙ"Ｔ．ＤｅＬＵＲＩＯ，ｅｔ．ａｌ．ｐｐ．１４１−１４４ |
| ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ Ｖｏｌ．ＳＣ−１６ Ｎｏ．６（１９８１．１２）"Ａ４−Ｔｅｒｍｉｎａｌ Ｗｉｄｅ−Ｂａｎｄ Ｍｏｎｏｌｉｔｈｉｃ Ａｍｐｌｉｆｉｅｒ"Ｒｏｂｅｒｔ Ｇ．Ｍｅｙｅｒ，Ｒｏｂｅｒｔ Ａ．Ｂｒａｕｓｃｈｉｌｄ，ｐｐ．６３４−６３８ |
| Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ １９９０ Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ（１９９０．０５．１３）"Ａ ５００−ＭＨｚ Ｍｏｎｏｌｉｔｈｉｃ ＣＲＴ Ｖｉｄｅｏ Ｄｒｉｖｅｒ ｕｓｉｎｇ ａ Ｌｉｎｅａｒ Ａｒｒｅｙ"Ｋａｚｕｏ Ｋａｔｏ，Ｔａｋａｓｈｉ Ｓａｓｅ，Ｈｉｄｅｏ Ｓａｔｏ，ｐｐ．２５．４／１−２５．４／４（ＩＮＳＰＥＣ Ａｃｃｅｓｓｉｏｎ Ｎｕｍｂｅｒ：３８７５３６７） |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003628A (ko) | 1992-02-29 |
| DE69114391D1 (de) | 1995-12-14 |
| FR2665034A1 (fr) | 1992-01-24 |
| DE69114391T2 (de) | 1996-06-05 |
| JPH04233813A (ja) | 1992-08-21 |
| EP0467450B1 (fr) | 1995-11-08 |
| US5124667A (en) | 1992-06-23 |
| EP0467450A1 (fr) | 1992-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240040A (en) | Operational amplifier | |
| JPH0452645B2 (ja) | ||
| JP3242422B2 (ja) | 広帯域増幅器 | |
| US4007427A (en) | Cascaded transistor amplifier stages | |
| JPH0671186B2 (ja) | 対数増幅回路 | |
| US4268798A (en) | High performance summing amplifier | |
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| US4453134A (en) | High voltage operational amplifier | |
| JP2644191B2 (ja) | バッファアンプ | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| JP2001237653A (ja) | 受光アンプ回路 | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| JP2975460B2 (ja) | 対数圧縮型差動増幅回路 | |
| JPS631514Y2 (ja) | ||
| JP3591162B2 (ja) | アクティブフィルタ | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP2998107B2 (ja) | 中間周波増幅装置 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPS6349938Y2 (ja) | ||
| JPS5827537Y2 (ja) | コンプリメンタリ・プッシュプル増幅器 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH07154168A (ja) | バッファ回路 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPH0451085B2 (ja) | ||
| JP2003188667A (ja) | 多段可変利得増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |