JP3591162B2 - アクティブフィルタ - Google Patents
アクティブフィルタ Download PDFInfo
- Publication number
- JP3591162B2 JP3591162B2 JP28866696A JP28866696A JP3591162B2 JP 3591162 B2 JP3591162 B2 JP 3591162B2 JP 28866696 A JP28866696 A JP 28866696A JP 28866696 A JP28866696 A JP 28866696A JP 3591162 B2 JP3591162 B2 JP 3591162B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- conductance
- gain
- conductance amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明はアクティブフィルタに係り、特に、コンダクタンスアンプを用いたアクティブフィルタに関する。
【０００２】
【従来の技術】
図４に従来のコンダクタンスアンプを用いたアクティブフィルタの一例の回路構成図を示す。
図４のアクティブフィルタ２０は１次のローパスフィルタ（ＬＰＦ）を構成しており、コンダクタンスアンプ２１、コンデンサＣ１０、バッファアンプ２２から構成され、等価的にはコンダクタンスアンプ２１の出力とバッファアンプ２２の入力との接続点ＡにはＤＣインピーダンスＲ０ が付与され、バッファアンプ２２の出力には出力インピーダンスＺ０１が付与される。
【０００３】
ここで、図４に示すアクティブフィルタ２０のオープンループでの伝達特性Ｔ１ （ｓ）を求めると、
【０００４】
【数１】
【０００５】
となる。
また、閉ループでの伝達特性Ｔ２ （ｓ）は、
【０００６】
【数２】
【０００７】
となる。
ここで、アクティブフィルタ２０のＤＣゲインは、ω＝０のときの伝達関数に相当しており、式（１）でｓ＝ｊωであるので、ｓ＝０を式（１）に代入することのより求められ、
Ｔ１ （０）＝ｇｍ ×Ｒ０ ・・・（３）
となり、コンダクタンスアンプ２１のコンダクタンスｇｍ に左右されることがわかる。
【０００８】
また、オープンループでの出力インピーダンスＺ０２は、
【０００９】
【数３】
【００１０】
よって、ω→∽で、ｓ→∽となるので、式（４）で（１／ｓＣ）は、「０」となり、出力インピーダンスＺ０２は、
Ｚ０２＝Ｚ０１ ・・・（５）
となり、高域での出力インピーダンスＺ０１は、オープンループＤＣでの出力インピーダンスＺ０１で決定されていた。
【００１１】
図４に示すアクティブフィルタ２０では、オープンループゲインが大きくとれない。オープンループゲインを大きく取る方法としては、バッファアンプ２２のゲインを大きくればよい。
図５に従来のコンダクタンスアンプを用いたアクティブフィルタの回路構成図を示す。
【００１２】
図５に示すようにバッファアンプ２２のゲインをＡ倍にすることによりオープンループゲインを大きくすることができる。
【００１３】
【発明が解決しようとする課題】
しかるに、従来のコンダクタンスアンプを用いたアクティブフィルタでは、オープンループでの伝達関数が式（１）で決まり、このときのＤＣゲインは式（３）で決定されることになる。このとき、出力オフセット電圧を小さくするために、コンダクタンスｇｍ を大きく取ろうとすると、コンダクタンスｇｍ は（Ｉ／Ｖ）で決定され、コンダクタンスｇｍ を大きく取るには電流Ｉを大きくする必要がある。
【００１４】
しかしながら、近年の電子装置の低消費電力化のため、消費電流等の制限があり、電流Ｉを大きくできない。このため、式（３）のＤＣゲインが小さくなるなってしまう。
ＤＣゲインが小さくなると、高域における周波数特性が劣化し、また、出力インピーダンスが大となり、次段につながる回路の入力インピーダンスが小の場合は影響を受け、フィルタの後段バッファとして好ましくない。
【００１５】
また、オープンループゲインを大きくするために図５に示すように出力アンプのゲインをＡ倍にすると、Ｓ／Ｎ比の劣化を生じてしまう等の問題点を有する。本発明は上記の点に鑑みてなされたもので、コンダクタンスアンプの出力オフセット電圧の影響を抑制しつつも、高周波領域での出力インピーダンス及び出力オフセット等の特性を向上させることができるアクティブフィルタを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の請求項１は、第１の入力端（＋）に供給される電圧と第２の入力端（−）に供給される電圧との差に応じた電圧を電流に変換して出力端から出力するコンダクタンスアンプ（２）と、コンダクタンスアンプ（２）の出力端と接地との間に接続されたＤＣインピーダンス（Ｒ 0 ）と、コンダクタンスアンプ（２）の出力端とＤＣインピーダンス（Ｒ 0 ）との接続点の信号を増幅して出力端から出力する増幅回路（３）と、コンダクタンスアンプ（２）の出力端と増幅回路（３）の入力端との接続点と、増幅回路（３）の出力端との間に接続された結合容量素子（Ｃ 0 ）と、増幅回路（３）の出力電圧をコンダクタンスアンプ（２）の第２の入力端（−）に直接帰還させる帰還手段とを有し、コンダクタンスアンプ（２）のコンダクタンス（ｇｍ）を大きくすることなく、増幅回路（３）のゲイン（Ａ）を十分に大きくすることにより、一定のオープンループゲインを得ることを特徴とする。
【００１７】
本発明によれば、コンダクタンスアンプの出力に入出力間が結合容量により結合された増幅回路を接続し、増幅回路の出力をコンダクタンスアンプの入力に直接帰還させる構成とすることにより、コンダクタンスアンプのコンダクタンスをｇm 、結合容量をＣ0 、ＤＣインピーダンスをＲ0 とすると、オープンループでの伝達関数Ｔo （ｓ）は、
【００１８】
【数４】
【００１９】
となり、このときのＤＣゲインＴo （０）は、
Ｔo （０）＝ＡＲ0 ｇm
となる。このため、増幅回路のゲインをコンダクタンスアンプのゲインに比べて大きく設定することにより、コンダクタンスアンプのゲインを大きくすることなく、所望の伝達関数を設定できる。また、高域での出力インピーダンスＺohは、オープンループでの出力インピーダンスをＺooとすると、
【００２０】
【数５】
【００２１】
となり、高域、すなわち、ω→∽となると、ｓ＝ｊωであるので、ｓ→∽となるので、式（７）で（１／ｓＣ０ ）＝０となるため、式（７）は、
【００２２】
【数６】
【００２３】
となり、高域での出力インピーダンスを約１／Ａにでき、高域での特性を向上できる。
【００２４】
【発明の実施の形態】
図１に本発明の一実施例の回路構成図を示す。
本実施例のアクティブフィルタ１は、１次のローパスフィルタを構成している。アクティブフィルタ１は、主に、コンダクタンスアンプ２、増幅回路３、コンデンサＣ０ から構成される。
【００２５】
コンダクタンスアンプ２は、ＰＮＰトランジスタＱ１ 〜Ｑ４ 及びＮＰＮトランジスタＱ５ 、Ｑ６ 、ダイオードＤ１ 、Ｄ２ 、抵抗Ｒ１ 、Ｒ２ 、定電流源４〜６から構成される。コンダクタンスアンプ２は、ＰＮＰトランジスタＱ１ のベースが非反転入力端子とされ、ＰＮＰトランジスタＱ２ のベースが反転入力端子とされている。
【００２６】
コンダクタンスアンプ２の非反転入力端子は、入力端子Ｔｉｎに接続され、信号源９からフィルタリングすべき信号が供給される。また、反転入力端子は出力端子Ｔｏｕｔ に接続され、出力信号が供給される。コンダクタンスアンプ２は、非反転入力端子に供給される入力信号と反転入力端子に供給される出力信号との電位差に応じた電流をＮＰＮトランジスタＱ６ のコレクタから出力し、出力アンプ３に供給する。
【００２７】
出力アンプ３は、ＰＮＰトランジスタＱ７ 、ＮＰＮトランジスタＱ８ 、定電流源７、８から構成されており、Ａ倍の利得を有する増幅回路を構成している。
出力アンプ３は、ＰＮＰトランジスタＱ７ のベースが入力とされ、ＮＰＮトランジスタＱ８ のエミッタが出力とされている。入力となるＰＮＰトランジスタＱ７ のベースにはコンダクタンスアンプ２の出力信号が供給され、Ａ倍して出力となるＮＰＮトランジスタＱ８ のエミッタから出力する。
【００２８】
出力となるＮＰＮトランジスタＱ８ のエミッタは、出力端子Ｔｏｕｔ 及びコンダクタンスアンプ２の反転入力端子となるＰＮＰトランジスタＱ２ のベースに接続されると共に、結合容量であるコンデンサＣ０ を介して入力となるＰＮＰトランジスタＱ７ のベースに接続される。なお、出力アンプ３及びコンデンサＣ０ によりミラー回路が構成される。
【００２９】
図２に本発明の一実施例の等価回路図を示す。図１と同一構成部分には同一符号を付し、その説明は省略する。
図１のアクティブフィルタ１を等価回路を示すと、図２に示すように点ＰにＤＣインピーダンスＲ０ が付与され、出力端子Ｔｏｕｔ にはオープンループでの出力インピーダンスＺ０１が付与される。
【００３０】
ここで、アクティブフィルタ１のオープンループでの伝達関数Ｔ３ （ｓ）を求めると、
オープンループでの伝達特性をＴ３ （ｓ）は、
【００３１】
【数７】
【００３２】
で表せる。
また、アクティブフィルタ１の閉ループでの伝達関数Ｔ４ （ｓ）を求めると、閉ループでの伝達特性をＴ４ （ｓ）は、
【００３３】
【数８】
【００３４】
で表せる。
ここで、オープンループでのＤＣゲインを求めると、ＤＣゲインは式（９）でｓ＝０で求められるから、ＤＣゲインＴ３ （０）は、
Ｔ３ （０）＝ＡＲ０ ｇｍ ・・・（１１）
となる。式（１１）は式（３）に示す従来のオープンループでのＤＣゲインＴ１ （０）に比べて、Ａ倍になる。
【００３５】
このため、コンダクタンスアンプ２のコンダクタンスｇｍ を大きくしなくても出力アンプ３のゲインＡを大きくすることによりＤＣゲインＴ３ （０）を大きくできることになる。出力アンプ３のゲインＡを大きくすれば、ＤＣゲインＴ３ （０）に対するコンダクタンスｇｍ の影響が小さくなるため、コンダクタンスアンプ２の出力オフセット電圧の影響を軽減できることになる。図５に示す従来回路に比して、Ｓ／Ｎ比を向上できる。
【００３６】
また、高域での出力インピーダンスＺ０３は、
【００３７】
【数９】
【００３８】
で表せる。
ここで、ω→∽とすると、式（９）でｓはｓ＝ｊωであるので、ｓ→∽となる。よって、式（１２）で（１／ｓＣ０ ）の項が「０」になるので、式（１２）は、
【００３９】
【数１０】
【００４０】
となる。ここで、通常オープンループＤＣでの出力インピーダンスＺ０１は１００Ω程度であり、また、点ＰでのＤＣインピーダンスＲ０ は３００ＫΩ程度となるので、式（１３）で、オープンループでの出力インピーダンスＺ０１に比べてＤＣインピーダンスＲ０ が十分に大きいと見なせるので、式（１３）で分母の（Ｚ０１／Ｒ０ ）が０となり、したがって、式（１３）は、
【００４１】
【数１１】
【００４２】
で表せる。また、出力アンプ３のゲインＡが十分に大きいとすると、
（１＋Ａ）≒Ａ
と見なせるため、式（１４）は、
【００４３】
【数１２】
【００４４】
と表せる。
したがって、高域での出力インピーダンスＺ03は、ＤＣ時の出力インピーダンスＺ01の約１／Ａ倍となり、出力アンプ３のゲインＡを大きくすれば、高域時の出力インピーダンスＺ03を低減できる。
【００４５】
したがって、高域での特性を向上できる。
なお、本実施例では、１次のローパスフィルタについて考えたが、これに限ることなく、ｎ次のローパスフィルタを構成することもできる。
図３に本発明の他の実施例のブロック構成図を示す。
【００４６】
本実施例のアクティブフィルタは、図１の１次のローパスフィルタをｎ段縦続に接続することによりｎ次のローパスフィルタを構成したものである。
本実施例のアクティブフィルタ１０は、図１に示す１次のローパスフィルタと同一の構成のｎ個のフィルタ回路１１−１〜１１−ｎを入出力が直列に接続した構成としてなる。
【００４７】
本実施例によれば、各フィルタ回路１１−１〜１１−ｎでコンダクタンスアンプ２の出力オフセット電圧の影響を軽減できるので、出力オフセット電圧の影響を最小限にできる。また、各フィルタ回路１１−１〜１１−ｎで高域の出力インピーダンスを小さくできるため、高域の特性を向上できる。
【００４８】
【発明の効果】
上述の如く、本発明によれば、コンダクタンスアンプの出力に入出力間が結合容量により結合された増幅回路を接続することにより、コンダクタンスアンプのｇｍ を大きくすることなく、オープンループＤＣゲインを大きくでき、したがって、コンダクタンスアンプのオフセット電圧を増幅することがなくなり、コンダクタンスアンプのオフセット電圧の影響を低減でき、Ｓ／Ｎ比を向上でき、また、高域での出力インピーダンスを小さくできるため、高域での周波数特性を向上できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の等価回路図である。
【図３】本発明の他の実施例のブロック構成図である。
【図４】従来のコンダクタンスアンプを用いたアクティブフィルタの一例の等価回路図である。
【図５】従来のコンダクタンスアンプを用いたアクティブフィルタの他の一例の等価回路図である。
【符号の説明】
１ アクティブフィルタ
２ コンダクタンスアンプ
３ 出力アンプ
４〜８ 定電流源
Ｑ１ 〜Ｑ４ 、Ｑ７ ＰＮＰトランジスタ
Ｑ５ 、Ｑ６ 、Ｑ８ ＮＰＮトランジスタ
【発明の属する技術分野】
本発明はアクティブフィルタに係り、特に、コンダクタンスアンプを用いたアクティブフィルタに関する。
【０００２】
【従来の技術】
図４に従来のコンダクタンスアンプを用いたアクティブフィルタの一例の回路構成図を示す。
図４のアクティブフィルタ２０は１次のローパスフィルタ（ＬＰＦ）を構成しており、コンダクタンスアンプ２１、コンデンサＣ１０、バッファアンプ２２から構成され、等価的にはコンダクタンスアンプ２１の出力とバッファアンプ２２の入力との接続点ＡにはＤＣインピーダンスＲ０ が付与され、バッファアンプ２２の出力には出力インピーダンスＺ０１が付与される。
【０００３】
ここで、図４に示すアクティブフィルタ２０のオープンループでの伝達特性Ｔ１ （ｓ）を求めると、
【０００４】
【数１】
となる。
また、閉ループでの伝達特性Ｔ２ （ｓ）は、
【０００６】
【数２】
となる。
ここで、アクティブフィルタ２０のＤＣゲインは、ω＝０のときの伝達関数に相当しており、式（１）でｓ＝ｊωであるので、ｓ＝０を式（１）に代入することのより求められ、
Ｔ１ （０）＝ｇｍ ×Ｒ０ ・・・（３）
となり、コンダクタンスアンプ２１のコンダクタンスｇｍ に左右されることがわかる。
【０００８】
また、オープンループでの出力インピーダンスＺ０２は、
【０００９】
【数３】
よって、ω→∽で、ｓ→∽となるので、式（４）で（１／ｓＣ）は、「０」となり、出力インピーダンスＺ０２は、
Ｚ０２＝Ｚ０１ ・・・（５）
となり、高域での出力インピーダンスＺ０１は、オープンループＤＣでの出力インピーダンスＺ０１で決定されていた。
【００１１】
図４に示すアクティブフィルタ２０では、オープンループゲインが大きくとれない。オープンループゲインを大きく取る方法としては、バッファアンプ２２のゲインを大きくればよい。
図５に従来のコンダクタンスアンプを用いたアクティブフィルタの回路構成図を示す。
【００１２】
図５に示すようにバッファアンプ２２のゲインをＡ倍にすることによりオープンループゲインを大きくすることができる。
【００１３】
【発明が解決しようとする課題】
しかるに、従来のコンダクタンスアンプを用いたアクティブフィルタでは、オープンループでの伝達関数が式（１）で決まり、このときのＤＣゲインは式（３）で決定されることになる。このとき、出力オフセット電圧を小さくするために、コンダクタンスｇｍ を大きく取ろうとすると、コンダクタンスｇｍ は（Ｉ／Ｖ）で決定され、コンダクタンスｇｍ を大きく取るには電流Ｉを大きくする必要がある。
【００１４】
しかしながら、近年の電子装置の低消費電力化のため、消費電流等の制限があり、電流Ｉを大きくできない。このため、式（３）のＤＣゲインが小さくなるなってしまう。
ＤＣゲインが小さくなると、高域における周波数特性が劣化し、また、出力インピーダンスが大となり、次段につながる回路の入力インピーダンスが小の場合は影響を受け、フィルタの後段バッファとして好ましくない。
【００１５】
また、オープンループゲインを大きくするために図５に示すように出力アンプのゲインをＡ倍にすると、Ｓ／Ｎ比の劣化を生じてしまう等の問題点を有する。本発明は上記の点に鑑みてなされたもので、コンダクタンスアンプの出力オフセット電圧の影響を抑制しつつも、高周波領域での出力インピーダンス及び出力オフセット等の特性を向上させることができるアクティブフィルタを提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の請求項１は、第１の入力端（＋）に供給される電圧と第２の入力端（−）に供給される電圧との差に応じた電圧を電流に変換して出力端から出力するコンダクタンスアンプ（２）と、コンダクタンスアンプ（２）の出力端と接地との間に接続されたＤＣインピーダンス（Ｒ 0 ）と、コンダクタンスアンプ（２）の出力端とＤＣインピーダンス（Ｒ 0 ）との接続点の信号を増幅して出力端から出力する増幅回路（３）と、コンダクタンスアンプ（２）の出力端と増幅回路（３）の入力端との接続点と、増幅回路（３）の出力端との間に接続された結合容量素子（Ｃ 0 ）と、増幅回路（３）の出力電圧をコンダクタンスアンプ（２）の第２の入力端（−）に直接帰還させる帰還手段とを有し、コンダクタンスアンプ（２）のコンダクタンス（ｇｍ）を大きくすることなく、増幅回路（３）のゲイン（Ａ）を十分に大きくすることにより、一定のオープンループゲインを得ることを特徴とする。
【００１７】
本発明によれば、コンダクタンスアンプの出力に入出力間が結合容量により結合された増幅回路を接続し、増幅回路の出力をコンダクタンスアンプの入力に直接帰還させる構成とすることにより、コンダクタンスアンプのコンダクタンスをｇm 、結合容量をＣ0 、ＤＣインピーダンスをＲ0 とすると、オープンループでの伝達関数Ｔo （ｓ）は、
【００１８】
【数４】
となり、このときのＤＣゲインＴo （０）は、
Ｔo （０）＝ＡＲ0 ｇm
となる。このため、増幅回路のゲインをコンダクタンスアンプのゲインに比べて大きく設定することにより、コンダクタンスアンプのゲインを大きくすることなく、所望の伝達関数を設定できる。また、高域での出力インピーダンスＺohは、オープンループでの出力インピーダンスをＺooとすると、
【００２０】
【数５】
となり、高域、すなわち、ω→∽となると、ｓ＝ｊωであるので、ｓ→∽となるので、式（７）で（１／ｓＣ０ ）＝０となるため、式（７）は、
【００２２】
【数６】
となり、高域での出力インピーダンスを約１／Ａにでき、高域での特性を向上できる。
【００２４】
【発明の実施の形態】
図１に本発明の一実施例の回路構成図を示す。
本実施例のアクティブフィルタ１は、１次のローパスフィルタを構成している。アクティブフィルタ１は、主に、コンダクタンスアンプ２、増幅回路３、コンデンサＣ０ から構成される。
【００２５】
コンダクタンスアンプ２は、ＰＮＰトランジスタＱ１ 〜Ｑ４ 及びＮＰＮトランジスタＱ５ 、Ｑ６ 、ダイオードＤ１ 、Ｄ２ 、抵抗Ｒ１ 、Ｒ２ 、定電流源４〜６から構成される。コンダクタンスアンプ２は、ＰＮＰトランジスタＱ１ のベースが非反転入力端子とされ、ＰＮＰトランジスタＱ２ のベースが反転入力端子とされている。
【００２６】
コンダクタンスアンプ２の非反転入力端子は、入力端子Ｔｉｎに接続され、信号源９からフィルタリングすべき信号が供給される。また、反転入力端子は出力端子Ｔｏｕｔ に接続され、出力信号が供給される。コンダクタンスアンプ２は、非反転入力端子に供給される入力信号と反転入力端子に供給される出力信号との電位差に応じた電流をＮＰＮトランジスタＱ６ のコレクタから出力し、出力アンプ３に供給する。
【００２７】
出力アンプ３は、ＰＮＰトランジスタＱ７ 、ＮＰＮトランジスタＱ８ 、定電流源７、８から構成されており、Ａ倍の利得を有する増幅回路を構成している。
出力アンプ３は、ＰＮＰトランジスタＱ７ のベースが入力とされ、ＮＰＮトランジスタＱ８ のエミッタが出力とされている。入力となるＰＮＰトランジスタＱ７ のベースにはコンダクタンスアンプ２の出力信号が供給され、Ａ倍して出力となるＮＰＮトランジスタＱ８ のエミッタから出力する。
【００２８】
出力となるＮＰＮトランジスタＱ８ のエミッタは、出力端子Ｔｏｕｔ 及びコンダクタンスアンプ２の反転入力端子となるＰＮＰトランジスタＱ２ のベースに接続されると共に、結合容量であるコンデンサＣ０ を介して入力となるＰＮＰトランジスタＱ７ のベースに接続される。なお、出力アンプ３及びコンデンサＣ０ によりミラー回路が構成される。
【００２９】
図２に本発明の一実施例の等価回路図を示す。図１と同一構成部分には同一符号を付し、その説明は省略する。
図１のアクティブフィルタ１を等価回路を示すと、図２に示すように点ＰにＤＣインピーダンスＲ０ が付与され、出力端子Ｔｏｕｔ にはオープンループでの出力インピーダンスＺ０１が付与される。
【００３０】
ここで、アクティブフィルタ１のオープンループでの伝達関数Ｔ３ （ｓ）を求めると、
オープンループでの伝達特性をＴ３ （ｓ）は、
【００３１】
【数７】
で表せる。
また、アクティブフィルタ１の閉ループでの伝達関数Ｔ４ （ｓ）を求めると、閉ループでの伝達特性をＴ４ （ｓ）は、
【００３３】
【数８】
で表せる。
ここで、オープンループでのＤＣゲインを求めると、ＤＣゲインは式（９）でｓ＝０で求められるから、ＤＣゲインＴ３ （０）は、
Ｔ３ （０）＝ＡＲ０ ｇｍ ・・・（１１）
となる。式（１１）は式（３）に示す従来のオープンループでのＤＣゲインＴ１ （０）に比べて、Ａ倍になる。
【００３５】
このため、コンダクタンスアンプ２のコンダクタンスｇｍ を大きくしなくても出力アンプ３のゲインＡを大きくすることによりＤＣゲインＴ３ （０）を大きくできることになる。出力アンプ３のゲインＡを大きくすれば、ＤＣゲインＴ３ （０）に対するコンダクタンスｇｍ の影響が小さくなるため、コンダクタンスアンプ２の出力オフセット電圧の影響を軽減できることになる。図５に示す従来回路に比して、Ｓ／Ｎ比を向上できる。
【００３６】
また、高域での出力インピーダンスＺ０３は、
【００３７】
【数９】
で表せる。
ここで、ω→∽とすると、式（９）でｓはｓ＝ｊωであるので、ｓ→∽となる。よって、式（１２）で（１／ｓＣ０ ）の項が「０」になるので、式（１２）は、
【００３９】
【数１０】
となる。ここで、通常オープンループＤＣでの出力インピーダンスＺ０１は１００Ω程度であり、また、点ＰでのＤＣインピーダンスＲ０ は３００ＫΩ程度となるので、式（１３）で、オープンループでの出力インピーダンスＺ０１に比べてＤＣインピーダンスＲ０ が十分に大きいと見なせるので、式（１３）で分母の（Ｚ０１／Ｒ０ ）が０となり、したがって、式（１３）は、
【００４１】
【数１１】
で表せる。また、出力アンプ３のゲインＡが十分に大きいとすると、
（１＋Ａ）≒Ａ
と見なせるため、式（１４）は、
【００４３】
【数１２】
と表せる。
したがって、高域での出力インピーダンスＺ03は、ＤＣ時の出力インピーダンスＺ01の約１／Ａ倍となり、出力アンプ３のゲインＡを大きくすれば、高域時の出力インピーダンスＺ03を低減できる。
【００４５】
したがって、高域での特性を向上できる。
なお、本実施例では、１次のローパスフィルタについて考えたが、これに限ることなく、ｎ次のローパスフィルタを構成することもできる。
図３に本発明の他の実施例のブロック構成図を示す。
【００４６】
本実施例のアクティブフィルタは、図１の１次のローパスフィルタをｎ段縦続に接続することによりｎ次のローパスフィルタを構成したものである。
本実施例のアクティブフィルタ１０は、図１に示す１次のローパスフィルタと同一の構成のｎ個のフィルタ回路１１−１〜１１−ｎを入出力が直列に接続した構成としてなる。
【００４７】
本実施例によれば、各フィルタ回路１１−１〜１１−ｎでコンダクタンスアンプ２の出力オフセット電圧の影響を軽減できるので、出力オフセット電圧の影響を最小限にできる。また、各フィルタ回路１１−１〜１１−ｎで高域の出力インピーダンスを小さくできるため、高域の特性を向上できる。
【００４８】
【発明の効果】
上述の如く、本発明によれば、コンダクタンスアンプの出力に入出力間が結合容量により結合された増幅回路を接続することにより、コンダクタンスアンプのｇｍ を大きくすることなく、オープンループＤＣゲインを大きくでき、したがって、コンダクタンスアンプのオフセット電圧を増幅することがなくなり、コンダクタンスアンプのオフセット電圧の影響を低減でき、Ｓ／Ｎ比を向上でき、また、高域での出力インピーダンスを小さくできるため、高域での周波数特性を向上できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の等価回路図である。
【図３】本発明の他の実施例のブロック構成図である。
【図４】従来のコンダクタンスアンプを用いたアクティブフィルタの一例の等価回路図である。
【図５】従来のコンダクタンスアンプを用いたアクティブフィルタの他の一例の等価回路図である。
【符号の説明】
１ アクティブフィルタ
２ コンダクタンスアンプ
３ 出力アンプ
４〜８ 定電流源
Ｑ１ 〜Ｑ４ 、Ｑ７ ＰＮＰトランジスタ
Ｑ５ 、Ｑ６ 、Ｑ８ ＮＰＮトランジスタ
Claims (2)
- 第１の入力端に供給される電圧と第２の入力端に供給される電圧との差に応じた電圧を電流に変換して出力端から出力するコンダクタンスアンプと、
前記コンダクタンスアンプの出力端と接地との間に接続されたＤＣインピーダンスと、
前記コンダクタンスアンプの出力端と前記ＤＣインピーダンスとの接続点の信号を増幅して出力端から出力する増幅回路と、
前記コンダクタンスアンプの出力端と前記増幅回路の入力端との接続点と、前記増幅回路の出力端との間に接続された結合容量素子と、
前記増幅回路の出力電圧を前記コンダクタンスアンプの前記第２の入力端に直接帰還させる帰還手段とを有し、
前記コンダクタンスアンプのコンダクタンスを大きくすることなく、前記増幅回路のゲインを十分に大きくすることにより、一定のオープンループゲインを得ることを特徴とするアクティブフィルタ。 - 前記コンダクタンスアンプ、前記増幅回路、前記結合容量からなるフィルタ回路をｎ段接続することによりｎ次の特性を得ることを特徴とする請求項１記載のアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28866696A JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28866696A JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135781A JPH10135781A (ja) | 1998-05-22 |
| JP3591162B2 true JP3591162B2 (ja) | 2004-11-17 |
Family
ID=17733113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28866696A Expired - Fee Related JP3591162B2 (ja) | 1996-10-30 | 1996-10-30 | アクティブフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3591162B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333340B1 (ko) * | 1999-09-30 | 2002-04-18 | 윤상원 | 피이드백 회로가 있는 능동 인버터를 이용한 고주파용 여파기 회로 |
-
1996
- 1996-10-30 JP JP28866696A patent/JP3591162B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135781A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778016B2 (en) | Simple self-biased cascode amplifier circuit | |
| JPH1188064A (ja) | 広帯域増幅器 | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| US7659780B2 (en) | Gain control circuit | |
| JP3591162B2 (ja) | アクティブフィルタ | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| EP1676362B1 (en) | Electronic circuit for amplification of a bipolar signal | |
| JP2002261551A (ja) | バイアス制御回路 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JP2003273670A (ja) | バイアス調整回路 | |
| JP2004207825A (ja) | 同調回路 | |
| JPH11271367A (ja) | 電界強度検出回路 | |
| JP3688478B2 (ja) | 光受信回路 | |
| JP2004007700A (ja) | アンプおよび無線周波チューナー | |
| JP3085203B2 (ja) | プリアンプ | |
| JPH0124363B2 (ja) | ||
| JP2001094361A (ja) | 高周波増幅回路 | |
| JP2991284B2 (ja) | 等価インダクタンス回路 | |
| JPH0746060A (ja) | 演算増幅器 | |
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 | |
| JPH09326644A (ja) | 増幅回路 | |
| WO2009070937A1 (en) | Gain control circuit | |
| JPH02295207A (ja) | 増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |