JP2004207825A - 同調回路 - Google Patents
同調回路 Download PDFInfo
- Publication number
- JP2004207825A JP2004207825A JP2002371776A JP2002371776A JP2004207825A JP 2004207825 A JP2004207825 A JP 2004207825A JP 2002371776 A JP2002371776 A JP 2002371776A JP 2002371776 A JP2002371776 A JP 2002371776A JP 2004207825 A JP2004207825 A JP 2004207825A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitter
- amplifier
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B7/00—Generation of oscillations using active element having a negative resistance between two of its electrodes
- H03B7/02—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance
- H03B7/06—Generation of oscillations using active element having a negative resistance between two of its electrodes with frequency-determining element comprising lumped inductance and capacitance active element being semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/52—One-port networks simulating negative resistances
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】温度、電源電圧等の使用条件の変動に影響されず、動作が安定で、しかも簡単な回路構成の負性抵抗回路を用いて同調回路の選択度Ｑを改善することである。
【解決手段】直列共振回路（Ｃ，Ｌ，Ｒ１）の一端は接地され、他端には負性抵抗回路Ｎが接続されて同調回路が構成されている。
負性抵抗回路Ｎは、１段目の回路がｎｐｎトランジスタＱ１から成るＣ−Ｅ分割形回路で、２段目の回路がｐｎｐトランジスタＱ２から成るエミッタ接地形増幅回路である。トランジスタＱ２のコレクタ出力はトランジスタＱ１のエミッタへ接続されて負帰還回路を構成すると共に上記コレクタ出力は電圧分割されてＱ１のベースへ接続されて正帰還回路を構成する。
上記負帰還回路によって負性抵抗回路を発生させて選択度Ｑを改善する。
【選択図】 図１
【解決手段】直列共振回路（Ｃ，Ｌ，Ｒ１）の一端は接地され、他端には負性抵抗回路Ｎが接続されて同調回路が構成されている。
負性抵抗回路Ｎは、１段目の回路がｎｐｎトランジスタＱ１から成るＣ−Ｅ分割形回路で、２段目の回路がｐｎｐトランジスタＱ２から成るエミッタ接地形増幅回路である。トランジスタＱ２のコレクタ出力はトランジスタＱ１のエミッタへ接続されて負帰還回路を構成すると共に上記コレクタ出力は電圧分割されてＱ１のベースへ接続されて正帰還回路を構成する。
上記負帰還回路によって負性抵抗回路を発生させて選択度Ｑを改善する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、負性抵抗回路を用いて、直列共振回路から成る同調回路の周波数選択度Ｑを改善するための同調回路の改良された回路構成に関する。
【０００２】
【従来の技術】
無線受信機において、その使用されている同調回路の周波数特性を改善する方法として、負性抵抗回路を用いて同調回路のＱを改善する方法がある。その１つの方法は、インダクタとキャパシタを直列接続して成る直列共振回路の一端には駆動回路を接続して入力信号を加え、その他端には負性抵抗回路を接続して接地するように構成することにより、上記負性抵抗回路で同調回路の直列抵抗成分を補償する方法である。
【０００３】
上記方法には、その設計及び調整が容易で、動作が安定していることが求められるが、この要求を満たす従来の方法として特願２００２−２１８０３６号がある。この方法は、２つのトランジスタのエミッタを直結した差動増幅回路と、エミッタフォロワのような低インピーダンス出力回路を用い、該出力回路の出力信号を直接差動増幅回路の同相入力側へ帰還することによって正帰還回路を構成すると共に上記出力信号を負性抵抗設定用抵抗を介して上記差動増幅回路の逆相入力側に帰還することによって負帰還回路を構成することにより、この逆相入力端子と接地間に負性抵抗を得る回路を構成するものである。この方法によれば通常よく利用される回路だけで、負性抵抗回路を構成できるため、その回路の設計及び調整は容易であり、単純な構成の回路であるため、比較的高い周波数まで安定に動作する。
【０００４】
しかし上述の回路は３つのトランジスタを必要とするので、より構成の簡単な回路として２つのトランジスタで構成できる同調回路（特願２００２−２５７３６７号）が提案されている。この同調回路は、２段のトランジスタ増幅回路で構成されており、１段目の回路はＣ−Ｅ分割（コレクタ−エミッタ分割）形回路（コレクタ側及びエミッタ側の負荷抵抗は等しい必要はない）で、２段目の回路はエミッタフォロワである。この２段目のエミッタフォロワの出力より１段目の回路のエミッタへ直接接続するか、あるいは抵抗を介して接続することにより正帰還回路を構成すると共に２段目のエミッタフォロワの出力より１段目の回路のベース入力へ抵抗を介して負帰還をかけることによって負帰還回路を構成する、という回路構成をとるものであり、この構成により上記ベース入力と接地間に負性抵抗を得る。
【０００５】
【特許文献１】
特願２００２−２１８０３６号
【特許文献２】
２００２−２５７３６７号
【０００６】
【発明が解決しようとする課題】
上述した後者の回路は、２つのトランジスタしか用いない回路で構成されるから、前者の回路よりも構成が明らかに簡単であり、調整も容易である。しかしこの回路は、２段のトランジスタ増幅回路の何れの段も基本的に増幅度があまりとれない回路であるため、温度や電源電圧の変動等によってトランジスタの増幅度が僅かに変わっても負性抵抗値が大きく変化してしまうという特性を有するので、温度、電源電圧等の使用条件を極めて安定にして使用する必要があるという問題点がある。
【０００７】
本発明の課題はかかる問題点を解決するため、温度、電源電圧等の使用条件の変動に影響されにくく、動作が安定で、しかも回路構成の簡単な負性抵抗回路を実現することにより同調回路の選択度Ｑを改善することにある。
【０００８】
【課題を解決するための手段】
上述の課題を解決するため、第１の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタ接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【０００９】
また、上記第１の発明の同調回路において、前記第１のトランジスタがｎｐｎ又はｐｎｐトランジスタで、前記第２のトランジスタがｐｎｐ又はｎｐｎトランジスタで構成してもよい。
【００１０】
また、第２の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、第３のトランジスタで構成され、上記エミッタ接地形増幅回路に接続されたエミッタフォロワと、上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタフォロワの出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【００１１】
更に、第３の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１の電界効果トランジスタで構成されるドレイン−ソース分割形増幅回路と、第２の電界効果トランジスタで構成され、上記ドレイン−ソース分割形増幅回路に接続されたソース接地形増幅回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に正帰還する正帰還回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に負帰還する負帰還回路と、を備え、前記ドレイン−ソース分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記ソース接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【００１２】
また、第３の発明において、前記第１の電界効果トランジスタはｎ又はｐチャンネルの電界効果トランジスタで、前記第２の電界効果トランジスタはｐ又はｎチャンネルの電界効果トランジスタとしてもよい。
【００１３】
【発明の実施の形態】
温度、電源電圧等の使用条件の変動に影響されにくい負性抵抗回路を構成するには、使用するトランジスタ増幅回路としてその増幅度を大きくとることができるようにすることが何よりも必要である。そこでまず、その理由について説明する。
【００１４】
図４は負性抵抗回路を用いた同調回路の一般的な回路構成を機能的に表示したものである。同図において、ＤＲＶは同調回路の駆動回路であり、起電力Ｖ０、内部抵抗Ｒ０で構成され、同調回路を駆動する。Ｃは同調回路用キャパシタ、Ｌは同調回路用インダクタ、Ｒ１はインダクタＬの直列抵抗成分で、直列共振回路を構成している。Ｎは負性抵抗回路で、１，２はその入力端子、ＳＵＢは減算回路、Ａは増幅度がＡの内部増幅器、βは電圧分割比がβの電圧分割器、Ｒ２は内部の回路構成上必要とされる抵抗、Ｒ３は負帰還量の設定用抵抗、３，４は負性抵抗回路Ｎの出力端子である。
【００１５】
内部増幅器Ａの増幅度の変化により負性抵抗回路Ｎに与える影響は、負性抵抗値の変動量よりも、全体回路の増幅度の変化や、同調回路の選択度Ｑの変化で評価する方が分かり易いので、この線に沿って前記理由を説明する。
図４の回路において、次の４式が成立する。
【００１６】
【数１】
これらの式より、入力端子１，２より右を見た抵抗、即ち、負性抵抗値ＲＮは
【００１７】
【数２】
となるので、回路の選択度Ｑは、
【００１８】
【数３】
で表され、Ｖ０よりＶ２までの回路全体の増幅度Ｔ（ω０）は
【００１９】
【数４】
となる。ここで、Ｒ０＋１＝Ｒ０＋Ｒ１である。これらの式より以下のような結果が得られる。
【００２０】
いま、Ｒ０＝５０Ω、Ｒ１＝１００Ω、Ｒ２＝１２０Ω、Ｒ３＝１ＫΩとし、回路全体の増幅度Ｔ（ω０）を４０ｄＢとする場合、内部増幅器Ａの増幅度がＡ１＝１５０の時は式（７）より電圧分割器βの電圧分割比β１＝０．０６０５とすればよく、内部増幅器Ａの増幅度がＡ２＝１５の時は、電圧分割器βの電圧分割比β２＝０．１２５とすればよいことになる。そこでこの増幅度が、１５０からと、１５からそれぞれ１０％低下した場合の回路全体の増幅度Ｔ（ω０）およびＱの値を求めると下記のようになる。
【００２１】
【表１】
【００２２】
従ってＡ１＝１５０の時にはその増幅度の１０％低下に対して、回路全体の増幅度は１．４ｄＢの低下ですむが、Ａ２＝１５しか得られない時は、その増幅度の１０％低下に対して回路全体の増幅度Ｔ（ω０）は８．９ｄＢも低下してしまうことになる。このようになる理由は式（７）の分母第１項の１−Ａβにあるので、全体に与える影響を少なくするためには１≪Ａβでなければならないことは明らかである。
【００２３】
なお、前記Ｑは、式（５）より求めた負性抵抗値ＲＮを式（６）に代入して求めるが、同調周波数ｆ０を１０ＭＨｚとするためにＬ＝１０μＨ、Ｃ＝２５．３ｐＦとした。また、負性抵抗回路Ｎがない場合のＱは約４．２である。
更に、図４の回路について、上記各素子値を用いた場合の周波数選択度（Ｑ）特性をシミュレートした結果を図５に示す。この図からも前記と同じ結果が示されていることが分かる。
【００２４】
上述したようにＡによる回路全体の増幅度の低下を少なくするには内部増幅器Ａの増幅度について、１≪Ａβが成り立つようにすることが必要で、このため大きい増幅度の増幅回路を用いる必要がある。
【００２５】
そのため本発明では、２段のトランジスタ回路により同調回路用の負性抵抗回路を構成する。
まず、前段のトランジスタ回路としては、減算動作が行える簡単な回路のＣ−Ｅ分割形回路を用いる。但し、この回路はあまり増幅度がとれないので、後段のトランジスタ回路を、通常のエミッタ増幅回路とする。この構成で全体回路をより簡単にするには、正電圧電源を用いる場合は、前段の回路をバイポーラのｎｐｎトランジスタによるＣ−Ｅ分割形回路とし、後段の回路はｐｎｐトランジスタによるエミッタ接地形（この場合、エミッタは電源側）の増幅回路とすれば、前後段のトランジスタを直結にできるから極めて簡単な構成になる。また負電圧電源を用いる場合は、バイポーラのタイプを上記と逆の組み合わせとすれば同様の回路が得られる。
【００２６】
後段のエミッタ接地形の増幅回路ならば、そう大きな負荷抵抗を用いなくても４０ｄＢ程度の増幅度は容易に得られるから、前段のＣ−Ｅ分割形回路ではあまり得られなかった増幅度も、後段の回路の増幅度で十分カバーでき、増幅度も広帯域特性も十分確保できるから、安定な同調回路用の負性抵抗回路を構成することができる。
【００２７】
図１は上述した構成原理に基づく本発明の同調回路の一実施例を示す。同図において、ＤＲＶは起電力Ｖｏ、内部抵抗Ｒｏの駆動回路、Ｃ及びＬは直列共振回路を構成するキャパシタおよびインダクタで、Ｒ１はインダクタＬの直列抵抗成分、Ｎは負性抵抗回路で、１，２はその入力端子、３，４は出力端子、Ｒ２〜Ｒ７は抵抗である。Ｑ１はｎｐｎトランジスタで、Ｃ−Ｅ分割形増幅回路を構成し、Ｑ２はｐｎｐトランジスタでエミッタ接地形増幅回路を構成する。両回路は直接接続されており、全体回路は簡単化される。
【００２８】
トランジスタＱ１のエミッタ出力は負性抵抗回路Ｎの入力端子１に、またそのコレクタ出力をトランジスタＱ２のベースへ夫々接続し、トランジスタＱ２のコレクタ出力を負性抵抗回路による増幅出力として出力端子３に接続する。
【００２９】
トランジスタＱ２のコレクタ出力は抵抗Ｒ６，Ｒ７で電圧分割してトランジスタＱ１のベースへ接続して正帰還回路ｐを構成するとともに上記コレクタ出力は抵抗Ｒ３を介してトランジスタＱ１のエミッタへ接続して負帰還回路ｎを構成する。負帰還回路ｎの負帰還量は抵抗Ｒ２，Ｒ３の分割比で求められ、正帰還回路ｐの正帰還量は前述のβに相当し、抵抗Ｒ６，Ｒ７の分割比で決められる。なお抵抗Ｒ２はトランジスタＱ１のエミッタ−接地間に挿入されている抵抗のみでなく、それも含めた実効入力抵抗である。
【００３０】
以上の構成により１段目のトランジスタＱ１のエミッタ端子に負性抵抗を発生させて同調回路の周波数選択特性を改善し、２段目のトランジスタＱ２に同調回路の増幅出力を得ることができる。
【００３１】
図２は本発明の同調回路の他の実施例で、図１と同一符号は同一又は類似の回路部品を表し、Ｑ３はｎｐｎトランジスタで、エミッタフォロワを構成しており、トランジスタＱ２のコレクタに直接接続されている。図１の回路において、出力端子３，４に接続される負荷抵抗が相当小さいと、エミッタ接地形増幅回路Ｑ２の増幅度がとれないが、その場合には図２のようにエミッタフォロワＱ３を追加することにより、回路Ｑ２の増幅度を大きくとることができる。
【００３２】
図３は本発明の同調回路の更に他の実施例で、前段のトランジスタＱ'１はｐｎｐトランジスタ、後段のトランジスタＱ'２はｎｐｎトランジスタで、図１の実施例とはトランジスタのタイプが逆であるだけで、他の構成は同一である。同様に、図２の回路における各トランジスタのタイプを逆にしてもよいことは勿論である。
【００３３】
また、上述の各実施例では、バイポーラトランジスタを用いるとしたが、これに代えて電界効果トランジスタ（ＦＥＴ）を用いてもよい。その場合、バイポーラトランジスタのコレクタ、ベース、エミッタは夫々電界効果トランジスタのドレイン、ゲート、ソースに対応させればよく、その回路構成の一例は下記の通りである。
【００３４】
即ち、インダクタとキャパシタを直列接続した直列共振回路の一端から入力信号を加え、その他端は負性抵抗回路を介して接地するように構成した同調回路において、上記負性抵抗回路は、１段目の回路が、ｎチャンネル電界効果トランジスタから成るドレイン−ソース分割形増幅回路、２段目の回路がｐチャンネル電界効果トランジスタから成るソース接地形増幅回路で構成される。１段目回路のソース出力は負性抵抗回路の入力端子へ、そのドレイン出力は２段目回路のゲートへ、夫々接続し、２段目回路のソース出力を負性抵抗回路の増幅出力として出力端子から取り出すと共にその増幅出力を電圧分割して分割出力を１段のＦＥＴトランジスタのゲートへ接続して正帰還回路を構成する。また上記増幅出力は１段目のＦＥＴトランジスタのソースに抵抗を介して接続することによって負帰還回路を構成する。
【００３５】
上述した構成とすることによって、１段目のＦＥＴトランジスタのソース端子に負性抵抗を発生させて同調回路の周波数選択度特性（Ｑ）を改善し、２段目のＦＥＴトランジスタのドレイン出力にその増幅出力を得ることができる。
上記の例でも電界効果トランジスタのチャンネルのタイプを逆にしたＦＥＴトランジスタを用いてもよいことは勿論である。
【００３６】
【発明の効果】
以上詳細に説明したように本発明によれば、温度、電源電圧等の使用条件の変動に影響されることなく、動作が安定で、しかも簡単な回路構成で負性抵抗回路を構成できるので、同調回路の選択度Ｑを設定通りに改善でき、安定して使用することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】本発明の更に他の実施例を示す回路図である。
【図４】本発明の構成原理を機能的に説明するための回路略線図である。
【図５】図４の回路のある設定例における周波数選択度のシミュレーション結果を示す図である。
【符号の説明】
ＤＶＲ 駆動回路
Ｃ キャパシタ
Ｌ インダクタ
Ｎ 負性抵抗回路
Ｑ１ ｎｐｎトランジスタ（Ｃ−Ｅ分割形増幅回路）
Ｑ２ ｐｎｐトランジスタ（エミッタ接地形増幅回路）
Ｑ３ ｎｐｎトランジスタ（エミッタフォロワ）
ｐ 正帰還回路
ｎ 負帰還回路
【発明の属する技術分野】
本発明は、負性抵抗回路を用いて、直列共振回路から成る同調回路の周波数選択度Ｑを改善するための同調回路の改良された回路構成に関する。
【０００２】
【従来の技術】
無線受信機において、その使用されている同調回路の周波数特性を改善する方法として、負性抵抗回路を用いて同調回路のＱを改善する方法がある。その１つの方法は、インダクタとキャパシタを直列接続して成る直列共振回路の一端には駆動回路を接続して入力信号を加え、その他端には負性抵抗回路を接続して接地するように構成することにより、上記負性抵抗回路で同調回路の直列抵抗成分を補償する方法である。
【０００３】
上記方法には、その設計及び調整が容易で、動作が安定していることが求められるが、この要求を満たす従来の方法として特願２００２−２１８０３６号がある。この方法は、２つのトランジスタのエミッタを直結した差動増幅回路と、エミッタフォロワのような低インピーダンス出力回路を用い、該出力回路の出力信号を直接差動増幅回路の同相入力側へ帰還することによって正帰還回路を構成すると共に上記出力信号を負性抵抗設定用抵抗を介して上記差動増幅回路の逆相入力側に帰還することによって負帰還回路を構成することにより、この逆相入力端子と接地間に負性抵抗を得る回路を構成するものである。この方法によれば通常よく利用される回路だけで、負性抵抗回路を構成できるため、その回路の設計及び調整は容易であり、単純な構成の回路であるため、比較的高い周波数まで安定に動作する。
【０００４】
しかし上述の回路は３つのトランジスタを必要とするので、より構成の簡単な回路として２つのトランジスタで構成できる同調回路（特願２００２−２５７３６７号）が提案されている。この同調回路は、２段のトランジスタ増幅回路で構成されており、１段目の回路はＣ−Ｅ分割（コレクタ−エミッタ分割）形回路（コレクタ側及びエミッタ側の負荷抵抗は等しい必要はない）で、２段目の回路はエミッタフォロワである。この２段目のエミッタフォロワの出力より１段目の回路のエミッタへ直接接続するか、あるいは抵抗を介して接続することにより正帰還回路を構成すると共に２段目のエミッタフォロワの出力より１段目の回路のベース入力へ抵抗を介して負帰還をかけることによって負帰還回路を構成する、という回路構成をとるものであり、この構成により上記ベース入力と接地間に負性抵抗を得る。
【０００５】
【特許文献１】
特願２００２−２１８０３６号
【特許文献２】
２００２−２５７３６７号
【０００６】
【発明が解決しようとする課題】
上述した後者の回路は、２つのトランジスタしか用いない回路で構成されるから、前者の回路よりも構成が明らかに簡単であり、調整も容易である。しかしこの回路は、２段のトランジスタ増幅回路の何れの段も基本的に増幅度があまりとれない回路であるため、温度や電源電圧の変動等によってトランジスタの増幅度が僅かに変わっても負性抵抗値が大きく変化してしまうという特性を有するので、温度、電源電圧等の使用条件を極めて安定にして使用する必要があるという問題点がある。
【０００７】
本発明の課題はかかる問題点を解決するため、温度、電源電圧等の使用条件の変動に影響されにくく、動作が安定で、しかも回路構成の簡単な負性抵抗回路を実現することにより同調回路の選択度Ｑを改善することにある。
【０００８】
【課題を解決するための手段】
上述の課題を解決するため、第１の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタ接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【０００９】
また、上記第１の発明の同調回路において、前記第１のトランジスタがｎｐｎ又はｐｎｐトランジスタで、前記第２のトランジスタがｐｎｐ又はｎｐｎトランジスタで構成してもよい。
【００１０】
また、第２の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、第３のトランジスタで構成され、上記エミッタ接地形増幅回路に接続されたエミッタフォロワと、上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタフォロワの出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【００１１】
更に、第３の発明は、直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、上記負性抵抗回路は、第１の電界効果トランジスタで構成されるドレイン−ソース分割形増幅回路と、第２の電界効果トランジスタで構成され、上記ドレイン−ソース分割形増幅回路に接続されたソース接地形増幅回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に正帰還する正帰還回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に負帰還する負帰還回路と、を備え、前記ドレイン−ソース分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記ソース接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを要旨とする。
【００１２】
また、第３の発明において、前記第１の電界効果トランジスタはｎ又はｐチャンネルの電界効果トランジスタで、前記第２の電界効果トランジスタはｐ又はｎチャンネルの電界効果トランジスタとしてもよい。
【００１３】
【発明の実施の形態】
温度、電源電圧等の使用条件の変動に影響されにくい負性抵抗回路を構成するには、使用するトランジスタ増幅回路としてその増幅度を大きくとることができるようにすることが何よりも必要である。そこでまず、その理由について説明する。
【００１４】
図４は負性抵抗回路を用いた同調回路の一般的な回路構成を機能的に表示したものである。同図において、ＤＲＶは同調回路の駆動回路であり、起電力Ｖ０、内部抵抗Ｒ０で構成され、同調回路を駆動する。Ｃは同調回路用キャパシタ、Ｌは同調回路用インダクタ、Ｒ１はインダクタＬの直列抵抗成分で、直列共振回路を構成している。Ｎは負性抵抗回路で、１，２はその入力端子、ＳＵＢは減算回路、Ａは増幅度がＡの内部増幅器、βは電圧分割比がβの電圧分割器、Ｒ２は内部の回路構成上必要とされる抵抗、Ｒ３は負帰還量の設定用抵抗、３，４は負性抵抗回路Ｎの出力端子である。
【００１５】
内部増幅器Ａの増幅度の変化により負性抵抗回路Ｎに与える影響は、負性抵抗値の変動量よりも、全体回路の増幅度の変化や、同調回路の選択度Ｑの変化で評価する方が分かり易いので、この線に沿って前記理由を説明する。
図４の回路において、次の４式が成立する。
【００１６】
【数１】
【００１７】
【数２】
【００１８】
【数３】
【００１９】
【数４】
【００２０】
いま、Ｒ０＝５０Ω、Ｒ１＝１００Ω、Ｒ２＝１２０Ω、Ｒ３＝１ＫΩとし、回路全体の増幅度Ｔ（ω０）を４０ｄＢとする場合、内部増幅器Ａの増幅度がＡ１＝１５０の時は式（７）より電圧分割器βの電圧分割比β１＝０．０６０５とすればよく、内部増幅器Ａの増幅度がＡ２＝１５の時は、電圧分割器βの電圧分割比β２＝０．１２５とすればよいことになる。そこでこの増幅度が、１５０からと、１５からそれぞれ１０％低下した場合の回路全体の増幅度Ｔ（ω０）およびＱの値を求めると下記のようになる。
【００２１】
【表１】
従ってＡ１＝１５０の時にはその増幅度の１０％低下に対して、回路全体の増幅度は１．４ｄＢの低下ですむが、Ａ２＝１５しか得られない時は、その増幅度の１０％低下に対して回路全体の増幅度Ｔ（ω０）は８．９ｄＢも低下してしまうことになる。このようになる理由は式（７）の分母第１項の１−Ａβにあるので、全体に与える影響を少なくするためには１≪Ａβでなければならないことは明らかである。
【００２３】
なお、前記Ｑは、式（５）より求めた負性抵抗値ＲＮを式（６）に代入して求めるが、同調周波数ｆ０を１０ＭＨｚとするためにＬ＝１０μＨ、Ｃ＝２５．３ｐＦとした。また、負性抵抗回路Ｎがない場合のＱは約４．２である。
更に、図４の回路について、上記各素子値を用いた場合の周波数選択度（Ｑ）特性をシミュレートした結果を図５に示す。この図からも前記と同じ結果が示されていることが分かる。
【００２４】
上述したようにＡによる回路全体の増幅度の低下を少なくするには内部増幅器Ａの増幅度について、１≪Ａβが成り立つようにすることが必要で、このため大きい増幅度の増幅回路を用いる必要がある。
【００２５】
そのため本発明では、２段のトランジスタ回路により同調回路用の負性抵抗回路を構成する。
まず、前段のトランジスタ回路としては、減算動作が行える簡単な回路のＣ−Ｅ分割形回路を用いる。但し、この回路はあまり増幅度がとれないので、後段のトランジスタ回路を、通常のエミッタ増幅回路とする。この構成で全体回路をより簡単にするには、正電圧電源を用いる場合は、前段の回路をバイポーラのｎｐｎトランジスタによるＣ−Ｅ分割形回路とし、後段の回路はｐｎｐトランジスタによるエミッタ接地形（この場合、エミッタは電源側）の増幅回路とすれば、前後段のトランジスタを直結にできるから極めて簡単な構成になる。また負電圧電源を用いる場合は、バイポーラのタイプを上記と逆の組み合わせとすれば同様の回路が得られる。
【００２６】
後段のエミッタ接地形の増幅回路ならば、そう大きな負荷抵抗を用いなくても４０ｄＢ程度の増幅度は容易に得られるから、前段のＣ−Ｅ分割形回路ではあまり得られなかった増幅度も、後段の回路の増幅度で十分カバーでき、増幅度も広帯域特性も十分確保できるから、安定な同調回路用の負性抵抗回路を構成することができる。
【００２７】
図１は上述した構成原理に基づく本発明の同調回路の一実施例を示す。同図において、ＤＲＶは起電力Ｖｏ、内部抵抗Ｒｏの駆動回路、Ｃ及びＬは直列共振回路を構成するキャパシタおよびインダクタで、Ｒ１はインダクタＬの直列抵抗成分、Ｎは負性抵抗回路で、１，２はその入力端子、３，４は出力端子、Ｒ２〜Ｒ７は抵抗である。Ｑ１はｎｐｎトランジスタで、Ｃ−Ｅ分割形増幅回路を構成し、Ｑ２はｐｎｐトランジスタでエミッタ接地形増幅回路を構成する。両回路は直接接続されており、全体回路は簡単化される。
【００２８】
トランジスタＱ１のエミッタ出力は負性抵抗回路Ｎの入力端子１に、またそのコレクタ出力をトランジスタＱ２のベースへ夫々接続し、トランジスタＱ２のコレクタ出力を負性抵抗回路による増幅出力として出力端子３に接続する。
【００２９】
トランジスタＱ２のコレクタ出力は抵抗Ｒ６，Ｒ７で電圧分割してトランジスタＱ１のベースへ接続して正帰還回路ｐを構成するとともに上記コレクタ出力は抵抗Ｒ３を介してトランジスタＱ１のエミッタへ接続して負帰還回路ｎを構成する。負帰還回路ｎの負帰還量は抵抗Ｒ２，Ｒ３の分割比で求められ、正帰還回路ｐの正帰還量は前述のβに相当し、抵抗Ｒ６，Ｒ７の分割比で決められる。なお抵抗Ｒ２はトランジスタＱ１のエミッタ−接地間に挿入されている抵抗のみでなく、それも含めた実効入力抵抗である。
【００３０】
以上の構成により１段目のトランジスタＱ１のエミッタ端子に負性抵抗を発生させて同調回路の周波数選択特性を改善し、２段目のトランジスタＱ２に同調回路の増幅出力を得ることができる。
【００３１】
図２は本発明の同調回路の他の実施例で、図１と同一符号は同一又は類似の回路部品を表し、Ｑ３はｎｐｎトランジスタで、エミッタフォロワを構成しており、トランジスタＱ２のコレクタに直接接続されている。図１の回路において、出力端子３，４に接続される負荷抵抗が相当小さいと、エミッタ接地形増幅回路Ｑ２の増幅度がとれないが、その場合には図２のようにエミッタフォロワＱ３を追加することにより、回路Ｑ２の増幅度を大きくとることができる。
【００３２】
図３は本発明の同調回路の更に他の実施例で、前段のトランジスタＱ'１はｐｎｐトランジスタ、後段のトランジスタＱ'２はｎｐｎトランジスタで、図１の実施例とはトランジスタのタイプが逆であるだけで、他の構成は同一である。同様に、図２の回路における各トランジスタのタイプを逆にしてもよいことは勿論である。
【００３３】
また、上述の各実施例では、バイポーラトランジスタを用いるとしたが、これに代えて電界効果トランジスタ（ＦＥＴ）を用いてもよい。その場合、バイポーラトランジスタのコレクタ、ベース、エミッタは夫々電界効果トランジスタのドレイン、ゲート、ソースに対応させればよく、その回路構成の一例は下記の通りである。
【００３４】
即ち、インダクタとキャパシタを直列接続した直列共振回路の一端から入力信号を加え、その他端は負性抵抗回路を介して接地するように構成した同調回路において、上記負性抵抗回路は、１段目の回路が、ｎチャンネル電界効果トランジスタから成るドレイン−ソース分割形増幅回路、２段目の回路がｐチャンネル電界効果トランジスタから成るソース接地形増幅回路で構成される。１段目回路のソース出力は負性抵抗回路の入力端子へ、そのドレイン出力は２段目回路のゲートへ、夫々接続し、２段目回路のソース出力を負性抵抗回路の増幅出力として出力端子から取り出すと共にその増幅出力を電圧分割して分割出力を１段のＦＥＴトランジスタのゲートへ接続して正帰還回路を構成する。また上記増幅出力は１段目のＦＥＴトランジスタのソースに抵抗を介して接続することによって負帰還回路を構成する。
【００３５】
上述した構成とすることによって、１段目のＦＥＴトランジスタのソース端子に負性抵抗を発生させて同調回路の周波数選択度特性（Ｑ）を改善し、２段目のＦＥＴトランジスタのドレイン出力にその増幅出力を得ることができる。
上記の例でも電界効果トランジスタのチャンネルのタイプを逆にしたＦＥＴトランジスタを用いてもよいことは勿論である。
【００３６】
【発明の効果】
以上詳細に説明したように本発明によれば、温度、電源電圧等の使用条件の変動に影響されることなく、動作が安定で、しかも簡単な回路構成で負性抵抗回路を構成できるので、同調回路の選択度Ｑを設定通りに改善でき、安定して使用することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】本発明の更に他の実施例を示す回路図である。
【図４】本発明の構成原理を機能的に説明するための回路略線図である。
【図５】図４の回路のある設定例における周波数選択度のシミュレーション結果を示す図である。
【符号の説明】
ＤＶＲ 駆動回路
Ｃ キャパシタ
Ｌ インダクタ
Ｎ 負性抵抗回路
Ｑ１ ｎｐｎトランジスタ（Ｃ−Ｅ分割形増幅回路）
Ｑ２ ｐｎｐトランジスタ（エミッタ接地形増幅回路）
Ｑ３ ｎｐｎトランジスタ（エミッタフォロワ）
ｐ 正帰還回路
ｎ 負帰還回路
Claims (5)
- 直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、
上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタ接地形増幅回路の出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタ接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを特徴とする同調回路。 - 前記第１のトランジスタがｎｐｎ又はｐｎｐトランジスタで、前記第２のトランジスタがｐｎｐ又はｎｐｎトランジスタであることを特徴とする請求項１記載の同調回路。
- 直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、
上記負性抵抗回路は、第１のトランジスタで構成されるコレクタ−エミッタ分割形増幅回路と、第２のトランジスタで構成され、上記コレクタ−エミッタ分割形増幅回路に接続されたエミッタ接地形増幅回路と、第３のトランジスタで構成され、上記エミッタ接地形増幅回路に接続されたエミッタフォロワと、
上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に正帰還する正帰還回路と、上記エミッタフォロワの出力を前記コレクタ−エミッタ分割形増幅回路に負帰還する負帰還回路と、を備え、前記コレクタ−エミッタ分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記エミッタフォロワの出力を、前記負性抵抗回路の出力として取り出すように構成したことを特徴とする同調回路。 - 直列共振回路の一端に駆動回路が接続され、その他端には負性抵抗回路が接続された同調回路において、
上記負性抵抗回路は、第１の電界効果トランジスタで構成されるドレイン−ソース分割形増幅回路と、第２の電界効果トランジスタで構成され、上記ドレイン−ソース分割形増幅回路に接続されたソース接地形増幅回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に正帰還する正帰還回路と、上記ソース接地形増幅回路の出力を前記ドレイン−ソース分割形増幅回路に負帰還する負帰還回路と、を備え、前記ドレイン−ソース分割形増幅回路の入力には前記直列共振回路の他端が接続され、前記ソース接地形増幅回路の出力を、前記負性抵抗回路の出力として取り出すように構成したことを特徴とする同調回路。 - 前記第１の電界効果トランジスタはｎ又はｐチャンネルの電界効果トランジスタで、前記第２の電界効果トランジスタはｐ又はｎチャンネルの電界効果トランジスタであることを特徴とする請求項４記載の同調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371776A JP2004207825A (ja) | 2002-12-24 | 2002-12-24 | 同調回路 |
| US10/738,165 US6954123B2 (en) | 2002-12-24 | 2003-12-17 | Tuning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002371776A JP2004207825A (ja) | 2002-12-24 | 2002-12-24 | 同調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004207825A true JP2004207825A (ja) | 2004-07-22 |
Family
ID=32677210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002371776A Pending JP2004207825A (ja) | 2002-12-24 | 2002-12-24 | 同調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6954123B2 (ja) |
| JP (1) | JP2004207825A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010512045A (ja) * | 2006-11-30 | 2010-04-15 | ジィオン インコーポレイテッド | 能動ｌｃバンドパスフィルタ、それを備える受信システム、及び電気信号処理方法 |
| US8405473B2 (en) | 2009-12-02 | 2013-03-26 | Kabushiki Kaisha Toshiba | Variable frequency resonator |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004236093A (ja) * | 2003-01-31 | 2004-08-19 | General Res Of Electronics Inc | 負抵抗回路 |
| US10003311B1 (en) * | 2016-12-21 | 2018-06-19 | Infineon Technologies Ag | Compact class-F chip and wire matching topology |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US17273A (en) * | 1857-05-12 | Nail-plate eeedek | ||
| US41669A (en) * | 1864-02-23 | Improvement in the manufacture of gun-barrels | ||
| DE10129850B4 (de) * | 2000-07-20 | 2016-12-29 | Siemens Healthcare Gmbh | Verstärkereinrichtung mit frequenzgangkompensierender Verstärkerreaktanz sowie Verwendung der Verstärkereinrichtung |
| JP2004064283A (ja) | 2002-07-26 | 2004-02-26 | General Res Of Electronics Inc | 同調回路 |
| JP2004096589A (ja) | 2002-09-03 | 2004-03-25 | General Res Of Electronics Inc | 同調回路 |
-
2002
- 2002-12-24 JP JP2002371776A patent/JP2004207825A/ja active Pending
-
2003
- 2003-12-17 US US10/738,165 patent/US6954123B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010512045A (ja) * | 2006-11-30 | 2010-04-15 | ジィオン インコーポレイテッド | 能動ｌｃバンドパスフィルタ、それを備える受信システム、及び電気信号処理方法 |
| US8405473B2 (en) | 2009-12-02 | 2013-03-26 | Kabushiki Kaisha Toshiba | Variable frequency resonator |
Also Published As
| Publication number | Publication date |
|---|---|
| US6954123B2 (en) | 2005-10-11 |
| US20040130416A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175274B1 (en) | Switched gain low noise amplifier | |
| EP1748553B1 (en) | Amplifier arrangement and method | |
| JP5479284B2 (ja) | 電子回路 | |
| TWI485980B (zh) | 電力放大器 | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| JP2004502372A (ja) | ネガティブインピーダンスキャンセレーションを伴う高周波増幅回路 | |
| CN111193477B (zh) | 一种复合放大器 | |
| JP2004207825A (ja) | 同調回路 | |
| WO2004112244A1 (ja) | 高周波増幅器 | |
| WO2019082793A1 (ja) | 高周波電力増幅回路及び通信装置 | |
| JP2004096589A (ja) | 同調回路 | |
| JP2008219283A (ja) | 差動電流モード伝送回路 | |
| KR20120116411A (ko) | 스텝 이득을 갖는 증폭기 회로 | |
| JP2004064283A (ja) | 同調回路 | |
| JPH0636483B2 (ja) | 集積回路 | |
| US20050057309A1 (en) | Transistor amplifier | |
| JP2004236093A (ja) | 負抵抗回路 | |
| JPH10126215A (ja) | 可変減衰装置 | |
| JP3591162B2 (ja) | アクティブフィルタ | |
| US11552601B2 (en) | Power amplifier circuit | |
| JP2004007700A (ja) | アンプおよび無線周波チューナー | |
| JPH06152263A (ja) | 増幅器 | |
| JP2004180050A (ja) | 広帯域ベースバンドアンプｆｅｔ集積回路 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH0832365A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20040824 |