JP2991284B2 - 等価インダクタンス回路 - Google Patents

等価インダクタンス回路

Info

Publication number
JP2991284B2
JP2991284B2 JP8155767A JP15576796A JP2991284B2 JP 2991284 B2 JP2991284 B2 JP 2991284B2 JP 8155767 A JP8155767 A JP 8155767A JP 15576796 A JP15576796 A JP 15576796A JP 2991284 B2 JP2991284 B2 JP 2991284B2
Authority
JP
Japan
Prior art keywords
circuit
bipolar transistor
equivalent inductance
inductance circuit
equivalent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8155767A
Other languages
English (en)
Other versions
JPH104334A (ja
Inventor
耕一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8155767A priority Critical patent/JP2991284B2/ja
Priority to US08/877,646 priority patent/US5955900A/en
Publication of JPH104334A publication Critical patent/JPH104334A/ja
Application granted granted Critical
Publication of JP2991284B2 publication Critical patent/JP2991284B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、等価的にインダク
タンスと同等の機能を有する等価インダクタンス回路に
関し、特に、集積化が可能な等価インダクタンス回路に
関する。
【０００２】
【従来の技術】従来、この種の等価インダクタンス回路
として、特開昭５３−１８３６２号（以下、従来例１）
及び特開平４−３２９０１６号（以下、従来例２）に開
示されているものが挙げられる。
【０００３】従来例１の等価インダクタンス回路は、図
６に示される様に、入力信号源に接続されてた第１の電
圧−電流変換回路３と、積分回路４と、第２の電圧−電
流変換回路５とから構成されている。また、この従来例
１の等価インダクタンス回路は、第１の電圧−電流変換
回路３において、入力電圧に比例した電流を出力させ
て、該出力電流を積分回路４に通した後、その積分出力
を第２の電圧−電流変換回路５に印加して電流に変換
し、変換された電流を入力信号源に帰還することによ
り、信号源からみた入力インピーダンスが実質的にイン
ダクタンスを呈する様にしたものである。
【０００４】一方、従来例２の等価インダクタンス回路
は、図７に示される様に、入力端子６からの入力信号を
積分する帰還型積分回路７と、帰還型積分回路７の出力
信号と入力信号との差分を検出するための差動増幅器８
とから構成されている。また、この従来例２の等価イン
ダクタンス回路は、入力端子６に与えられた入力信号が
帰還型積分回路７によって積分され、その後、差動増幅
回路８により入力端子６に与えられた入力信号と帰還型
積分回路７の出力信号との差分の信号が出力され、この
差分信号を入力端子に帰還することによって、入力端子
６からみた入力インピーダンスが実質的に等価的にイン
ダクタンスを呈する様にしたものである。
【０００５】
【発明が解決しようとする課題】これらの上述した従来
例１及び従来例２のいずれの等価インダクタンス回路も
回路規模が大きいといった特徴がある。例えば、従来例
１においては、電流−電圧変換回路が必要であり、従来
例２においては、差動増幅回路といった回路が必要であ
り、従来例１及び従来例２のいずれの場合も回路規模が
大きくなることは、避けられない。
【０００６】また、これら従来例１及び従来例２のよう
に回路規模が大きいと言うことは、消費電力が大きいと
いった問題を生じることになる。
【０００７】本発明の目的は、回路構成を簡易化するこ
とにより、低消費電力の等価インダクタンス回路を提供
することにある。
【０００８】
【課題を解決するための手段】本発明は、上述した課題
を解決するために、交流的にベース接地されたバイポー
ラトランジスタと、該バイポーラトランジスタのエミッ
タに接続された入力端子と、前記バイポーラトランジス
タのコレクタからエミッタへのキャパシタからなる帰還
路とを備えており、等価的にインダクタンスを呈する１
ポート回路であることを特徴とする等価インダクタンス
回路を提供する。
【０００９】
【発明の実施の形態】
（第１の実施の形態）以下に、本発明の第１の実施の形
態について、図１乃至図４を参照して説明する。
【００１０】本実施の形態の等価インダクタンス回路
は、増幅回路部１と帰還部２により構成されている。増
幅回路部１は、交流的にベースが接地されているバイポ
ーラトランジスタＴr を備えており、コレクタに負荷抵
抗Ｒc 、エミッタに抵抗Ｒe が接続されている。帰還部
２は、キャパシタＣにより構成されており、トランジス
タＴr のコレクタとエミッタとの間に接続されている。
【００１１】次に、このような構成の等価インダクタン
ス回路の小信号等価回路を図２を用いて説明する。尚、
図２において、増幅回路部１及び帰還部２のいずれもＹ
パラメータで表すこととする。また、トランジスタＴr
の入力抵抗をＲi とし、出力抵抗をｒo とする。更に、
キャパシタＣと出力抵抗ｒo との合成抵抗をＺf とす
る。
【００１２】ここで、増幅回路部１のＹパラメータを添
字ａをもって、帰還部２のＹパラメータを添字ｆをもっ
て表すものとすると、増幅回路部１及び帰還部２の夫々
のＹパラメータは、下記数１式のように表される。
【００１３】
【数１】 更に、式（１）に従い、図２に関してＹパラメータで等
価的に示した回路は、図３に示される。ここでＹS は信
号源アドミタンス、ＹL は負荷アドミタンスを表す。
【００１４】また、アドミタンスＹi 、Ｙo を下記数２
式のように定義する。
【００１５】
【数２】 また、図３において、オープンループゲインａ、フィー
ドバック伝達関数ｆ、ループゲインＴは、夫々、アドミ
タンスＹi 、Ｙo を用いて、下記数３式のように示され
る。
【００１６】
【数３】 更に、図３に関して、入力インピーダンスをＺinを用い
て表すと、入力インピーダンスＺinは、下記数４式で示
される様になる。
【００１７】
【数４】 ここで、パラメータＹ12a は、式（１）から理解される
通り、０であるため、式（３）及び式（４）から入力イ
ンピーダンスＺinは、下記数５式で示される。
【００１８】
【数５】 ここで、エミッタ抵抗をｒe とすると、通常、トランジ
スタの入力抵抗Ｒi は、抵抗ＲE がエミッタ抵抗ｒ
e （約２６Ω）と比較して十分に大きいことから、Ｒi
＝ｒe となる。また、出力抵抗ｒo がキャパシタＣの抵
抗分に対して十分大きいとすると、キャパシタＣと出力
抵抗ｒo との合成抵抗Ｚf は、１／ｊωＣとなる。この
ような条件の下で、Ｙi 、ＹO 、Ｙ21f 、Ｙ21a 、Ｙ
12f は、下記数６式で示される。
【００１９】
【数６】 ここで、例えば、抵抗ＲC ＝ＲE ＝１ｋΩ、キャパシタ
Ｃ＝ｐＦ、コレクタ電流Ｉc ＝１ｍＡ、周波数Ｆ＝１０
ＭＨｚと、更に、信号源抵抗ＺS を５０Ωとし、負荷抵
抗ＺL を∞として、入力インピーダンスＺinについて計
算する。ここで、ｒe は約２６Ωであり、ｇm は１／２
６（２５℃）である。また、入力インピーダンスＺ
inは、下記数７式に示されるようになる。
【００２０】
【数７】 これは、インダクタンスＬ＝１０．９ｎＨに相当する。
このようにして、図１は、図４に示される様に変換され
る。即ち、図１に示される回路は、等価的にインダクタ
ンスを呈することになる。
【００２１】更に、このような構成を備えた本実施の形
態の等価インダクタンス回路において、消費電力は、ト
ランジスタ１個分となり、従来構成の等価インダクタン
ス回路と比較して、軽減されている。
【００２２】（第２の実施の形態）次に、本発明の第２
の実施の形態の等価インダクタンス回路の応用例を図５
を用いて説明する。
【００２３】図５を参照すると、増幅器のＬＣマッチン
グ回路のインダクタンスＬに本実施の形態の等価インダ
クタンス回路が応用されている例が示されている。
【００２４】図５から理解されるとおり、本実施の形態
の等価インダクタンス回路は、トランジスタ１個、キャ
パシタ２個、抵抗４個で構成されており、消費電力は１
ｍＡ程度で実現できるものである。
【００２５】このように本発明の等価インダクタンス回
路は、インダクタンスを必要とする半導体集積回路全般
に使用可能なものである。
【００２６】
【発明の効果】以上説明してきた様に、本発明によれ
ば、低消費電力化が実現された等価インダクタンス回路
を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の等価インダクタン
ス回路を示す回路図である。
【図２】図１に示される回路の小信号等価回路図であ
る。
【図３】図１に示される回路をＹパラメータを用いて表
した小信号等価回路図である。
【図４】図１に示される回路の等価回路図である。
【図５】本発明の第２の実施の形態の等価インダクタン
ス回路を応用した回路を示す回路図である。
【図６】従来例１の等価インダクタンス回路を示す回路
図である。
【図７】従来例２の等価インダクタンス回路を示す回路
図である。
【符号の説明】 １ 増幅回路部 Ｔr バイポーラトランジスタ Ｃ キャパシタ ２ 帰還部 ３ 電圧−電流変換回路 ４ 積分回路 ５ 電圧−電流変換回路 ６ 入力端子 ７ 帰還型積分回路 ８ 差動増幅回路

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 交流的にベース接地されたバイポーラト
    ランジスタと、該バイポーラトランジスタのエミッタに
    直接接続された入力端子と、前記バイポーラトランジス
    タのコレクタに一端が直接接続され、かつ他端が前記エ
    ミッタに直接接続されたキャパシタからなる帰還路とを
    備えており、等価的にインダクタンスを呈する１ポート
    回路であることを特徴とする等価インダクタンス回路。
  2. 【請求項２】 前記バイポーラトランジスタのエミッタ
    は、第１の抵抗を介して接地されており、前記バイポー
    ラトランジスタのコレクタは、第２の抵抗を介して電源
    に接続されていることを特徴とする請求項１に記載の等
    価インダクタンス回路。
  3. 【請求項３】 前記バイポーラトランジスタのベース
    は、電源又はグランドのいずれかに接続された第２のキ
    ャパシタにより、交流的に接地されていることを特徴と
    する請求項１または２のいずれかに記載の等価インダク
    タンス回路。
JP8155767A 1996-06-17 1996-06-17 等価インダクタンス回路 Expired - Fee Related JP2991284B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8155767A JP2991284B2 (ja) 1996-06-17 1996-06-17 等価インダクタンス回路
US08/877,646 US5955900A (en) 1996-06-17 1997-06-17 Equivalent inductance circuit having a common input/output terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8155767A JP2991284B2 (ja) 1996-06-17 1996-06-17 等価インダクタンス回路

Publications (2)

Publication Number Publication Date
JPH104334A JPH104334A (ja) 1998-01-06
JP2991284B2 true JP2991284B2 (ja) 1999-12-20

Family

ID=15612971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8155767A Expired - Fee Related JP2991284B2 (ja) 1996-06-17 1996-06-17 等価インダクタンス回路

Country Status (2)

Country Link
US (1) US5955900A (ja)
JP (1) JP2991284B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318362A (en) * 1976-08-04 1978-02-20 Fujitsu Ten Ltd Semiconductor inductance element
SU1587622A1 (ru) * 1988-04-08 1990-08-23 Рязанский Радиотехнический Институт Высокочастотный активный полосовой фильтр
US4873499A (en) * 1988-05-26 1989-10-10 The United States Of America As Represented By The Secretary Of The Army Fast rise pulse oscillator
JP2714269B2 (ja) * 1991-04-30 1998-02-16 三洋電機株式会社 等価インダクタンス回路
US5721515A (en) * 1996-08-29 1998-02-24 Rf Monolithics, Inc. High stability single-port saw resonator oscillator

Also Published As

Publication number Publication date
US5955900A (en) 1999-09-21
JPH104334A (ja) 1998-01-06

Similar Documents

Publication Publication Date Title
US6778016B2 (en) Simple self-biased cascode amplifier circuit
US6417734B1 (en) High-frequency amplifier circuit with negative impedance cancellation
EP0526423B1 (en) An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance
JPH11340785A (ja) 能動低域通過フィルタ
JP2573666B2 (ja) 非平衡・平衡変換回路
JP2991284B2 (ja) 等価インダクタンス回路
JPH0818394A (ja) 電流センサ回路およびその作動方法
JP3061674B2 (ja) 利得制御回路
JP3214196B2 (ja) Ａｖ光空間伝送の受光回路
JP3833530B2 (ja) 差動増幅器
US6359521B1 (en) Oscillator with buffer circuit in which deterioration in C/N ratio is lightened
JPH0671190B2 (ja) 集積可変容量性リアクタンス回路
US6707354B2 (en) Active circuit for synthesizing an inductor
US4280103A (en) Multistage transistor amplifier
JP2556987Y2 (ja) 複合増幅回路
JP3883359B2 (ja) 発振器
JP3688478B2 (ja) 光受信回路
KR830001979B1 (ko) 전력 증폭 회로
JPS6040015Y2 (ja) 広帯域増幅回路
JP2957796B2 (ja) 移相回路
JP2731459B2 (ja) ジャイレータ
JP2560769B2 (ja) 伝送用集積回路
JPH09167925A (ja) 増幅器
JP2680748B2 (ja) 結合容量回路
JP3028504B2 (ja) 差動増幅回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees