JPH0818394A - 電流センサ回路およびその作動方法 - Google Patents
電流センサ回路およびその作動方法Info
- Publication number
- JPH0818394A JPH0818394A JP7010005A JP1000595A JPH0818394A JP H0818394 A JPH0818394 A JP H0818394A JP 7010005 A JP7010005 A JP 7010005A JP 1000595 A JP1000595 A JP 1000595A JP H0818394 A JPH0818394 A JP H0818394A
- Authority
- JP
- Japan
- Prior art keywords
- current
- node
- level
- npn transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
- H03F3/45103—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45574—Indexing scheme relating to differential amplifiers the IC comprising four or more input leads connected to four or more AAC-transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
においてコンデンサを介して流れる電流をセンスするよ
うに作動可能な電流センス回路。 【構成】 第1のノード(NODE1)と第2のノード
(NODE2)を有する相互コンダクタンス・コンデン
サ10を有する相互コンダクタンス・コンデンサ・フィ
ルタ装置(8)が開示される。電流センサ回路12が、
第1のノード(NODE1)及び第2のノード(NOD
E2)に接続される。
Description
さらに詳細には電流センサ回路及びその作動方法に関連
する。
く利用されている。アクティブ・フィルタの基本構成ブ
ロック(basic building block)は積分器である。積分
器は、入力電圧を積分して入力電圧信号の積分である出
力電圧を生成するように作動する回路要素の一ブロック
である。集積回路チップにおいて、積分器として用いら
れ得る回路要素の一つはコンデンサである。コンデンサ
を通る電圧は、コンデンサを介して流れる電流の積分に
比例する。このように、積分を実行するために用いる技
術は、電圧信号を電流信号に積分されるように変換し、
電流信号をコンデンサにポンピング(pumping )して入
力電圧信号の積分である出力電圧信号を生成することを
含む。相互コンダクタンス(transconductance)増幅器
とも呼ばれる電圧−電流変換回路を用いて、電圧信号を
電流信号に変換することができる。積分器はコンデンサ
と相互コンダクタンス増幅器を結合させて入力電圧信号
を積分する電子回路である。相互コンダクタンス・コン
デンサ・フィルタはフィルタを実行するために用いられ
る。
ンス・コンデンサ・フィルタにおいてコンデンサを介し
て流れる電流をセンスするように作動可能な電流センサ
回路が必要とされている。本発明に従って、相互コンダ
クタンス・コンデンサ・フィルタにおいてコンデンサを
センスするように作動可能な電流センサ回路およびその
作動方法が供される。
第2の入力、第1の電流パス、および第2の電流パスを
有する差動対(differential pair )から成る電流セン
サ回路を開示する。差動対は、第1および第2の入力の
間の電圧に応答して、第1の電流パスにおいてあるレベ
ルのAC電流を生成し、第2の電流パスからあるレベル
のAC電流を引き出すように作動可能である。ロード
(負荷)は第1の電流パスおよび第2の電流パスに結合
される。ロードは第1の電流パスから第2の電流パスへ
あるレベルのAC電流を導通するように作動可能であ
り、AC電流のレベルの大きさをセンスすることができ
る。
ることによって、本発明がさらに良く理解され得る。図
面において同じ参照番号は同等の部分を示す。
ダクタンス・コンデンサ・フィルタ10および電流セン
サ回路12を有する相互コンダクタンス・コンデンサ・
フィルタ装置8を示す。相互コンダクタンス・コンデン
サ・フィルタ10は電圧−電流変換ステージ14、電流
加算ステージ16および積分ステージ18を有する。
ランジスタ20、NPNトランジスタ22、NPNトラ
ンジスタ24、及びNPNトランジスタ26を有する。
電圧−電流変換ステージ14はさらに、抵抗28及び抵
抗30を有する。NPNトランジスタ20、NPNトラ
ンジスタ22、NPNトランジスタ24、及びNPNト
ランジスタ26はそれぞれ、ベース、コレクタ、及びエ
ミッタを有する。NPNトランジスタ20のコレクタ及
びNPNトランジスタ22のコレクタは、第1のノー
ド、NODE1に結合される。NPNトランジスタ24
のコレクタ及びNPNトランジスタ26のコレクタは、
第2のノード、NODE2に結合される。抵抗28はN
PNトランジスタ22のエミッタ及びNPNトランジス
タ24のエミッタに結合される。抵抗30は、NPNト
ランジスタ20のエミッタ及びNPNトランジスタ26
のエミッタに結合される。
NPNトランジスタ26は、NPNトランジスタ20の
ベース及びNPNトランジスタ26のベースが1対の入
力を有するような相互コンダクタンス増幅器を有する。
第1の入力電圧V1INはNPNトランジスタ20のベー
ス及びNPNトランジスタ26のベースを通り、NPN
トランジスタ20のベースでV1IN+ と、NPNトラン
ジスタ26のベースでV1IN- と接続される。
スタ24、及び抵抗28は、NPNトランジスタ22の
ベース及びNPNトランジスタ24のベースが1対の入
力を有するような相互コンダクタンス増幅器を有する。
第2の入力電圧V2INはNPNトランジスタ22のベー
ス及びNPNトランジスタ24のベースを通り、NPN
トランジスタ22のベースでV2IN+ と、NPNトラン
ジスタ24のベースでV2IN- と接続される。
ODE2を有する。NPNトランジスタ20のコレクタ
及びNPNトランジスタ22のコレクタは、NODE1
に結合される。NPNトランジスタ24のコレクタ及び
NPNトランジスタ26のコレクタは、NODE2に結
合される。電流I1 がトランジスタ32からNODE1
を介してトランジスタ20へ流れ、電流I2 がトランジ
スタ34からNODE2を介してトランジスタ26へ流
れる。電圧−電流変換ステージ14は、NODE1及び
NODE2に接続された相互コンダクタンス増幅器を幾
つでも有し得る。電流加算ステージは、電圧−電流変換
ステージ14に含まれる各相互コンダクタンス増幅器に
よって生成された電流を加算し得る。
32及びNPNトランジスタ34を有する。積分ステー
ジ18はさらに、積分コンデンサ36を有する。NPN
トランジスタ32及びNPNトランジスタ34はそれぞ
れ、ベース、コレクタ及びエミッタを有する。NPNト
ランジスタ32のベースは、NODE4に結合され、N
PNトランジスタ32のエミッタは、NODE1に結合
される。NPNトランジスタ34のベースは、NODE
4に結合され、NPNトランジスタ34のエミッタは、
NODE2に結合される。NODE4はNPNトランジ
スタ32及びNPNトランジスタ34のベースにバイア
ス電圧を供給する。積分コンデンサ36はNPNトラン
ジスタ30のコレクタ及びNPNトランジスタ34のコ
レクタに接続される。電流I5 がNPNトランジスタ3
2のコレクタを介して流れ、電流I6 がNPNトランジ
スタ34のコレクタを介して流れる。電流IC が積分コ
ンデンサ36を介して流れる。
タ10はさらに、DC電流源38、DC電流源40、D
C電流源42、DC電流源44、DC電流源46、及び
DC電流源48を有する。DC電流源38は、NPNト
ランジスタ20のエミッタ及び接地電位に接続される。
DC電流源40は、NPNトランジスタ22のエミッタ
及び接地電位に接続される。DC電流源42はNPNト
ランジスタ24のエミッタ及び接地電位に接続される。
DC電流源44はNPNトランジスタ26のエミッタ及
び接地電位に接続される。DC電流源46はNPNトラ
ンジスタ32のコレクタ及び供給電力VCCに接続され
る。DC電流源48はNPNトランジスタ34のコレク
タ及び供給電力VCCに接続される。
タ50及びNPNトランジスタ52を有する。NPNト
ランジスタ50及びNPNトランジスタ52はそれぞ
れ、ベース、コレクタ及びエミッタを有する。NPNト
ランジスタ50のベースは、NODE1に結合され、N
PNトランジスタ50のエミッタは、NODE3に結合
される。NPNトランジスタ52のベースは、NODE
2に結合され、NPNトランジスタ52のエミッタは、
NODE3に結合される。NPNトランジスタ50及び
NPNトランジスタ52は、NPNトランジスタ50及
びNPNトランジスタ52のベースが一対の入力を有す
る差動対を有する。ロード54はNPNトランジスタ5
0のコレクタ及びにNPNトランジスタ52のコレクタ
接続される。電流I7 がNPNトランジスタ50のコレ
クタを介して流れ、電流I8 がNPNトランジスタ52
のコレクタを介して流れる。電流IC がロード54を介
して流れる。
源56、DC電流源58、及びDC電流源60を有す
る。DC電流源56は、NODE3及び接地電位に接続
される。DC電流源58は供給電力VCC及びNPNトラ
ンジスタ50のコレクタに接続される。DC電流源60
は供給電力VCC及びNPNトランジスタ52のコレクタ
に接続される。
タ10は、第1の入力電圧V1INと第2の入力電圧V2
INの和の積分である出力電圧VOUT を生成するように作
動する。電流センサ回路12は、積分コンデンサ36を
介して流れる電流のレベルの大きさをセンスするように
作動する。
タ10及び電流センサ回路12内の9つのDC電流源
は、8つのNPNトランジスタのバイアスを維持するよ
うに作動する。DC電流源38、DC電流源40、DC
電流源42、及びDC電流源44は、DC閾値電流IT
を供給して、NPNトランジスタ20、NPNトランジ
スタ22、NPNトランジスタ24、及びNPNトラン
ジスタ26をバイアスする。DC電流源46及びDC電
流源48は閾値電流IT の和の2倍の大きさにに等しい
DC電流を供給して、NPNトランジスタ32及びNP
Nトランジスタ34をバイアスする。DC電流源56は
DC電流源46及び48によって供給される電流の和の
大きさに比例する電流を供給するように作動する。DC
電流源58及びDC電流源60は、DC電流源56によ
って供給される電流の大きさの1.5倍の(one-half)
電流を供給するように作動する。DC電流源56、DC
電流源58、及びDC電流源60は、NPNトランジス
タ50及びNPNトランジスタ52をバイアスするよう
に作動する。このようにDC電流源は、相互コンダクタ
ンス・コンデンサ・フィルタ10及び電流センサ回路1
2内の全てのNPNトランジスタのDCバイアスを提供
する。大きさの等しいDC電流源58及び60によって
供給される電流の、大きさの等しいDC電流源46及び
48によって供給される電流に対する比率は、ID のI
C に対する比率と一致する。
タ10は、AC入力電圧信号V1IN及びV2INの上で、
AC出力電圧信号VOUT を供給するように作動する。電
流センサ回路12はNODE1及びNODE2を通って
AC電圧信号上で、ロード54を介して流れるAC出力
電流信号ID を供給するように作動する。
信号V1INをAC電流に変換するように作動する。同様
に、電圧−電流変換ステージ14は、AC入力電圧V2
INをAC電流に変換するように作動する。電流加算ステ
ージ16は、電圧−電流変換ステージ14によって生成
されるAC電流を加算するように作動する。NODE1
を介して流れる電流I1 は、電圧−電流変換ステージ1
4によって生成されるAC電流を減じた2IT に等し
い。NODE2を介して流れる電流I2 は、電圧−電流
変換ステージ14によって生成されるAC電流を加えた
2IT に等しい。このように、電圧−電流変換ステージ
14によって生成されるAC電流は、NODE1を介
し、NPNトランジスタ32を介し、積分コンデンサ3
6を介し、NPNトランジスタ34を介し、NODE2
を介し、さらに電圧−電流変換ステージ14を介して、
NODE1へ戻るように流れる(flow up )。電圧−電
流変換ステージ14によって生成されるAC電流の和
は、出力電圧VOUT として(V1 IN+V2IN)の積分を
生成する積分コンデンサ36を介して駆動される。
6を介して流れる電流IC の大きさをセンスするように
作動する。コンデンサ電流IC の大きさをセンスするた
め、電流センサ回路12はNPNトランジスタ32、3
4、50及び52が比較的高いベータを有すると仮定し
て、I5 とI6 の差に等しいI1 とI2 との差を測定す
る。電流センサ回路12は、陰極・ノードNODE1及
びNODE2を通るAC電圧をセンスすることによっ
て、積分コンデンサ36を介して流れる電流の大きさを
センスする。NPNトランジスタ50及びNPNトラン
ジスタ52は、NPNトランジスタ32及びNPNトラ
ンジスタ34をバイアスするDC電流に比例するDC電
流によってバイアスされる。NPNトランジスタ32及
びNPNトランジスタ34のバイアスは、高ベータと仮
定して、IT の大きさの約2倍である。
ンサ36を介して流れる電流IC に比例することが示さ
れ得る。このように、電流センサ回路12は、コンデン
サ電流IC の大きさをセンスする。さらに、IC のID
に対する割合は、DCバイアス電流によってセットさ
れ、割合は所望の値にセットできる。NPNトランジス
タ32、NPNトランジスタ34、NPNトランジスタ
50、及びNPNトランジスタ52のエミッタ電流は、
それぞれI5 、I6 、I7 、I8 である。ループ(loo
p):NODE4−NODE1−NODE3−NODE
2−NODE4にトランスリニア原理(translinear pr
inciple )を適用すると、IC はID に比例することが
明らかである。以下の式において“A”は、大きさの等
しいDC電流源46または48によって供給されるDC
電流の、大きさの等しいDC電流源58または60によ
って供給されるDC電流に対する比率である。
コンダクタンス・コンデンサ・フィルタ10の機能を損
ねることなく、積分コンデンサ36を介して流れる電流
のレベルの大きさをセンサするように作動する。電流I
D はDC電流源56、58及び60によって供給される
電流に応じたIC に比例する。比率Aは、DC電流源5
6、58及び60によって供給される電流を調節するこ
とによって調節できる。
路の技術的利点は、相互コンダクタンス・コンデンサ・
フィルタ内の積分コンデンサを介して流れる電流のレベ
ルの大きさをセンスし、センスされた電流に比例する電
流を供給することが可能なことである。コンデンサ電流
をセンスする技術の利点は、センスされた電流が種々の
転送機能を実行するのに用いられ得ることである。例え
ば、センスされたコンデンサ電流は、ブースト・ローパ
ス(boosted low pass)相互コンダクタンス・コンデン
サ・フィルタを実行するのに使用できる。
た電流センサ回路を用いたブースト・ローパス相互コン
ダクタンス・コンデンサ・フィルタ98を示す。図2に
示したブースト・ローパス相互コンダクタンス・コンデ
ンサ・フィルタ98は第1ステージ100及び第2ステ
ージ102を有する。
ス増幅器104、相互コンダクタンス増幅器106、及
び相互コンダクタンス増幅器108を有する。相互コン
ダクタンス増幅器104、相互コンダクタンス増幅器1
06、及び相互コンダクタンス増幅器108はそれぞ
れ、プラス−入力、マイナス入力、及び出力を有する。
相互コンダクタンス増幅器104は、入力電圧信号VIN
に接続されたプラス入力と、接地電位に接続されるマイ
ナス入力とを有する。相互コンダクタンス増幅器104
の出力はNODE1に接続される。相互コンダクタンス
増幅器106はNODE2に接続されるプラス入力と、
接地電位に接続されるマイナス入力とを有する。相互コ
ンダクタンス増幅器106の出力は、NODE1に接続
される。相互コンダクタンス増幅器108は接地電位に
接続されるプラス入力と、NODE1に接続されるマイ
ナス入力とを有する。相互コンダクタンス増幅器108
はNODE2に接続される出力を有する。コンデンサ1
10はNODEと接地電位に接続される。抵抗112は
NODE1及び接地電位に接続される。コンデンサ11
4はNODE2と接地電位に接続される。AC電流源1
16は接地電位及びNODE3に接続される。AC電流
源116は本発明の技術に基いて構成された電流センサ
回路を用いて、コンデンサ110を介して流れる電流I
X をセンスし、NODE3にIX に比例する大きさの電
流を供給する。
ス増幅器120、相互コンダクタンス増幅器122、及
び相互コンダクタンス増幅器124を有する。相互コン
ダクタンス増幅器120、相互コンダクタンス増幅器1
22、及び相互コンダクタンス124はそれぞれ、プラ
ス入力、マイナス入力、及び出力を有する。相互コンダ
クタンス増幅器120のプラス入力はNODE2に接続
され、相互コンダクタンス増幅器120のマイナス入力
は接地電位に接続される。トランスコンダクタンス増幅
器120の出力は、NODE3に接続される。相互コン
ダクタンス増幅器122のプラス入力はNODE4に接
続され、相互コンダクタンス増幅器122のマイナス入
力は接地電位に接続される。相互コンダクタンス増幅器
122の出力はNODE3に接続される。相互コンダク
タンス増幅器124のプラス入力は接地電位に接続さ
れ、相互コンダクタンス増幅器124のマイナス入力は
NODE3に接続される。相互コンダクタンス増幅器1
24の出力は、NODE4に接続される。コンデンサ1
26はNODE3と接地電位に接続される。抵抗128
はNODE3及び接地電位に接続される。コンデンサ1
30はNODE4と接地電位に接続される。電流LBLP
は相互コンダクタンス増幅器120の出力で供給された
電力の和である。NODE4は出力電圧V0 を供給す
る。
パス相互コンダクタンス・コンデンサ・フィルタ98
は、入力電圧VINのフィルタリングの結果である出力電
圧V0を供給する。VINに関するNODE2での第1ス
テージ100の出力を示す転送機能は以下の通りであ
る。
y)であり、Q0 は極Qである。VINに関する第2ステ
ージの出力を示す転送機能は以下の通りである。
Q1 及びQ2 はそれぞれ第1及び第2ステージの極Qで
ある。
フィルタ98の転送機能全般(overall )である。ブー
ストは、コンデンサ110を介して電流IX をセンスす
ることによって生成される。AC電流源116は、本発
明にしたがって構成された電流センサ回路を用いて、I
X に比例する電流を供給する。
ーパス相互コンダクタンス・コンデンサ・フィルタに関
連するボトムプレート寄生キャパシタの問題を解決する
ブースト・ローパス相互コンダクタンス・コンデンサ・
フィルタを生成できることにある。従来の相互コンダク
タンス・コンデンサ・フィルタでは、ボトムプレートを
有効に成し得ない寄生キャパシタが、ブースト・ローパ
ス方式の効力を減少させる。寄生キャパシタンスはコン
デンサ値の和の30パーセントの大きさで有り得る。第
1ステージ100のコンデンサ110でコンデンサを介
する電流をセンスすることにより、ブースト転送機能が
コンデンサ電流IX と出力電圧の重み付けられた和とし
て実行され得る。さらに、相互コンダクタンス増幅器1
20を用いることにより、ブースト・ローパス・フィル
タ98は、電圧と電流を結合させる際に第2の古いフィ
ルタよりも大きいフィルタが必要であるとき、別の相互
コンダクタンス増幅器が必要になるという問題も解決し
得る。
によって定められた本発明の範囲内でこの実施例に種々
の変更を加えることができることを理解されたい。
る。
入力、第2の入力、第1の電流パス及び第2の電流パス
を有し、第1の入力及び第2の入力の間の電圧に応答し
て、第1の電流パスであるレベルのAC電流を供給し、
第2の電流パスからあるレベルのAC電流を引き出すよ
うに作動可能な差動対と、第1の電流パスおよび第2の
電流パスに結合され、第1の電流パスから第2の電流パ
スへあるレベルのAC電流を導通するように作動可能で
あり、AC電流のレベルの大きさをセンス可能なロード
と、を有することを特徴とする電流センサ回路。
おいて、相互コンダクタンス増幅器が第1の入力、第1
の電流ノード、及び第2の電流ノードを有し、第2の電
流ノードが第1の回路ノードに接続される第1のトラン
ジスタと、第2の入力、第3の電流ノード及び第4の電
流ノードを有し、第4の電流ノードが第1の回路ノード
に接続される第2のトランジスタと、第1の陽極と第1
の陰極とを有し、第1の陰極が第1のトランジスタの第
1の電流ノードに接続される第1の電流源と、第2の陽
極と第2の陰極とを有し、第2の陰極が第2のトランジ
スタの第3の電流ノードに接続される第2の電流源と、
第3の陽極と第3の陰極とを有し、第3の陽極が第1の
回路ノードに接続される第3の電流源と、を有すること
を特徴とする回路。
おいて、相互コンダクタンス増幅器が第1のベース、第
1のコレクタ、及び第1のエミッタを有し、第1のエミ
ッタが第1の回路ノードに接続される第1のNPNトラ
ンジスタと、第2のベース、第2のコレクタ、及び第2
のエミッタを有し、第2のエミッタが第1の回路ノード
に接続される第2のNPNトランジスタと、第1の陽極
と第1の陰極とを有し、第1の陰極が第1のNPNトラ
ンジスタの第1のコレクタに接続される第1の電流源
と、第2の陽極と第2の陰極とを有し、第2の陰極が第
2のNPNトランジスタの第2のコレクタに接続される
第2の電流源と、第3の陽極と第3の陰極とを有し、第
3の陽極が第1の回路ノードに接続される第3の電流源
と、を有することを特徴とする回路。
おいて、相互コンダクタンス増幅器が第1の入力、第1
の電流ノード、及び第2の電流ノードを有し、第2の電
流ノードが第1の回路ノードに接続される第1のトラン
ジスタと、第2の入力、第3の電流ノード、及び第4の
電流ノードを有し、第4の電流ノードが第1の回路ノー
ドに接続される第2のトランジスタと、第1の陽極と第
1の陰極とを有し、第1の陰極が第1のトランジスタの
第1の電流ノードに接続される第1のバイアスDC電流
源と、第2の陽極と第2の陰極とを有し、第2の陰極が
第2のトランジスタの第3の電流ノードに接続される第
2のバイアスDC電流源と、第3の陽極と第3の陰極と
を有し、第3の陽極が第1の回路ノードに接続される第
3のバイアスDC電流源と、を有することを特徴とする
回路。
おいて、相互コンダクタンス増幅器が、第1の入力、第
1の電流ノード、及び第2の電流ノードを有し、第2の
電流ノードが第1のノードに接続される第1のトランジ
スタと、第2の入力、第3の電流ノード及び第4の電流
ノードを有し、第4の電流ノードが第1のノードに接続
される第2のトランジスタと、第1の陽極と第1の陰極
を有し、第1の陰極が第1のトランジスタの第1の電流
ノードに接続され、第1のレベルの電流を供給する第1
のバイアスDC電流源と、第2の陽極と第2の陰極とを
有し、第2の陰極が第2のトランジスタの第3の電流ノ
ードに接続され、第1のレベルの電流を供給する第2の
バイアスDC電流源と、第3の陽極と第3の陰極とを有
し、第3の陽極が第1のノードに接続され、第1のレベ
ルの電流の2倍の電流を供給する第3のバイアスDC電
流源と、を有することを特徴とする回路。
おいて、ロードがコンデンサを有することを特徴とする
回路。 (7) 第1項に記載の電流センサ回路において、ロー
ドが抵抗を有することを特徴とする回路。
フィルタ装置であって、電圧変換ステージへの電圧であ
って、第1の一対の入力、第1のノードに接続される第
1の電流パス、及び第2のノードに接続される第2の電
流パスを有し、一対の入力の間の第1の電圧に応じて、
第1のノードに第1のレベルのAC電流を供給し、第2
のノードから第1のレベルのAC電流を引き出すように
作動可能な第1の相互コンダクタンス増幅器と、第2の
一対の入力、第1のノードに接続される第3の電流パ
ス、及び第2のノードに接続される第4の電流パスを有
し、一対の入力の間の第2の電圧に応じて、第1のノー
ドに第2のレベルのAC電流を供給し、第2のノードか
ら第2のレベルのAC電流を引き出すように作動する第
2の相互コンダクタンス増幅器と、を有する電圧変換ス
テージへの電圧と、一対の出力と、第1のノードに接続
される第5の電流パスと、第2のノードに接続される第
6の電流パスとを有し、第1のレベルのACの電流と第
2のレベルのAC電流との和を第1のノードから第2の
ノードへ導電するように作動し、第1のレベルのAC電
流と第2のレベルのAC電流との和に応じて一対の出力
の間の出力電圧を供給するように作動する積分ステージ
と、第1のノードに接続される第1の入力と、第2のノ
ードに接続される第2の入力を有し、第1のレベルのA
C電流と第2のレベルのAC電流との和をセンスするよ
うに作動する電流センサ回路と、を有することを特徴と
する装置。
ス・コンデンサ・フィルタ装置はさらに、第1のノード
と第2のノードを有し、第1のノード及び第2のノード
で第1のレベルのAC電流と第2のレベルのAC電流と
の和を提供するように作動する電流加算ステージを有す
ることを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、第1の相互
コンダクタンス増幅器が、第1の入力、第1の電流ノー
ド、及び第2の電流ノードを有し、第2の電流ノードが
第1のノードに接続される第1のトランジスタと、第2
の電流ノードに接続される抵抗と、第2の入力、第3の
電流ノード、及び第4の電流ノードを有し、第3の電流
ノードが第2のノードに接続され、第4の電流ノードが
抵抗に接続される第2のトランジスタと、第1の陽極と
第1の陰極とを有し、第1の陽極が第1のトランジスタ
の第2の電流ノードに接続される第1の電流源と、第2
の陽極と第2の陰極とを有し、第2の陽極が第2のトラ
ンジスタの第4の電流ノードに接続される第2の電流源
と、を有することを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、第2の相互
コンダクタンス増幅器が、第1の入力、第1の電流ノー
ド、及び第2の電流ノードを有し、第1の電流ノードが
第1のノードに接続される第1のトランジスタと、第2
の電流ノードに接続される抵抗と、第2の入力、第3の
電流ノード、及び第4の電流ノードを有し、第3の電流
ノードが第2のノードに接続され、第4の電流ノードが
抵抗に接続される第2のトランジスタと、第1の陽極と
第1の陰極とを有し、第1の陽極が第1のトランジスタ
の第2の電流ノードに接続される第1の電流源と、第2
の陽極と第2の陰極とを有し、第2の陽極が第2のトラ
ンジスタの第4の電流ノードに接続される第2の電流源
と、を有することを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、積分ステー
ジが、第1の出力、第1のノード、及び第2の電流ノー
ドを有し、第2の電流ノードが第1のノードに接続され
る第1のトランジスタと、第1の電流ノードに接続され
るコンデンサと、第2の出力、第3の電流ノード、及び
第4の電流ノードを有し、第3の電流ノードがコンデン
サに接続され、第4の電流ノードが第2のノードに接続
される第2のトランジスタと、第1の陽極と第1の陰極
とを有し、第1の陰極が第1のトランジスタの第1の電
流ノードに接続される第1の電流源と、第2の陽極と第
2の陰極とを有し、第2の陰極が第2のトランジスタの
第3の電流ノードに接続される第2の電流源と、を有す
ることを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、電流センサ
回路が、第1の入力、第2の入力、第1の電流ノード及
び第2の電流ノードを有し、第1の入力および第2の入
力の間の電圧に応答して、第1の電流ノードであるレベ
ルのAC電流を供給し、第2の電流ノードからあるレベ
ルのAC電流を引き出すように作動可能な差動対と、第
1の電流ノードおよび第2の電流ノードに結合され、第
1の電流ノードから第2の電流ノードへあるレベルのA
C電流を導電するように作動し、AC電流のレベルの大
きさをセンスするロードと、を有することを特徴とする
電流センサ回路。
ンス・コンデンサ・フィルタ装置において、電流センサ
回路が、第1の入力、第1の電流ノード、及び第2の電
流ノードを有し、第2の電流ノードが第1のノードに接
続される第1のトランジスタと、第2の入力、第3の電
流ノード及び第4の電流ノードを有し、第4の電流ノー
ドが第1のノードに接続される第2のトランジスタと、
第1の陽極と第1の陰極とを有し、第1の陰極が第1の
トランジスタの第1の電流ノードに接続される第1の電
流源と、第2の陽極と第2の陰極とを有し、第2の陰極
が第2のトランジスタの第3のノードに接続される第2
の電流源と、第3の陽極と第3の陰極とを有し、第3の
陽極が第1のノードに接続される第3の電流源と、を有
する相互コンダクタンス増幅器と、第1の電流ノードと
第3の電流ノードとに接続され、第1の電流ノードから
第3の電流ノードへ電流レベルを導電するように作動
し、電流レベルをセンサするように作動するロードと、
を有することを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、電流センサ
回路が、第1のベース、第1のコレクタ、及び第1のエ
ミッタを有し、第1のエミッタが第1のノードに接続さ
れる第1のNPNトランジスタと、第2のベース、第2
のコレクタ、及び第2のエミッタを有し、第2のエミッ
タが第1のノードに接続される第2のNPNトランジス
タと、第1の陽極と第1の陰極とを有し、第1の陰極が
第1のNPNトランジスタの第1のコレクタに接続され
る第1の電流源と、第2の陽極と第2の陰極とを有し、
第2の陰極が第2のNPNトランジスタの第2のコレク
タに接続される第2の電流源と、第3の陽極と第3の陰
極とを有し、第3の陽極が第1のノードに接続される第
3の電流源と、を有する相互コンダクタンス増幅器と、
第1の電流ノードと第3の電流ノードとに接続され、第
1のコレクタから第2のコレクタへ電流レベルを導電す
るように作動し、電流レベルをセンサするように作動す
るロードと、を有することを特徴とする装置。
ンス・コンデンサ・フィルタ装置において、電流センサ
回路が、第1の入力、第1の電流ノード、及び第2の電
流ノードを有し、第2の電流ノードが第1のノードに接
続される第1のトランジスタと、第2の入力、第3の電
流ノード及び第4の電流ノードを有し、第4の電流ノー
ドが第1のノードに接続される第2のトランジスタと、
第1の陽極と第1の陰極とを有し、第1の陰極が第2の
トランジスタの第1の電流ノードに接続される第1のバ
イアスDC電流源と、第2の陽極と第2の陰極とを有
し、第2の陰極が第1のトランジスタの第3の電流ノー
ドに接続される第2のバイアスDC電流源と、第3の陽
極と第3の陰極とを有し、第3の陽極が第1のノードに
接続される第3のバイアスDC電流源と、を有する相互
コンダクタンス増幅器と、第1の電流ノードと第3の電
流ノードとに接続され、第1のコレクタから第2のコレ
クタへ電流レベルを導電するように作動し、電流レベル
をセンサするように作動するロードと、を有することを
特徴とする装置。
て、あるレベルのAC電流が第1のノードと第2のノー
ドを介して流れる第1のノードと第2のノードの間の電
圧をサンプリングし、第1のノードと第2のノードの間
の電圧に応じて、第2のレベルのAC電流を生成し、第
2のレベルのAC電流をセンスする工程を含むことを特
徴とする方法。
て、サンプリング工程が、電子回路の相互コンダクタン
ス・コンデンサ・フィルタで電流加算ステージを通る電
圧をサンプリングする工程を含むことを特徴とする方
法。 (19) 第17項に記載の方法において、生成工程が
電子回路の差動対によって成されることを特徴とする方
法。
て、センスする工程が電子回路のロードによって成され
ることを特徴とする方法。 (21) 第1のノード(NODE1)と第2のノード
(NODE2)を有する相互コンダクタンス・コンデン
サ10を有する相互コンダクタンス・コンデンサ・フィ
ルタ装置(8)が開示される。電流センサ回路12が、
第1のノード(NODE1)及び第2のノード(NOD
E2)に接続される。
有する相互コンダクタンス・コンデンサ・フィルタ装置
の回路図を示す図。
用いたブースト・ローパス・フィルタを示す図。
PNトランジスタ 28,30 抵抗 36 積分コンデンサ 38,40,42,44,46,48,56,58,6
0 DC電流源
Claims (3)
- 【請求項1】 電流センサ回路であって、 第1の入力、第2の入力、第1の電流パス及び第2の電
流パスを有し、第1の入力及び第2の入力の間の電圧に
応答して、第1の電流パスであるレベルのAC電流を供
給し、第2の電流パスからあるレベルのAC電流を引き
出すように作動可能な差動対と、 第1の電流パスおよび第2の電流パスに結合され、第1
の電流パスから第2の電流パスへあるレベルのAC電流
を導通するように作動可能であり、AC電流のレベルの
大きさをセンス可能なロードと、 を有することを特徴とする電流センサ回路。 - 【請求項2】 相互コンダクタンス・コンデンサ・フィ
ルタ装置であって、電圧変換ステージへの電圧であっ
て、 第1の一対の入力、第1のノードに接続される第1の電
流パス、及び第2のノードに接続される第2の電流パス
を有し、一対の入力の間の第1の電圧に応じて、第1の
ノードに第1のレベルのAC電流を供給し、第2のノー
ドから第1のレベルのAC電流を引き出すように作動可
能な第1の相互コンダクタンス増幅器と、 第2の一対の入力、第1のノードに接続される第3の電
流パス、及び第2のノードに接続される第4の電流パス
を有し、一対の入力の間の第2の電圧に応じて、第1の
ノードに第2のレベルのAC電流を供給し、第2のノー
ドから第2のレベルのAC電流を引き出すように作動す
る第2の相互コンダクタンス増幅器と、 を有する電圧変換ステージへの電圧と、 一対の出力と、第1のノードに接続される第5の電流パ
スと、第2のノードに接続される第6の電流パスとを有
し、第1のレベルのACの電流と第2のレベルのAC電
流との和を第1のノードから第2のノードへ導電するよ
うに作動し、第1のレベルのAC電流と第2のレベルの
AC電流との和に応じて一対の出力の間の出力電圧を供
給するように作動する積分ステージと、 第1のノードに接続される第1の入力と、第2のノード
に接続される第2の入力を有し、第1のレベルのAC電
流と第2のレベルのAC電流との和をセンスするように
作動する電流センサ回路と、 を有することを特徴とする装置。 - 【請求項3】 電流をセンスする方法であって、 あるレベルのAC電流が第1のノードと第2のノードを
介して流れる第1のノードと第2のノードを通って電圧
をサンプリングし、 第1のノードと第2のノードを通る電圧に応じて、第2
のレベルのAC電流を生成し、 第2のレベルのAC電流をセンスする工程を含むことを
特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/186,205 US5489872A (en) | 1994-01-25 | 1994-01-25 | Transconductance-capacitor filter circuit with current sensor circuit |
US186205 | 1994-01-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0818394A true JPH0818394A (ja) | 1996-01-19 |
JP3556305B2 JP3556305B2 (ja) | 2004-08-18 |
Family
ID=22684057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01000595A Expired - Fee Related JP3556305B2 (ja) | 1994-01-25 | 1995-01-25 | 電流センサ回路およびその作動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5489872A (ja) |
JP (1) | JP3556305B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793242A (en) * | 1995-09-13 | 1998-08-11 | National Semiconductor Corporation | Floating capacitor differential integrator |
JPH10150332A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | 差動回路 |
US6069522A (en) * | 1997-02-03 | 2000-05-30 | Texas Instruments Incorporated | Circuitry and method for providing boost and asymmetry in a continuous-time filter |
US5969545A (en) * | 1998-01-23 | 1999-10-19 | Motorola, Inc. | Peak detector circuit |
JP3449970B2 (ja) * | 2000-07-21 | 2003-09-22 | 松下電器産業株式会社 | 相互コンダクタンス−容量フィルタシステム |
US6483380B1 (en) | 2000-09-18 | 2002-11-19 | Conexant Systems, Inc. | GMC filter and method for suppressing unwanted signals introduced by the filter |
JP3584893B2 (ja) * | 2001-03-14 | 2004-11-04 | ソニー株式会社 | フィルタ回路 |
DE602005008364D1 (de) * | 2005-02-02 | 2008-09-04 | St Microelectronics Sa | Ein rauscharmes Tiefpassfilter |
JP4871590B2 (ja) * | 2005-12-28 | 2012-02-08 | パナソニック株式会社 | トランスコンダクタを用いた積分器及びフィルタ回路 |
US7668522B2 (en) * | 2006-06-29 | 2010-02-23 | Itt Manufacturing Enterprises, Inc. | Ultra wide band, differential input/output, high frequency active combiner in an integrated circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2187316B (en) * | 1986-02-28 | 1989-11-29 | Plessey Co Plc | Improvements in or relating to integrate circuits. |
US4675594A (en) * | 1986-07-31 | 1987-06-23 | Honeywell Inc. | Voltage-to-current converter |
SE457922B (sv) * | 1987-06-18 | 1989-02-06 | Ericsson Telefon Ab L M | Anordning vid aktivt filter samt anvaendning daerav |
US4961046A (en) * | 1988-08-19 | 1990-10-02 | U.S. Philips Corp. | Voltage-to-current converter |
JPH04211508A (ja) * | 1990-06-15 | 1992-08-03 | Toshiba Corp | 積分回路 |
US5166560A (en) * | 1991-08-02 | 1992-11-24 | Bell Communications Research, Inc. | Voltage-controlled variable capacitor |
-
1994
- 1994-01-25 US US08/186,205 patent/US5489872A/en not_active Expired - Lifetime
-
1995
- 1995-01-25 JP JP01000595A patent/JP3556305B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5489872A (en) | 1996-02-06 |
JP3556305B2 (ja) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841428B2 (ja) | 電荷移送装置 | |
US4586000A (en) | Transformerless current balanced amplifier | |
JP2002530640A (ja) | 検出回路 | |
JPH063861B2 (ja) | アクティブ・フィルタ | |
JPH0818394A (ja) | 電流センサ回路およびその作動方法 | |
JPH0846483A (ja) | キャパシタンス増大用回路配置 | |
US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JP2000516789A (ja) | 差動増幅器、集積回路、及び電話機 | |
JPS6184913A (ja) | 高域通過回路装置 | |
JPH0793543B2 (ja) | 電圧リピ−タ回路 | |
JP3062164B2 (ja) | 半導体出力回路およびアイドリング電流の制御方法 | |
JP2725290B2 (ja) | 電力増幅回路 | |
JP3128315B2 (ja) | 差動増幅回路 | |
JPS6322687B2 (ja) | ||
JP3148469B2 (ja) | フィルタ回路 | |
JPH04343506A (ja) | 増幅回路 | |
JP2957796B2 (ja) | 移相回路 | |
JP2680748B2 (ja) | 結合容量回路 | |
JP2741103B2 (ja) | フィルタ回路 | |
JP2002280850A (ja) | 可変利得増幅回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPS6211811B2 (ja) | ||
JPS61101068A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040105 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |