JPH04211508A - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH04211508A JPH04211508A JP3061664A JP6166491A JPH04211508A JP H04211508 A JPH04211508 A JP H04211508A JP 3061664 A JP3061664 A JP 3061664A JP 6166491 A JP6166491 A JP 6166491A JP H04211508 A JPH04211508 A JP H04211508A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electrode
- integrating circuit
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims description 27
- 238000010586 diagram Methods 0.000 description 25
- 230000010354 integration Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 230000007850 degeneration Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
- H03H11/045—Leapfrog structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は積分回路に係り、特に
アクティブフィルタなどに応用される時定数可変の積分
回路に関する。
アクティブフィルタなどに応用される時定数可変の積分
回路に関する。
【０００２】
【従来の技術】近年、アクティブフィルタの高周波化お
よびＩＣ化が進み、ＶＴＲやＴＶ受像機などの映像機器
で使用されるビデオ周波数帯（数ＭＨｚ）のアクティブ
フィルタをキャパシタを含めてＩＣに内蔵させる試みが
なされている。また、アクティブフィルタの高周波化が
一層進めば、高精細ＴＶで使用される２０ＭＨｚ〜３０
ＭＨｚの高精度なローパスフィルタ、通信の分野で使用
される数十ＭＨｚで動作する高Ｑのバンドパスフィルタ
なども実現できると考えられる。
よびＩＣ化が進み、ＶＴＲやＴＶ受像機などの映像機器
で使用されるビデオ周波数帯（数ＭＨｚ）のアクティブ
フィルタをキャパシタを含めてＩＣに内蔵させる試みが
なされている。また、アクティブフィルタの高周波化が
一層進めば、高精細ＴＶで使用される２０ＭＨｚ〜３０
ＭＨｚの高精度なローパスフィルタ、通信の分野で使用
される数十ＭＨｚで動作する高Ｑのバンドパスフィルタ
なども実現できると考えられる。
【０００３】数ＭＨｚ以上の周波数帯のアクティブフィ
ルタを実現する場合、二段の増幅段で構成されるオペア
ンプ形式のものは、位相補償の必要から良好な周波数特
性が得られにくい。そこで、このような高い周波数帯の
アクティブフィルタを実現する場合には、キャパシタを
負荷とした差動増幅回路によって構成される積分回路が
用いられている。アクティブフィルタを構成する積分回
路に要求される性能としては、次の項目が挙げられる。 ａ．ＩＣ内臓のキャパシタの容量値のばらつきを補正で
きるように、積分回路の時定数が可変であること。 ｂ．アクティブフィルタを構成した場合、ＳＮ比（Ｓ／
Ｎ）が良好であること。 Ｃ．歪率が低いこと。が挙げられる。ここで、ｂの要求
を満たすために、積分回路にどのような性能が要求され
るかについて説明を加える。
ルタを実現する場合、二段の増幅段で構成されるオペア
ンプ形式のものは、位相補償の必要から良好な周波数特
性が得られにくい。そこで、このような高い周波数帯の
アクティブフィルタを実現する場合には、キャパシタを
負荷とした差動増幅回路によって構成される積分回路が
用いられている。アクティブフィルタを構成する積分回
路に要求される性能としては、次の項目が挙げられる。 ａ．ＩＣ内臓のキャパシタの容量値のばらつきを補正で
きるように、積分回路の時定数が可変であること。 ｂ．アクティブフィルタを構成した場合、ＳＮ比（Ｓ／
Ｎ）が良好であること。 Ｃ．歪率が低いこと。が挙げられる。ここで、ｂの要求
を満たすために、積分回路にどのような性能が要求され
るかについて説明を加える。
【０００４】Ｓ／Ｎは、式（１） に示されるように積
分回路を構成する差動増幅回路の入力レベル範囲（Ｖｒ
とする）と、フィルタから出力される出力雑音電圧の二
乗平均値の平方根
分回路を構成する差動増幅回路の入力レベル範囲（Ｖｒ
とする）と、フィルタから出力される出力雑音電圧の二
乗平均値の平方根
【０００５】
【数１】
【０００６】は文献１：“Ｈｉｇｈ ｆｒｅｑｕｅｎｃ
ｙ ＣＭＯＳ ｃｏｎｔｉｎｕｏｕｓ−ｔｉｍｅ ｆｉ
ｌｔｅｒｓ ”に示されている解析結果から、等価入力
雑音電圧Ｖｉｎの二乗平均値、フィルタのＱと中心周波
数ｆｏに比例し、二次のフィルタの場合、次式で示され
る。
ｙ ＣＭＯＳ ｃｏｎｔｉｎｕｏｕｓ−ｔｉｍｅ ｆｉ
ｌｔｅｒｓ ”に示されている解析結果から、等価入力
雑音電圧Ｖｉｎの二乗平均値、フィルタのＱと中心周波
数ｆｏに比例し、二次のフィルタの場合、次式で示され
る。
【０００７】
【数２】
式（１） ，式（２） の結果から、Ｖｒ と等価入力
雑音電圧Ｖｉｎとの比が大きい積分回路を用いれば、ア
クティブフィルタのＳ／Ｎを大きくできることが分かる
。
雑音電圧Ｖｉｎとの比が大きい積分回路を用いれば、ア
クティブフィルタのＳ／Ｎを大きくできることが分かる
。
【０００８】図２３はアクティブフィルタ用の積分回路
として広く用いられているゲインセルによる積分回路を
示している。この積分回路は、例えば文献２：特開昭５
８−１６１４１３号公報に記載された多目的フィルタに
用いられている。エミッタデジェネレーション抵抗ＲＥ
による局部帰還により、トランジスタＱ３のトランス
コンダクタンスｇｍとＲＥ との積が１より十分大きい
とき（ｇｍ・ＲＥ ＞＞１）、トランジスタＱ１，Ｑ２
による差動増幅回路の非線形性が改善され、線形な入出
力特性を有すると共に、エミッタデジェネレーション抵
抗ＲＥ がない場合に比較してｇｍ・ＲＥ 倍の広い入
力レベル範囲（１００ｍＶｐｐ×ｇｍ・ＲＥ ）が得ら
れる。
として広く用いられているゲインセルによる積分回路を
示している。この積分回路は、例えば文献２：特開昭５
８−１６１４１３号公報に記載された多目的フィルタに
用いられている。エミッタデジェネレーション抵抗ＲＥ
による局部帰還により、トランジスタＱ３のトランス
コンダクタンスｇｍとＲＥ との積が１より十分大きい
とき（ｇｍ・ＲＥ ＞＞１）、トランジスタＱ１，Ｑ２
による差動増幅回路の非線形性が改善され、線形な入出
力特性を有すると共に、エミッタデジェネレーション抵
抗ＲＥ がない場合に比較してｇｍ・ＲＥ 倍の広い入
力レベル範囲（１００ｍＶｐｐ×ｇｍ・ＲＥ ）が得ら
れる。
【０００９】ゲインセルのトランスコンダクタンスＧｍ
は、エミッタデジェネレーション抵抗ＲＥ の逆数と電
流Ｉ１ ，Ｉ２ の比との積、つまり（１／ＲＥ ）・
（Ｉ１ ／Ｉ２）となる。アクティブフィルタに使用さ
れる積分回路では、フィルタの特性（主としてカットオ
フ周波数または中心周波数）を変えるために、その時定
数が可変であることが要求される。
は、エミッタデジェネレーション抵抗ＲＥ の逆数と電
流Ｉ１ ，Ｉ２ の比との積、つまり（１／ＲＥ ）・
（Ｉ１ ／Ｉ２）となる。アクティブフィルタに使用さ
れる積分回路では、フィルタの特性（主としてカットオ
フ周波数または中心周波数）を変えるために、その時定
数が可変であることが要求される。
【００１０】図２３の積分回路においては、差動増幅回
路の出力をトランジスタＱ５により対数圧縮した後、ト
ランジスタＱ３により伸長を行って出力信号Ｖｏｕｔ
を取出す構成とし、Ｉ２ またはＩ１ の電流値により
全体のトランスコンダクタンスを可変として、時定数を
変えられるようにしている。従って、この積分回路では
圧縮／伸長の過程で雑音が増幅され、等価入力雑音電圧
の二乗平均値
路の出力をトランジスタＱ５により対数圧縮した後、ト
ランジスタＱ３により伸長を行って出力信号Ｖｏｕｔ
を取出す構成とし、Ｉ２ またはＩ１ の電流値により
全体のトランスコンダクタンスを可変として、時定数を
変えられるようにしている。従って、この積分回路では
圧縮／伸長の過程で雑音が増幅され、等価入力雑音電圧
の二乗平均値
【００１１】
【数３】
比較のため、ＲＥ の無い最も基本的な差動増幅回路の
等価入力雑音電圧
等価入力雑音電圧
【００１２】
【数４】
ここで、二種のトランスコンダクタンスＧｍ，ｇｍ’
の値が同じとして、式（３） と式（４） の結果を比
較すると、ＲＢ による熱雑音は電圧値で
の値が同じとして、式（３） と式（４） の結果を比
較すると、ＲＢ による熱雑音は電圧値で
【００１３】
【数５】
に増幅されるため、入力レベル範囲を拡大するとともに
雑音が増幅されてしまい、Ｓ／Ｎ改善効果は捗々しくな
い。
雑音が増幅されてしまい、Ｓ／Ｎ改善効果は捗々しくな
い。
【００１４】図２４は文献３：“Ｇｙｒａｔｏｒ Ｖｉ
ｄｅｏ ＦｉｌｔｅｒＩＣ ｗｉｔｈ Ａｕｔｏｍａｔ
ｉｃ Ｔｕｎｉｎｇ ”ＩＥＥＥＪＯＵＲＮＡＬ ＯＦ
ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ
ＳＣ−１５，ＤＥＣＥＭＢＥＲ，１９８０，ｐｐ９６
５，Ｆｉｇ．７，１９８０に示された積分回路である。 この回路はエミッタデジェネレーション抵抗ＲＥ によ
り線形性の改善を行ったのみで、図２３に示したゲイン
セルのような対数圧縮／伸長を行わないため雑音は増幅
されない。このときの等価入力雑音電圧の二乗平均値
ｄｅｏ ＦｉｌｔｅｒＩＣ ｗｉｔｈ Ａｕｔｏｍａｔ
ｉｃ Ｔｕｎｉｎｇ ”ＩＥＥＥＪＯＵＲＮＡＬ ＯＦ
ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ
ＳＣ−１５，ＤＥＣＥＭＢＥＲ，１９８０，ｐｐ９６
５，Ｆｉｇ．７，１９８０に示された積分回路である。 この回路はエミッタデジェネレーション抵抗ＲＥ によ
り線形性の改善を行ったのみで、図２３に示したゲイン
セルのような対数圧縮／伸長を行わないため雑音は増幅
されない。このときの等価入力雑音電圧の二乗平均値
【００１５】
【数６】
であり、ゲインセルと比較すると、出力される雑音は格
段に小さく、入力レベル範囲を拡大（ｎ→大）しても雑
音は増加しない。
段に小さく、入力レベル範囲を拡大（ｎ→大）しても雑
音は増加しない。
【００１６】この図２４の積分回路では、例えばＩ１
の電流値を変えてもトランスコンダクタンスＧｍ’ は
変化しないため、同図に示すように負荷要領にバラクタ
ダイオードＶＤを用い、バイアス電圧ＶＢ を変えて容
量を可変することにより積分回路の時定数を制御する必
要がある。しかし、このようにすると必然的に入力信号
によって負荷要領が変化してしまうので、歪の発生は避
けられない。また、バラクタダイオードは一般に容量の
可変範囲を広くすることが難しいため、積分回路の時定
数の可変範囲も狭い。従って、この積分回路を用いてア
クティブフィルタを構成すると、カットオフ周波数のば
らつきを希望の周波数に補正できない場合がしばしば起
こる。 バラクタダイオードの容量可変範囲を広くしようとする
と、入力信号による負荷容量変化に起因する歪は増大し
てしまう。
の電流値を変えてもトランスコンダクタンスＧｍ’ は
変化しないため、同図に示すように負荷要領にバラクタ
ダイオードＶＤを用い、バイアス電圧ＶＢ を変えて容
量を可変することにより積分回路の時定数を制御する必
要がある。しかし、このようにすると必然的に入力信号
によって負荷要領が変化してしまうので、歪の発生は避
けられない。また、バラクタダイオードは一般に容量の
可変範囲を広くすることが難しいため、積分回路の時定
数の可変範囲も狭い。従って、この積分回路を用いてア
クティブフィルタを構成すると、カットオフ周波数のば
らつきを希望の周波数に補正できない場合がしばしば起
こる。 バラクタダイオードの容量可変範囲を広くしようとする
と、入力信号による負荷容量変化に起因する歪は増大し
てしまう。
【００１７】
【発明が解決しようとする課題】上述したように、従来
のゲインセルによる積分回路では差動増幅回路のトラン
スコンダクタンスを変えることで時定数を容易にかつ広
範囲に変えることができるが、雑音を増幅してしまうと
いう問題があり、またバラクタダイオードを用いて積分
回路の時定数を変えるものでは、時定数の可変範囲が狭
く、可変範囲を広げようとすると歪が増大するという問
題があった。
のゲインセルによる積分回路では差動増幅回路のトラン
スコンダクタンスを変えることで時定数を容易にかつ広
範囲に変えることができるが、雑音を増幅してしまうと
いう問題があり、またバラクタダイオードを用いて積分
回路の時定数を変えるものでは、時定数の可変範囲が狭
く、可変範囲を広げようとすると歪が増大するという問
題があった。
【００１８】本発明はこのような問題を解決するために
なされたもので、広範囲にわたりトランスコンダクタン
スを変えて、歪の増大を伴わずに時定数を可変すること
ができ、しかも雑音を増幅することがない積分回路を提
供することを目的とする。［発明の構成］
なされたもので、広範囲にわたりトランスコンダクタン
スを変えて、歪の増大を伴わずに時定数を可変すること
ができ、しかも雑音を増幅することがない積分回路を提
供することを目的とする。［発明の構成］
【００１９】
【課題を解決するための手段】本発明は、少なくとも二
つのバイポーラトランジスタを増幅素子とする差動増幅
回路の負荷としてキャパシタを接続して構成された積分
回路において、二つのバイポーラトランジスタのエミッ
タ電極間に電界効果トランジスタのソース電極およびド
レイン電極を接続し、この電界効果トランジスタのゲー
ト電極を制御端子に接続してなることを特徴とする。
つのバイポーラトランジスタを増幅素子とする差動増幅
回路の負荷としてキャパシタを接続して構成された積分
回路において、二つのバイポーラトランジスタのエミッ
タ電極間に電界効果トランジスタのソース電極およびド
レイン電極を接続し、この電界効果トランジスタのゲー
ト電極を制御端子に接続してなることを特徴とする。
【００２０】差動増幅回路は、ベース電極を入力端とし
、少なくとも一方のコレクタ電極を出力端とする第１お
よび第２のバイポーラトランジスタと、コレクタ電極が
第１のバイポーラトランジスタのエミッタ電極に接続さ
れ、ベース電極が第２のバイポーラトランジスタのエミ
ッタ電極に接続された第３のバイポーラトランジスタ、
およびコレクタ電極が第２のバイポーラトランジスタの
エミッタ電極に接続され、ベース電極が第１のバイポー
ラトランジスタのエミッタ電極に接続された第４のバイ
ポーラトランジスタを増幅素子としてもよい。この場合
、上記と同様に差動増幅回路の負荷としてキャパシタを
接続することにより、積分回路が構成される。そして、
第３および第４のバイポーラトランジスタのエミッタ電
極間に電界効果トランジスタのソース電極およびドレイ
ン電極を接続し、ゲート電極を制御端子に接続する、ま
た差動増幅回路は上記のようにバイポーラトランジスタ
で構成するのではなく、電界効果型のトランジスタで構
成しても良い。この場合は電界効果型トランジスタのド
レイン間に電界効果トランジスタの他固定抵抗を設ける
ことが良い。
、少なくとも一方のコレクタ電極を出力端とする第１お
よび第２のバイポーラトランジスタと、コレクタ電極が
第１のバイポーラトランジスタのエミッタ電極に接続さ
れ、ベース電極が第２のバイポーラトランジスタのエミ
ッタ電極に接続された第３のバイポーラトランジスタ、
およびコレクタ電極が第２のバイポーラトランジスタの
エミッタ電極に接続され、ベース電極が第１のバイポー
ラトランジスタのエミッタ電極に接続された第４のバイ
ポーラトランジスタを増幅素子としてもよい。この場合
、上記と同様に差動増幅回路の負荷としてキャパシタを
接続することにより、積分回路が構成される。そして、
第３および第４のバイポーラトランジスタのエミッタ電
極間に電界効果トランジスタのソース電極およびドレイ
ン電極を接続し、ゲート電極を制御端子に接続する、ま
た差動増幅回路は上記のようにバイポーラトランジスタ
で構成するのではなく、電界効果型のトランジスタで構
成しても良い。この場合は電界効果型トランジスタのド
レイン間に電界効果トランジスタの他固定抵抗を設ける
ことが良い。
【００２１】
【作用】本発明の積分回路では、新たに設けられた電界
効果トランジスタ（以下、ＦＥＴという）のソース・ド
レイン電極間の抵抗値をゲート電極に印加するゲート電
圧により変化させることにより、ゲインセルによる積分
回路と同様に差動増幅回路のトランスコンダクタンスが
広範囲に変化し、それによって積分回路の時定数が変化
する。この積分回路をアクティブフィルタに用いた場合
、積分回路の時定数の変化により例えばカットオフ周波
数を変化させることが可能となる。
効果トランジスタ（以下、ＦＥＴという）のソース・ド
レイン電極間の抵抗値をゲート電極に印加するゲート電
圧により変化させることにより、ゲインセルによる積分
回路と同様に差動増幅回路のトランスコンダクタンスが
広範囲に変化し、それによって積分回路の時定数が変化
する。この積分回路をアクティブフィルタに用いた場合
、積分回路の時定数の変化により例えばカットオフ周波
数を変化させることが可能となる。
【００２２】ＦＥＴが発生する雑音は、低周波で用いる
場合には１／ｆ雑音などが無視できなくなるが、本発明
の積分回路を例えばビデオ周波数帯である数ＭＨｚで使
用するフィルタに応用する場合を考えると、ＦＥＴのソ
ース・ドレイン電極間の抵抗値に対応した熱雑音が支配
的である。従って、等価入力雑音電圧の二乗平均値は従
来の雑音増幅作用を有しない積分回路とほぼ同等であり
、ゲインセルによる積分回路に比較して格段に低雑音と
なる。
場合には１／ｆ雑音などが無視できなくなるが、本発明
の積分回路を例えばビデオ周波数帯である数ＭＨｚで使
用するフィルタに応用する場合を考えると、ＦＥＴのソ
ース・ドレイン電極間の抵抗値に対応した熱雑音が支配
的である。従って、等価入力雑音電圧の二乗平均値は従
来の雑音増幅作用を有しない積分回路とほぼ同等であり
、ゲインセルによる積分回路に比較して格段に低雑音と
なる。
【００２３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００２４】図１に本発明に係る積分回路の一実施例を
示す。同図において、差動増幅回路は第１および第２の
バイポーラトランジスタ（以下、単にトランジスタとい
う）１１，１２ と、その各コレクタ電極と電源Ｖｃｃ
との間に接続された負荷としての電流源１３，１４ と
、トランジスタ１１，１２のエミッタ電極とグラウンド
ＧＮＤとの間に接続された、差動増幅回路の電流値を決
定する電流源１５，１６ とで構成される。トランジス
タ１１，１２ のベース電極は入力端子ＩＮ１，ＩＮ２
にそれぞれ接続され、コレクタ電極はＯＵＴ１，ＯＵ
Ｔ２ にそれぞれ接続されている。この差動増幅回路の
負荷として、トランジスタ１１，１２ のコレクタ電極
間にキャパシタ１７が接続されることによって、積分回
路が構成される。
示す。同図において、差動増幅回路は第１および第２の
バイポーラトランジスタ（以下、単にトランジスタとい
う）１１，１２ と、その各コレクタ電極と電源Ｖｃｃ
との間に接続された負荷としての電流源１３，１４ と
、トランジスタ１１，１２のエミッタ電極とグラウンド
ＧＮＤとの間に接続された、差動増幅回路の電流値を決
定する電流源１５，１６ とで構成される。トランジス
タ１１，１２ のベース電極は入力端子ＩＮ１，ＩＮ２
にそれぞれ接続され、コレクタ電極はＯＵＴ１，ＯＵ
Ｔ２ にそれぞれ接続されている。この差動増幅回路の
負荷として、トランジスタ１１，１２ のコレクタ電極
間にキャパシタ１７が接続されることによって、積分回
路が構成される。
【００２５】そして、トランジスタ１１，１２ のエミ
ッタ電極間に、電界効果トランジスタ（以下、ＦＥＴ
という）１８のソース電極およびドレイン電極が接続さ
れている。このＦＥＴ１８ のゲート電極は、制御端子
１９に接続されている。ＦＥＴ１８ は可変抵抗素子と
して用いられるもので、ソース・ドレイン電極間の抵抗
値は、制御端子１９を介してゲート電極に印加される制
御電圧Ｖｃ によって制御される。ＦＥＴ１８ として
はＭＯＳＦＥＴ、接合型ＦＥＴ のいずれを用いてもよ
い。
ッタ電極間に、電界効果トランジスタ（以下、ＦＥＴ
という）１８のソース電極およびドレイン電極が接続さ
れている。このＦＥＴ１８ のゲート電極は、制御端子
１９に接続されている。ＦＥＴ１８ は可変抵抗素子と
して用いられるもので、ソース・ドレイン電極間の抵抗
値は、制御端子１９を介してゲート電極に印加される制
御電圧Ｖｃ によって制御される。ＦＥＴ１８ として
はＭＯＳＦＥＴ、接合型ＦＥＴ のいずれを用いてもよ
い。
【００２６】入力信号は入力端子ＩＮ１，ＩＮ２ 間に
印加され、それによってトランジスタ１１，１２のコレ
クタ電流が変化する。このコレクタ電流の変化に応じた
出力信号が、出力端子ＯＵＴ１，ＯＵＴ２ から差動出
力として取出される。
印加され、それによってトランジスタ１１，１２のコレ
クタ電流が変化する。このコレクタ電流の変化に応じた
出力信号が、出力端子ＯＵＴ１，ＯＵＴ２ から差動出
力として取出される。
【００２７】このように構成された積分回路では、ＦＥ
Ｔ１８ が差動増幅回路におけるエミッタデジェネレー
ション抵抗として働くため、そのゲート電極に印加する
制御電圧Ｖｃ によりソース・ドレイン電極間の抵抗値
を変えることによって、差動増幅回路のトランスコンダ
クタンスを変化させることができる。この結果、差動増
幅回路のトランスコンダクタンスとキャパシタ１７の容
量とで決まる積分回路の時定数が変化する。このように
本発明の積分回路によれば、トランスコンダクタンスの
可変により時定数を広範囲に変化させることが可能であ
る。この場合、バラクタダイオードを用いて時定数を可
変する図２４に示した従来例のように歪の発生を伴うこ
とがない。
Ｔ１８ が差動増幅回路におけるエミッタデジェネレー
ション抵抗として働くため、そのゲート電極に印加する
制御電圧Ｖｃ によりソース・ドレイン電極間の抵抗値
を変えることによって、差動増幅回路のトランスコンダ
クタンスを変化させることができる。この結果、差動増
幅回路のトランスコンダクタンスとキャパシタ１７の容
量とで決まる積分回路の時定数が変化する。このように
本発明の積分回路によれば、トランスコンダクタンスの
可変により時定数を広範囲に変化させることが可能であ
る。この場合、バラクタダイオードを用いて時定数を可
変する図２４に示した従来例のように歪の発生を伴うこ
とがない。
【００２８】また、この積分回路は図２３に示した従来
例のような雑音増幅作用がないため、等価入力雑音電圧
の二乗平均値は図２４に示した従来例と同等であり、入
力レベル範囲を増大、すなわちｎ＝ｇｍ・ＲＥ （ｇｍ
はトランジスタのトランスコンダクタンス、ＲＥ はこ
の場合ＦＥＴ１８ のソース・ドレイン電極間の抵抗値
）を大きくしても雑音は増加しない。
例のような雑音増幅作用がないため、等価入力雑音電圧
の二乗平均値は図２４に示した従来例と同等であり、入
力レベル範囲を増大、すなわちｎ＝ｇｍ・ＲＥ （ｇｍ
はトランジスタのトランスコンダクタンス、ＲＥ はこ
の場合ＦＥＴ１８ のソース・ドレイン電極間の抵抗値
）を大きくしても雑音は増加しない。
【００２９】本発明の積分回路は、後述するようにアク
ティブフィルタに好適である。アクティブフィルタフィ
ルタを高周波帯で動作させる場合、カットオフ周波数を
高くするために差動増幅回路のトランスコンダクタンス
Ｇｍを高くする必要がある。このため、差動増幅回路に
使用するトランジスタのトランスコンダクタンスｇｍを
大きくする必要がある。本発明の積分回路では、差動増
幅回路の増幅素子にバイポーラトランジスタ１１，１２
を用いているため、容易に高Ｇｍ化を達成できる。
ティブフィルタに好適である。アクティブフィルタフィ
ルタを高周波帯で動作させる場合、カットオフ周波数を
高くするために差動増幅回路のトランスコンダクタンス
Ｇｍを高くする必要がある。このため、差動増幅回路に
使用するトランジスタのトランスコンダクタンスｇｍを
大きくする必要がある。本発明の積分回路では、差動増
幅回路の増幅素子にバイポーラトランジスタ１１，１２
を用いているため、容易に高Ｇｍ化を達成できる。
【００３０】すなわち、差動増幅回路の増幅素子として
バイポーラトランジスタとＭＯＳＦＥＴを用いた場合と
を比較すると、ＭＯＳＦＥＴに常識的なディメンジョン
を用いる限り、同じ動作電流ではＭＯＳＦＥＴの方がｇ
ｍが一桁低いので、バイポーラトランジスタと同じｇｍ
を得るためには、１０倍程度の電流を必要とする。これ
は消費電流および発熱の点で好ましくない。従って、高
周波帯で動作するアクティブフィルタへの応用を考えた
場合、積分回路を構成する差動増幅回路には、バイポー
ラトランジスタを用いることが有利である。
バイポーラトランジスタとＭＯＳＦＥＴを用いた場合と
を比較すると、ＭＯＳＦＥＴに常識的なディメンジョン
を用いる限り、同じ動作電流ではＭＯＳＦＥＴの方がｇ
ｍが一桁低いので、バイポーラトランジスタと同じｇｍ
を得るためには、１０倍程度の電流を必要とする。これ
は消費電流および発熱の点で好ましくない。従って、高
周波帯で動作するアクティブフィルタへの応用を考えた
場合、積分回路を構成する差動増幅回路には、バイポー
ラトランジスタを用いることが有利である。
【００３１】次に、本発明の他の実施例を説明する。図
２〜図６はそれぞれ本発明の他の実施例に係る積分回路
である。図１と同一部分に同一符号を付して相違点のみ
を述べる。
２〜図６はそれぞれ本発明の他の実施例に係る積分回路
である。図１と同一部分に同一符号を付して相違点のみ
を述べる。
【００３２】図２の実施例は、第３および第４のトラン
ジスタ２１，２２ による正帰還回路を付加することに
よって、入力の線形範囲を拡大させた積分回路に本発明
を適用した例である。すなわち、第３のトランジスタ２
１はコレクタ電極が第１のトランジスタ１１のエミッタ
電極に接続され、ベース電極が第２のトランジスタ１２
のエミッタ電極に接続されており、第４のトランジスタ
２２はコレクタ電極が第２のトランジスタ１２のエミッ
タ電極に接続され、ベース電極が第１のトランジスタ１
１のエミッタ電極に接続されている。差動増幅回路の電
流値を決定する電流源１５，１６ は、トランジスタ２
１，２２ のエミッタ電極とグラウンドＧＮＤ間に接続
されている。そして、この実施例ではトランジスタ２１
，２２ のエミッタ電極間にＦＥＴ１８ のソース電極
およびドレイン電極を接続している。なお、このように
第３および第４のトランジスタ２１，２２ による正帰
還回路を設けることによってバイポーラトランジスタの
電圧−電流特性の非線形性を改善できることは公知であ
る。
ジスタ２１，２２ による正帰還回路を付加することに
よって、入力の線形範囲を拡大させた積分回路に本発明
を適用した例である。すなわち、第３のトランジスタ２
１はコレクタ電極が第１のトランジスタ１１のエミッタ
電極に接続され、ベース電極が第２のトランジスタ１２
のエミッタ電極に接続されており、第４のトランジスタ
２２はコレクタ電極が第２のトランジスタ１２のエミッ
タ電極に接続され、ベース電極が第１のトランジスタ１
１のエミッタ電極に接続されている。差動増幅回路の電
流値を決定する電流源１５，１６ は、トランジスタ２
１，２２ のエミッタ電極とグラウンドＧＮＤ間に接続
されている。そして、この実施例ではトランジスタ２１
，２２ のエミッタ電極間にＦＥＴ１８ のソース電極
およびドレイン電極を接続している。なお、このように
第３および第４のトランジスタ２１，２２ による正帰
還回路を設けることによってバイポーラトランジスタの
電圧−電流特性の非線形性を改善できることは公知であ
る。
【００３３】図３の実施例は差動増幅回路の負荷として
、新たにトランジスタ１１，１２ のコレクタ電極間に
直流利得可変用のＦＥＴ２３ のソース電極およびドレ
イン電極を接続している。ＦＥＴ２３ のゲート電極は
制御端子２４に接続されている。この制御端子２４に印
加する制御電圧によりＦＥＴ２３ のソース・ドレイン
電極間の抵抗値を変えることによって直流利得が変るの
で、これにより低周波のポールを変化させて、望ましく
ない高周波の位相遅れを補償することができる。この手
法は例えば先に紹介した文献１にも記載されている。図
４の実施例は、図２の実施例と図３の実施例を組み合わ
せて、両実施例の効果を併せ持つようにした例である。
、新たにトランジスタ１１，１２ のコレクタ電極間に
直流利得可変用のＦＥＴ２３ のソース電極およびドレ
イン電極を接続している。ＦＥＴ２３ のゲート電極は
制御端子２４に接続されている。この制御端子２４に印
加する制御電圧によりＦＥＴ２３ のソース・ドレイン
電極間の抵抗値を変えることによって直流利得が変るの
で、これにより低周波のポールを変化させて、望ましく
ない高周波の位相遅れを補償することができる。この手
法は例えば先に紹介した文献１にも記載されている。図
４の実施例は、図２の実施例と図３の実施例を組み合わ
せて、両実施例の効果を併せ持つようにした例である。
【００３４】以上の実施例では、出力信号を二つの出力
端子ＯＵＴ１，ＯＵＴ２ から差動出力、すなわち平衡
出力として取出したが、例えばトランジスタ１１，１２
のコレクタに接続されている負荷である電流源１３，
１４ の一方（例えば１３）を取り除いてトランジスタ
１１のコレクタと電源Ｖｃｃとを直結し、トランジスタ
１２のコレクタとグラウンドＧＮＤ間から不平衡出力と
して取出すようにしてもよい。 また、差動増幅回路におけるトランジスタ１１，１２
の負荷として、カレントミラー回路を用いてもよい。
端子ＯＵＴ１，ＯＵＴ２ から差動出力、すなわち平衡
出力として取出したが、例えばトランジスタ１１，１２
のコレクタに接続されている負荷である電流源１３，
１４ の一方（例えば１３）を取り除いてトランジスタ
１１のコレクタと電源Ｖｃｃとを直結し、トランジスタ
１２のコレクタとグラウンドＧＮＤ間から不平衡出力と
して取出すようにしてもよい。 また、差動増幅回路におけるトランジスタ１１，１２
の負荷として、カレントミラー回路を用いてもよい。
【００３５】図５の実施例は、ＦＥＴ２３ の両端に抵
抗２９ａ，２９ｂを付加することにより、ＦＥＴ のソ
ース電極、ドレイン電極間にかかる電圧を、図１と比較
すると小さくできるため、ＦＥＴ２３ がより線形な領
域で動作するため、出力端子ＯＵＴ１，ＯＵＴ２ から
出力される歪みを低減させた例である。
抗２９ａ，２９ｂを付加することにより、ＦＥＴ のソ
ース電極、ドレイン電極間にかかる電圧を、図１と比較
すると小さくできるため、ＦＥＴ２３ がより線形な領
域で動作するため、出力端子ＯＵＴ１，ＯＵＴ２ から
出力される歪みを低減させた例である。
【００３６】端子Ｖｃ にかかる電圧は、電子情報通信
学会論文誌 １９８８ ／２ Ｖｏｌ．７１−Ａ Ｎｏ
．２『ＮＩＣにより特性を改善した平衡形積分器とその
フィルタへの応用』に示されているように、フェイズロ
ックループ（ＰＬＬ） を用いて、制御する方法が一般
的である。図１の回路ではＶｃ に掛る電圧によって、
ソース電極、ドレイン電極間の抵抗値が設計値に対して
、極端に小さくなる場合がありうる。そのとき、積分回
路の時定数も設計値から大きく異なり、ＰＬＬ による
引き込みが難しくなる。図５のように、適切な値に設定
した抵抗器２９ａ，２９ｂ を付加すれば、ＦＥＴのソ
ース、ドレイン電極間の抵抗値が小さくなっても、抵抗
器２９ａ，２９ｂ の抵抗値によって時定数の上限が設
定できるので、時定数が設計値から大きく異なった値に
なることを防ぐ事ができる。尚、抵抗器はＩＣに内蔵し
た拡散抵抗やポリシリコン抵抗により構成することがで
きる。
学会論文誌 １９８８ ／２ Ｖｏｌ．７１−Ａ Ｎｏ
．２『ＮＩＣにより特性を改善した平衡形積分器とその
フィルタへの応用』に示されているように、フェイズロ
ックループ（ＰＬＬ） を用いて、制御する方法が一般
的である。図１の回路ではＶｃ に掛る電圧によって、
ソース電極、ドレイン電極間の抵抗値が設計値に対して
、極端に小さくなる場合がありうる。そのとき、積分回
路の時定数も設計値から大きく異なり、ＰＬＬ による
引き込みが難しくなる。図５のように、適切な値に設定
した抵抗器２９ａ，２９ｂ を付加すれば、ＦＥＴのソ
ース、ドレイン電極間の抵抗値が小さくなっても、抵抗
器２９ａ，２９ｂ の抵抗値によって時定数の上限が設
定できるので、時定数が設計値から大きく異なった値に
なることを防ぐ事ができる。尚、抵抗器はＩＣに内蔵し
た拡散抵抗やポリシリコン抵抗により構成することがで
きる。
【００３７】図６の実施例は、ＦＥＴ２３ に並列に抵
抗２９を接続して、図５と同様にＦＥＴ２３ の非線形
性の出力端子ＯＵＴ１，ＯＵＴ２に対する影響を小さく
し、出力の歪みを低減させた例である。
抗２９を接続して、図５と同様にＦＥＴ２３ の非線形
性の出力端子ＯＵＴ１，ＯＵＴ２に対する影響を小さく
し、出力の歪みを低減させた例である。
【００３８】図６の回路は、Ｖｃ に掛かる電圧によっ
てソース電極、ドレイン電極間の抵抗値がおおきくなっ
た場合でも、抵抗２９の値により、積分回路の時定数の
下限を設定することができる。図５と図６を合わせて、
図７または、図８のようにすれば、時定数の下限、上限
を共に決めることができるので、ＰＬＬ による引き込
みを容易に行うことができる。図９はＦＥＴ をアナロ
グ的な抵抗素子として用いるのではなく、単にスイッチ
として用い、積分回路の時定数をデジタル的に切り替え
る構成とした例である。
てソース電極、ドレイン電極間の抵抗値がおおきくなっ
た場合でも、抵抗２９の値により、積分回路の時定数の
下限を設定することができる。図５と図６を合わせて、
図７または、図８のようにすれば、時定数の下限、上限
を共に決めることができるので、ＰＬＬ による引き込
みを容易に行うことができる。図９はＦＥＴ をアナロ
グ的な抵抗素子として用いるのではなく、単にスイッチ
として用い、積分回路の時定数をデジタル的に切り替え
る構成とした例である。
【００３９】図１０は、図７のバイポーラトランジスタ
をＦＥＴ に置き換えた積分回路の例である。図７のよ
うに、抵抗２９ａ，ｂ により、線形性を改善する効果
と、ＰＬＬ による引き込みを容易にする効果を有する
。ＩＥＥ ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲ
Ｓ ２７ｈｔ Ｆｅｂ．１９８６ Ｖｏｌ．２２
Ｎｏ．５ ｐｐ．２４５−２４６
をＦＥＴ に置き換えた積分回路の例である。図７のよ
うに、抵抗２９ａ，ｂ により、線形性を改善する効果
と、ＰＬＬ による引き込みを容易にする効果を有する
。ＩＥＥ ＥＬＥＣＴＲＯＮＩＣＳ ＬＥＴＴＥＲ
Ｓ ２７ｈｔ Ｆｅｂ．１９８６ Ｖｏｌ．２２
Ｎｏ．５ ｐｐ．２４５−２４６
【００４０】“ＭＯＳ ＴＲＡＮＳＣＯＮＤＵＣＴＯ
ＲＳ ＡＮＤ ＩＮＴＥＧＲＡＴＯＲＳ ＷＩＴ
Ｈ ＨＩＧＨ ＬＩＮＥＡＬＩＴＹ ”に２つの
差動増幅回路の出力電流を、逆相に接続することによっ
て線形性を改善する回路が示されている。第１１図は、
その回路にたいして、抵抗２９ａ，ｂ，ｃ，ｄ を加え
る事により、線形性をさらに改善する効果と、ＰＬＬ
による引き込みを容易にする効果を有する。図１２は、
線形素子として、
ＲＳ ＡＮＤ ＩＮＴＥＧＲＡＴＯＲＳ ＷＩＴ
Ｈ ＨＩＧＨ ＬＩＮＥＡＬＩＴＹ ”に２つの
差動増幅回路の出力電流を、逆相に接続することによっ
て線形性を改善する回路が示されている。第１１図は、
その回路にたいして、抵抗２９ａ，ｂ，ｃ，ｄ を加え
る事により、線形性をさらに改善する効果と、ＰＬＬ
による引き込みを容易にする効果を有する。図１２は、
線形素子として、
【００４１】ＩＥＥ ＥＬＥＣＴＲＯ
ＮＩＣＳ ＬＥＴＴＥＲＳ ２２ｎｄ Ｊｕｌｙ １９
８２ Ｖｏｌ．１８ Ｎｏ．１５ ｐｐ．６７８−６７
９“ＦＬＯＡＴＩＮＧＶＯＬＴＡＧＥ−ＣＯＮＴＲＯＬ
ＬＥＤ ＲＥＳＩＳＴＯＲＳＩＮ ＣＭＯＳ ＴＥＣＨ
ＮＯＬＯＧＹ”に示されている回路を用いた例である。 図１の様にＦＥＴ を、１個だけ用いた場合より、線形
性な抵抗として動作する。抵抗の制御は端子１９の直流
電位を変化させる事によって行う。
ＮＩＣＳ ＬＥＴＴＥＲＳ ２２ｎｄ Ｊｕｌｙ １９
８２ Ｖｏｌ．１８ Ｎｏ．１５ ｐｐ．６７８−６７
９“ＦＬＯＡＴＩＮＧＶＯＬＴＡＧＥ−ＣＯＮＴＲＯＬ
ＬＥＤ ＲＥＳＩＳＴＯＲＳＩＮ ＣＭＯＳ ＴＥＣＨ
ＮＯＬＯＧＹ”に示されている回路を用いた例である。 図１の様にＦＥＴ を、１個だけ用いた場合より、線形
性な抵抗として動作する。抵抗の制御は端子１９の直流
電位を変化させる事によって行う。
【００４２】図１３は、図１２の回路に抵抗２９ａ，２
９ｂ を加える事によって、ＦＥＴ のソース電極、ド
レイン電極間にかかる電圧を小さくして、ＦＥＴ１８ａ
，１８ｂがより線形な領域で動作する様にした例である
。
９ｂ を加える事によって、ＦＥＴ のソース電極、ド
レイン電極間にかかる電圧を小さくして、ＦＥＴ１８ａ
，１８ｂがより線形な領域で動作する様にした例である
。
【００４３】次に、本発明の積分回路の応用例について
述べる。図１４は本発明の積分回路を用いて構成される
二次の全差動構成のアクティブフィルタの実施例を示す
図である。このアクティブフィルタは、電圧制御電流源
（トランスコンダクタンスアンプともいう）を３０〜３
３とキャパシタ３４〜３９からなる。電圧制御電流源３
１〜３３は縦続接続され、電圧制御電流源３３の出力側
は出力ポートＰＯに接続されるとともに、電圧制御電流
源３１の入力側に帰還されている。キャパシタ３４，３
５ は電圧制御電流源３１，３２ の出力側に負荷とし
て接続されている。電圧制御電流源３０の入力側はポー
トＰ１に接続され、出力側は電圧制御電流源３２の入力
側に接続されている。ポートＰ２はキャパシタ３６，３
７ を介して電圧制御電流源３２の入力側に、またポー
トＰ３はキャパシタ３８，３９ を介して電圧制御電流
源３３の入力側にそれぞれ接続されている。
述べる。図１４は本発明の積分回路を用いて構成される
二次の全差動構成のアクティブフィルタの実施例を示す
図である。このアクティブフィルタは、電圧制御電流源
（トランスコンダクタンスアンプともいう）を３０〜３
３とキャパシタ３４〜３９からなる。電圧制御電流源３
１〜３３は縦続接続され、電圧制御電流源３３の出力側
は出力ポートＰＯに接続されるとともに、電圧制御電流
源３１の入力側に帰還されている。キャパシタ３４，３
５ は電圧制御電流源３１，３２ の出力側に負荷とし
て接続されている。電圧制御電流源３０の入力側はポー
トＰ１に接続され、出力側は電圧制御電流源３２の入力
側に接続されている。ポートＰ２はキャパシタ３６，３
７ を介して電圧制御電流源３２の入力側に、またポー
トＰ３はキャパシタ３８，３９ を介して電圧制御電流
源３３の入力側にそれぞれ接続されている。
【００４４】電圧制御電流源３０〜３３は、いずれも例
えば図１５のように構成されている。基本的には図３に
示した実施例の積分回路から負荷のキャパシタ１７を除
去した構成であり、入力端子ＩＮ１，ＩＮ２ とトラン
ジスタ１１，１２ のベース電極との間にトランジスタ
２５，２６ とそのエミッタ負荷としての電流源２７，
２８ とからなるエミッタフォロワがバッファとして接
続されている。図１４のキャパシタ３４，３５ は図１
５のキャパシタ１７に相当し、電圧制御電流源３１とキ
ャパシタ３４、積分回路３２とキャパシタ３５でそれぞ
れ積分回路を構成していることになる。なお、電圧制御
電流源３３はターミネーション（終端）抵抗として働く
。
えば図１５のように構成されている。基本的には図３に
示した実施例の積分回路から負荷のキャパシタ１７を除
去した構成であり、入力端子ＩＮ１，ＩＮ２ とトラン
ジスタ１１，１２ のベース電極との間にトランジスタ
２５，２６ とそのエミッタ負荷としての電流源２７，
２８ とからなるエミッタフォロワがバッファとして接
続されている。図１４のキャパシタ３４，３５ は図１
５のキャパシタ１７に相当し、電圧制御電流源３１とキ
ャパシタ３４、積分回路３２とキャパシタ３５でそれぞ
れ積分回路を構成していることになる。なお、電圧制御
電流源３３はターミネーション（終端）抵抗として働く
。
【００４５】出力ポートＰＯへの出力信号をＶ０ 、入
力ポートＰ１〜Ｐ３への入力信号Ｖ１ 〜Ｖ３、キャパ
シタ３４，３５，３６（３７），３８（３９） の容量
をＣ１ 〜Ｃ４、トランジスタのトランスコンダクタン
スをｇｍとすると、このアクティブフィルタの伝達関数
は、次式で表される。
力ポートＰ１〜Ｐ３への入力信号Ｖ１ 〜Ｖ３、キャパ
シタ３４，３５，３６（３７），３８（３９） の容量
をＣ１ 〜Ｃ４、トランジスタのトランスコンダクタン
スをｇｍとすると、このアクティブフィルタの伝達関数
は、次式で表される。
【００４６】
【数７】
【００４７】これから明らかなように、このアクティブ
フィルタはポートＰ１に信号Ｖ１ を入力（Ｖ２ ，Ｖ
３ は０）するとローパスフィルタ、ポートＰ２に信号
Ｖ２ を入力（Ｖ１ ，Ｖ２ は０）するとバンドパス
フィルタ、ポートＰ３に信号を入力（Ｖ１ ，Ｖ２ は
０）するとハイパスフィルタとなる。なお、各フィルタ
のモードにおいて、信号を入力しない入力ポートは、交
流的に接地状態にされる。
フィルタはポートＰ１に信号Ｖ１ を入力（Ｖ２ ，Ｖ
３ は０）するとローパスフィルタ、ポートＰ２に信号
Ｖ２ を入力（Ｖ１ ，Ｖ２ は０）するとバンドパス
フィルタ、ポートＰ３に信号を入力（Ｖ１ ，Ｖ２ は
０）するとハイパスフィルタとなる。なお、各フィルタ
のモードにおいて、信号を入力しない入力ポートは、交
流的に接地状態にされる。
【００４８】図１６は図１５に示す電圧制御電流源を用
いて、図１４のアクティブフィルタのうちバンドパスフ
ィルタに関する部分のみをトランジスタレベルまで具体
化した回路を示している。図１５のＦＥＴ１８ のソー
ス・ドレイン電極間の抵抗値を制御電圧Ｖｃ により可
変することによって、バンドパスフィルタの中心周波数
（ｆｏ）を制御できる。また、図１５のＦＥＴ２３のソ
ース・ドレイン電極間の抵抗値を制御電圧Ｖｐ により
可変することによってバンドパスフィルタの位相特性を
制御することで、望ましくない高周波の位相遅れを補償
することができる。
いて、図１４のアクティブフィルタのうちバンドパスフ
ィルタに関する部分のみをトランジスタレベルまで具体
化した回路を示している。図１５のＦＥＴ１８ のソー
ス・ドレイン電極間の抵抗値を制御電圧Ｖｃ により可
変することによって、バンドパスフィルタの中心周波数
（ｆｏ）を制御できる。また、図１５のＦＥＴ２３のソ
ース・ドレイン電極間の抵抗値を制御電圧Ｖｐ により
可変することによってバンドパスフィルタの位相特性を
制御することで、望ましくない高周波の位相遅れを補償
することができる。
【００４９】図１４〜図１５では平衡型構成のアクティ
ブフィルタについて示したが、図１７のように不平衡型
のアクティブフィルタにも本発明を適用できる。図１７
は二次の不平衡型アクティブフィルタであり、二つの不
平衡型の電圧制御電流源４１，４２ を縦続接続し、電
圧制御電流源４１の非反転入力端子を入力ポートＰ１に
、電圧制御電流源４２の出力端子を出力ポートＰ０にそ
れぞれ接続し、電圧制御電流源４１，４２ の出力端子
をキャパシタ４３，４４ を介して入力ポートＰ２，Ｐ
３ にそれぞれ接続している。また、電圧制御電流源４
２の出力端子から電圧制御電流源４１，４２ の反転入
力端子に帰還素子４５，４６ を介して負帰還を施して
いる。
ブフィルタについて示したが、図１７のように不平衡型
のアクティブフィルタにも本発明を適用できる。図１７
は二次の不平衡型アクティブフィルタであり、二つの不
平衡型の電圧制御電流源４１，４２ を縦続接続し、電
圧制御電流源４１の非反転入力端子を入力ポートＰ１に
、電圧制御電流源４２の出力端子を出力ポートＰ０にそ
れぞれ接続し、電圧制御電流源４１，４２ の出力端子
をキャパシタ４３，４４ を介して入力ポートＰ２，Ｐ
３ にそれぞれ接続している。また、電圧制御電流源４
２の出力端子から電圧制御電流源４１，４２ の反転入
力端子に帰還素子４５，４６ を介して負帰還を施して
いる。
【００５０】電圧制御電流源４１，４２ は、いずれも
図１８（ａ） または（ｂ） のように構成されている
。基本的には図６に示した電圧制御電流源の回路を不平
衡型に変形したものであり、図１８（ａ） では電流源
１３を除去してトランジスタ１１のコレクタを電源Ｖｃ
ｃに直接接続し、トランジスタ１２のコレクタを出力端
子ＯＵＴ に接続している。また、図１８（ｂ） にお
いてはトランジスタ１１，１２ の負荷をトランジスタ
５１，５２ からなるカレントミラー回路に置き換えて
いる。これらの場合、積分回路を構成するためのキャパ
シタ（例えば図１７の４３，４４）は、出力端子ＯＵＴ
に一端が接続される。
図１８（ａ） または（ｂ） のように構成されている
。基本的には図６に示した電圧制御電流源の回路を不平
衡型に変形したものであり、図１８（ａ） では電流源
１３を除去してトランジスタ１１のコレクタを電源Ｖｃ
ｃに直接接続し、トランジスタ１２のコレクタを出力端
子ＯＵＴ に接続している。また、図１８（ｂ） にお
いてはトランジスタ１１，１２ の負荷をトランジスタ
５１，５２ からなるカレントミラー回路に置き換えて
いる。これらの場合、積分回路を構成するためのキャパ
シタ（例えば図１７の４３，４４）は、出力端子ＯＵＴ
に一端が接続される。
【００５１】ここで、出力ポートＰ０への出力信号をＶ
０ 、入力ポートＰ１〜Ｐ３への入力信号Ｖ１ 〜Ｖ３
、キャパシタ４３，４４ の容量をＣ１ ，Ｃ２ 、
帰還素子４５，４６ の帰還係数をそれぞれｍ０ ，ｍ
１ とし、トランジスタのトランスコンダクタンスをｇ
ｍとすると、このアクティブフィルタの伝達関数は、次
式で表される。
０ 、入力ポートＰ１〜Ｐ３への入力信号Ｖ１ 〜Ｖ３
、キャパシタ４３，４４ の容量をＣ１ ，Ｃ２ 、
帰還素子４５，４６ の帰還係数をそれぞれｍ０ ，ｍ
１ とし、トランジスタのトランスコンダクタンスをｇ
ｍとすると、このアクティブフィルタの伝達関数は、次
式で表される。
【００５２】
【数８】
【００５３】従って、このアクティブフィルタは図１４
のアクティブフィルタと同様、ポートＰ１に信号Ｖ１
を入力（Ｖ２ ，Ｖ３は０）するとローパスフィルタ、
ポートＰ２に信号Ｖ２ を入力（Ｖ１ ，Ｖ２ は０）
するとバンドパスフィルタ、ポートＰ３に信号を入力（
Ｖ１ ，Ｖ２ は０）するとハイパスフィルタとなる。
のアクティブフィルタと同様、ポートＰ１に信号Ｖ１
を入力（Ｖ２ ，Ｖ３は０）するとローパスフィルタ、
ポートＰ２に信号Ｖ２ を入力（Ｖ１ ，Ｖ２ は０）
するとバンドパスフィルタ、ポートＰ３に信号を入力（
Ｖ１ ，Ｖ２ は０）するとハイパスフィルタとなる。
【００５４】図１９は一次の不平衡型アクティブフィル
タの例であり、電圧制御電流源６１の非反転入力端子を
入力ポートＰ１に接続し、電圧制御電流源６１の出力端
子を出力ポートＰ０に接続するとともに、キャパシタ６
２を介して入力ポートＰ２にも接続している。また、電
圧制御電流源６２の出力端子から反転入力端子に帰還を
施している。電圧制御電流源６１は、図１８（ａ） ま
たは（ｂ） のように構成される。このアクティブフィ
ルタは、入力ポートＰ１に信号を入力したときローパス
フィルタ、入力ポートＰ２に信号を入力したときハイパ
スフィルタとなる。
タの例であり、電圧制御電流源６１の非反転入力端子を
入力ポートＰ１に接続し、電圧制御電流源６１の出力端
子を出力ポートＰ０に接続するとともに、キャパシタ６
２を介して入力ポートＰ２にも接続している。また、電
圧制御電流源６２の出力端子から反転入力端子に帰還を
施している。電圧制御電流源６１は、図１８（ａ） ま
たは（ｂ） のように構成される。このアクティブフィ
ルタは、入力ポートＰ１に信号を入力したときローパス
フィルタ、入力ポートＰ２に信号を入力したときハイパ
スフィルタとなる。
【００５５】図２０はＬＣを用いて構成された五次の格
子型ローパスフィルタの例であり、図２１はこのフィル
タの回路から導いたシグナルフローグラフを基にして構
成された全差動構成のアクティブフィルタを示している
。 図２１における電圧制御電流源７０〜８０は例えば図１
５に示したものであり、これに積分回路を構成するキャ
パシタ８１〜８５が組合わされている。
子型ローパスフィルタの例であり、図２１はこのフィル
タの回路から導いたシグナルフローグラフを基にして構
成された全差動構成のアクティブフィルタを示している
。 図２１における電圧制御電流源７０〜８０は例えば図１
５に示したものであり、これに積分回路を構成するキャ
パシタ８１〜８５が組合わされている。
【００５６】以上の応用例では、アクティブフィルタに
ついて説明したが、本発明の積分回路は他の用途、例え
ば電圧制御発振器（ＶＣＯ） にも応用することができ
る。図２２はその一実施例であり、基本的には図１６に
示したアクティブフィルタにおけるターミネーション抵
抗として用いられている電圧制御電流源３３を除去する
ことにより、発振動作を行うように構成している。この
場合、図１５のＦＥＴ１８ に印加する制御電圧Ｖｃ
を変えることで、各積分回路の時定数が変り、発振周波
数が変化する。すなわち、ＶＣＯ として動作させる事
ができる。また、このＶＣＯ を用いてＦＭ変調器など
を実現することもできる。
ついて説明したが、本発明の積分回路は他の用途、例え
ば電圧制御発振器（ＶＣＯ） にも応用することができ
る。図２２はその一実施例であり、基本的には図１６に
示したアクティブフィルタにおけるターミネーション抵
抗として用いられている電圧制御電流源３３を除去する
ことにより、発振動作を行うように構成している。この
場合、図１５のＦＥＴ１８ に印加する制御電圧Ｖｃ
を変えることで、各積分回路の時定数が変り、発振周波
数が変化する。すなわち、ＶＣＯ として動作させる事
ができる。また、このＶＣＯ を用いてＦＭ変調器など
を実現することもできる。
【００５７】
【発明の効果】本発明の積分回路は、高Ｓ／Ｎでありな
がら差動増幅回路のトランスコンダクタンスの可変によ
り時定数を変えることができ、高周波帯で使用されるア
クティブフィルタやＶＣＯ を実現する上で極めて好適
である。
がら差動増幅回路のトランスコンダクタンスの可変によ
り時定数を変えることができ、高周波帯で使用されるア
クティブフィルタやＶＣＯ を実現する上で極めて好適
である。
【図１】 本発明の一実施例にかかる積分回路を示す
回路図
回路図
【図２】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図３】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図４】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図５】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図６】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図７】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図８】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図９】 本発明の他の実施例にかかる積分回路を示
す回路図
す回路図
【図１０】 本発明の他の実施例にかかる積分回路を
示す回路図
示す回路図
【図１１】 本発明の他の実施例にかかる積分回路を
示す回路図
示す回路図
【図１２】 本発明の他の実施例にかかる積分回路を
示す回路図
示す回路図
【図１３】 本発明の他の実施例にかかる積分回路を
示す回路図
示す回路図
【図１４】 本発明の積分回路を用いたアクティブフ
ィルタの一実施例を示す図
ィルタの一実施例を示す図
【図１５】 図１４における電圧制御電流源の構成を
示す回路図
示す回路図
【図１６】 図１５におけるアクティブフィルタを具
体的に示す回路図
体的に示す回路図
【図１７】 本発明の積分回路を用いたアクティブフ
ィルタの他の実施例を示す図
ィルタの他の実施例を示す図
【図１８】 図１４における電圧制御電流源を構成を
示す回路図
示す回路図
【図１９】 本発明の積分回路を用いたアクティブフ
ィルタの別の実施例を示す図
ィルタの別の実施例を示す図
【図２０】 ５次の格子型ローパスフィルタの構成図
【図２１】 図２０のローパスフィルタを本発明の積
分回路を用いて実現した実施例を示す図
分回路を用いて実現した実施例を示す図
【図２２】 本発明の積分回路を用いた電圧制御発振
器の回路図
器の回路図
【図２３】 従来の積分回路を示す回路図
【図２４】
従来の積分回路を示す回路図
従来の積分回路を示す回路図
１１…第１のバイポーラトランジスタ、１２…第２のバ
イポーラトランジスタ、１７…キャパシタ、１８…電界
効果トランジスタ、２１…第３のバイポーラトランジス
タ、２２…第４のバイポーラトランジスタ。
イポーラトランジスタ、１７…キャパシタ、１８…電界
効果トランジスタ、２１…第３のバイポーラトランジス
タ、２２…第４のバイポーラトランジスタ。
Claims (7)
- 【請求項１】 少なくとも二つのバイポーラトランジ
スタを増幅素子とする差動増幅回路と、この差動増幅回
路の負荷として設けられたキャパシタとを有する積分回
路において、前記二つのバイポーラトランジスタのエミ
ッタ電極間に電界効果トランジスタのソース電極および
ドレイン電極を接続し、この電界効果トランジスタのゲ
ート電極を制御端子に接続してなることを特徴とする積
分回路。 - 【請求項２】 前記積分回路の前記電界効果トランジ
スタのソース電極と前記バイポーラトランジスタのエミ
ッタ電極間に固定抵抗を直列に接続し、前記電界効果ト
ランジスタのドレイン電極と前記バイポーラトランジス
タのエミッタ電極間に固定抵抗を直列に接続し、前記電
界効果トランジスタのソース電極とドレイン電極に並列
に固定抵抗を接続することを特徴とする積分回路。 - 【請求項３】 少なくとも二つのバイポーラトランジ
スタを増幅素子とする差動増幅回路と、この差動増幅回
路の負荷として設けられたキャパシタとを有する積分回
路において、前記二つのバイポーラトランジスタのエミ
ッタ電極間に少なくとも電界効果トランジスタと抵抗を
含んだインピーダンス可変の回路網を接続してなること
を特徴とする積分回路。 - 【請求項４】 ベース電極を入力端とし、少なくとも
一方のコレクタ電極を出力端とする第１および第２のバ
イポーラトランジスタ、コレクタ電極が第１のバイポー
ラトランジスタのエミッタ電極に接続され、ベース電極
が第２のバイポーラトランジスタのエミッタ電極に接続
された第３のバイポーラトランジスタ、コレクタ電極が
第２のバイポーラトランジスタのエミッタ電極に接続さ
れ、ベース電極が第１のバイポーラトランジスタのエミ
ッタ電極に接続された第４のバイポーラトランジスタを
増幅素子とする差動増幅回路と、この差動増幅回路の負
荷として設けられたキャパシタとを有する積分回路にお
いて、第３および第４のバイポーラトランジスタのエミ
ッタ電極間に電界効果トランジスタのソース電極および
ドレイン電極を接続し、この電界効果トランジスタのゲ
ート電極を制御端子に接続してなることを特徴とする積
分回路。 - 【請求項５】 少なくとも二つの電界効果型トランジ
スタを増幅素子とする差動増幅器と、この差動増幅回路
の負荷として設けられたキャパシタとを有する積分回路
において、前記二つの電界効果型トランジスタのドレイ
ン電極間に少なくとも電界効果トランジスタと抵抗を含
んだインピーダンス可変の回路網を接続してなることを
特徴とする積分回路。 - 【請求項６】 前記インピーダンス可変の回路網は、
前記電界効果型トランジスタのドレイン電極と前記電界
効果トランジスタのソース電極との間に固定抵抗を直列
に接続し、前記電界効果型トランジスタのドレイン電極
と前記電界効果トランジスタのドレイン電極との間に固
定抵抗を直列に接続して構成されることを特徴とする請
求項５記載の積分回路。 - 【請求項７】 前記電界効果トランジスタと抵抗を含
むインピーダンス可変の回路網は、前記電界効果トラン
ジスタのソース電極とドレイン電極との間に、前記電界
効果トランジスタと並列に固定抵抗を接続して構成され
ることを特徴とする請求項５記載の積分回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3061664A JPH04211508A (ja) | 1990-06-15 | 1991-03-26 | 積分回路 |
| US07/715,772 US5227681A (en) | 1990-06-15 | 1991-06-14 | Integration circuit |
| EP91305416A EP0461922B1 (en) | 1990-06-15 | 1991-06-14 | Integration circuit |
| DE69131531T DE69131531T2 (de) | 1990-06-15 | 1991-06-14 | Integrierschaltung |
| KR1019910009921A KR960015677B1 (ko) | 1990-06-15 | 1991-06-15 | 적분 회로 |
| US08/056,392 US5384501A (en) | 1990-06-15 | 1993-05-04 | Integration circuit including a differential amplifier having a variable transconductance |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-155514 | 1990-06-15 | ||
| JP15551490 | 1990-06-15 | ||
| JP3061664A JPH04211508A (ja) | 1990-06-15 | 1991-03-26 | 積分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211508A true JPH04211508A (ja) | 1992-08-03 |
Family
ID=26402728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3061664A Pending JPH04211508A (ja) | 1990-06-15 | 1991-03-26 | 積分回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5227681A (ja) |
| EP (1) | EP0461922B1 (ja) |
| JP (1) | JPH04211508A (ja) |
| KR (1) | KR960015677B1 (ja) |
| DE (1) | DE69131531T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198755A (ja) * | 2000-12-22 | 2002-07-12 | Texas Instr Japan Ltd | 可変利得増幅回路 |
| JP2004088742A (ja) * | 2002-06-25 | 2004-03-18 | Matsushita Electric Ind Co Ltd | オフセット制御回路及び信号処理装置 |
| JP2007500966A (ja) * | 2003-07-31 | 2007-01-18 | スカイワークス ソリューションズ，インコーポレイテッド | 可変利得増幅器システム |
| JP2013046417A (ja) * | 2011-08-25 | 2013-03-04 | Fujitsu Ltd | 可変調整精度を有する増幅器回路 |
| JP2019071527A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 増幅回路 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3470818B2 (ja) * | 1992-04-30 | 2003-11-25 | アジレント・テクノロジーズ・インク | プログラム可能な充電電流と極性を有する単位利得正帰還積分器 |
| EP0579876B1 (en) * | 1992-07-24 | 1998-09-02 | Alcatel | Frequency tuning system for an OTA-C pair |
| US5600280A (en) * | 1993-12-17 | 1997-02-04 | Cirrus Logic, Inc. | Differential amplifier and variable delay stage for use in a voltage controlled oscillator |
| US5489872A (en) * | 1994-01-25 | 1996-02-06 | Texas Instruments Incorporated | Transconductance-capacitor filter circuit with current sensor circuit |
| US5424662A (en) * | 1994-05-31 | 1995-06-13 | International Business Machines Corporation | Differential current mode driver circuit with low common-mode noise |
| US5684419A (en) * | 1994-12-01 | 1997-11-04 | Analog Devices, Inc. | n-bit analog-to-digital converter with n-1 magnitude amplifiers and n comparators |
| DE69523281T2 (de) * | 1995-02-10 | 2002-07-11 | Alcatel Sa | Linearer abstimmbarer Gm-C Integrator |
| US5612648A (en) * | 1995-03-14 | 1997-03-18 | Standard Microsystems Corporation | Transconductance-capacitance filter with extended control range |
| US5570049A (en) * | 1995-05-30 | 1996-10-29 | Exar Corporation | Transconductor element for high speed GM-C integrated filters |
| GB2319412A (en) * | 1996-11-12 | 1998-05-20 | Lsi Logic Corp | Differential output circuit |
| JP3097598B2 (ja) * | 1997-04-25 | 2000-10-10 | 日本電気株式会社 | 差動増幅回路 |
| US6266522B1 (en) * | 1998-02-04 | 2001-07-24 | Ericsson Inc. | Apparatus and methods for tuning bandpass filters |
| US6016077A (en) * | 1998-04-07 | 2000-01-18 | Texas Instruments Incorporated | System for user programmable bandwidth of amplifier circuitry |
| US6104236A (en) * | 1998-04-17 | 2000-08-15 | Advanced Micro Devices, Inc. | Apparatus and method for equalizing received network signals using a transconductance controlled biquadratic equalizer |
| US6307427B1 (en) | 1998-08-06 | 2001-10-23 | Fujitsu Limited | Filter characteristic regulating apparatus and regulating method therefor |
| JP2002076845A (ja) | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 能動インダクタ |
| FR2817090A1 (fr) * | 2000-11-21 | 2002-05-24 | Koninkl Philips Electronics Nv | Dispositif de modulation de la largeur d'impulsion de signaux tres hautes frequences |
| US6850106B1 (en) * | 2003-07-08 | 2005-02-01 | Mohan Krishna Kunanayagam | Voltage controlled oscillator delay cell |
| US6943608B2 (en) * | 2003-12-01 | 2005-09-13 | International Business Machines Corporation | Wide frequency range voltage-controlled oscillators (VCO) |
| JP4397255B2 (ja) * | 2004-03-08 | 2010-01-13 | Ｏｋｉセミコンダクタ株式会社 | 振幅制限回路 |
| EP1689082B1 (en) * | 2005-02-02 | 2008-07-23 | Stmicroelectronics SA | A low noise lowpass filter |
| US7253707B2 (en) * | 2005-02-02 | 2007-08-07 | Samsung Electronics Co., Ltd. | Tunable active inductor |
| KR100654459B1 (ko) * | 2005-06-30 | 2006-12-06 | 삼성전자주식회사 | 광대역 저잡음 증폭기 및 상기 증폭기를 이용한 ｒｆ 신호증폭 방법 |
| TW200906055A (en) * | 2007-07-27 | 2009-02-01 | Rafael Microelectronics Inc | Low noise amplify |
| WO2011063873A1 (en) * | 2009-11-30 | 2011-06-03 | Stmicroelectronics S.R.L. | Driving method for obtaining a gain linear variation of a transconductance amplifier and corresponding driving circuit |
| JP6503663B2 (ja) | 2014-09-10 | 2019-04-24 | 住友電気工業株式会社 | 差動増幅回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161413A (ja) * | 1982-03-18 | 1983-09-26 | Sony Corp | 多目的フイルタ |
| JPS63178611A (ja) * | 1987-01-20 | 1988-07-22 | Toshiba Corp | 利得制御回路 |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
-
1991
- 1991-03-26 JP JP3061664A patent/JPH04211508A/ja active Pending
- 1991-06-14 US US07/715,772 patent/US5227681A/en not_active Expired - Fee Related
- 1991-06-14 DE DE69131531T patent/DE69131531T2/de not_active Expired - Fee Related
- 1991-06-14 EP EP91305416A patent/EP0461922B1/en not_active Expired - Lifetime
- 1991-06-15 KR KR1019910009921A patent/KR960015677B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198755A (ja) * | 2000-12-22 | 2002-07-12 | Texas Instr Japan Ltd | 可変利得増幅回路 |
| JP2004088742A (ja) * | 2002-06-25 | 2004-03-18 | Matsushita Electric Ind Co Ltd | オフセット制御回路及び信号処理装置 |
| JP2007500966A (ja) * | 2003-07-31 | 2007-01-18 | スカイワークス ソリューションズ，インコーポレイテッド | 可変利得増幅器システム |
| JP2013046417A (ja) * | 2011-08-25 | 2013-03-04 | Fujitsu Ltd | 可変調整精度を有する増幅器回路 |
| JP2019071527A (ja) * | 2017-10-06 | 2019-05-09 | ザインエレクトロニクス株式会社 | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69131531T2 (de) | 2000-03-23 |
| EP0461922A2 (en) | 1991-12-18 |
| US5227681A (en) | 1993-07-13 |
| KR960015677B1 (ko) | 1996-11-20 |
| DE69131531D1 (de) | 1999-09-23 |
| EP0461922B1 (en) | 1999-08-18 |
| KR920001828A (ko) | 1992-01-30 |
| EP0461922A3 (en) | 1992-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211508A (ja) | 積分回路 | |
| US5384501A (en) | Integration circuit including a differential amplifier having a variable transconductance | |
| US4723110A (en) | Transconductance amplifier | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| US6335655B1 (en) | Filter circuit | |
| US5465072A (en) | Tunable operational transcondunctance amplifier having high linearity | |
| JP3316038B2 (ja) | 演算トランスコンダクタンス増幅器・キャパシタ対用の周波数同調システム | |
| Mahattanakul et al. | Current-mode versus voltage-mode G/sub m/-C biquad filters: what the theory says | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| US5081423A (en) | Integrator and active filter including integrator with simple phase compensation | |
| US6680645B2 (en) | Active filter circuit with operational amplifier | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| US6346804B2 (en) | Impedance conversion circuit | |
| EP0365091B1 (en) | Filter circuit arrangement | |
| US7123083B2 (en) | Active filter circuit with operational amplifier | |
| JPH1075135A (ja) | ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ | |
| Stefanelli et al. | A 2-mu m CMOS fifth-order low-pass continuous-time filter for video-frequency applications | |
| Tsividis | Integrated continuous-time filter design | |
| Muñoz et al. | Two new VHF tunable CMOS low-voltage linear transconductors and their application to HF gm-C filter design | |
| US4598256A (en) | Tuned phase stable limiter amplifier | |
| Çiçekli et al. | Current operational amplifier based voltage-mode MOS-C all-pass filter and its application | |
| Elhallabi et al. | High frequency cmos gm-c bandpass filter with automatic on-chip tuning | |
| JP2007519366A (ja) | 広帯域チューナ用の集積化可変周波数フィルタ | |
| JP2919487B2 (ja) | 積分回路およびアクティブフィルタ | |
| Singh et al. | Study of Analog Filters Employing Current-Mode Active Elements Suitable for Biomedical Applications |