JPH1075135A - ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ - Google Patents
ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタInfo
- Publication number
- JPH1075135A JPH1075135A JP9144154A JP14415497A JPH1075135A JP H1075135 A JPH1075135 A JP H1075135A JP 9144154 A JP9144154 A JP 9144154A JP 14415497 A JP14415497 A JP 14415497A JP H1075135 A JPH1075135 A JP H1075135A
- Authority
- JP
- Japan
- Prior art keywords
- differential stage
- transconductor
- bicmos
- transistor
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45282—Long tailed pairs
- H03F3/45286—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45304—Indexing scheme relating to differential amplifiers the common gate stage of a BIFET cascode dif amp being implemented fully by FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45371—Indexing scheme relating to differential amplifiers the AAC comprising parallel coupled multiple transistors at their source and gate and drain or at their base and emitter and collector, e.g. in a cascode dif amp, only those forming the composite common source transistor or the composite common emitter transistor respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 通過帯域を増加させ、フィルタ装置を制限す
る限界や短所を打ち破った高周波フィルタ用のＢｉＣＭ
ＯＳトランスコンダクタ差動段を実現すること。 【解決手段】 この発明に係るＢｉＣＭＯＳトランスコ
ンダクタ差動段は、２極トランジスタ（Ｑ１、Ｑ２）の
うちの少なくとも１つに接続され、トランスコンダクタ
内の複数の寄生キャパシタの間の接続を変化させるスイ
ッチング装置（３）を備え、そのスイッチング装置は、
さらに、カスコード配列の２極トランジスタ（Ｑ１、Ｑ
２）に並列かつ取り外し可能に接続された少なくとも１
つの付加２極トランジスタ（Ｑ１ｘ、Ｑ２ｘ）を備え
る。
る限界や短所を打ち破った高周波フィルタ用のＢｉＣＭ
ＯＳトランスコンダクタ差動段を実現すること。 【解決手段】 この発明に係るＢｉＣＭＯＳトランスコ
ンダクタ差動段は、２極トランジスタ（Ｑ１、Ｑ２）の
うちの少なくとも１つに接続され、トランスコンダクタ
内の複数の寄生キャパシタの間の接続を変化させるスイ
ッチング装置（３）を備え、そのスイッチング装置は、
さらに、カスコード配列の２極トランジスタ（Ｑ１、Ｑ
２）に並列かつ取り外し可能に接続された少なくとも１
つの付加２極トランジスタ（Ｑ１ｘ、Ｑ２ｘ）を備え
る。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波フィルタ
用のＢｉＣＭＯＳトランスコンダクタ差動段に関するも
のであり、信号入力端を有する入力回路部分と、信号入
力端に対応するゲート端子を有する一対のＭＯＳトラン
ジスタと、信号出力端を有する回路部分と、共通のベー
スが回路ノードに接続されるとともに、上記信号入力端
及び信号出力端の間にカスコード配列状に挿入された一
対の２極トランジスタとを備えるＢｉＣＭＯＳトランス
コンダクタ差動段に関するものである。
用のＢｉＣＭＯＳトランスコンダクタ差動段に関するも
のであり、信号入力端を有する入力回路部分と、信号入
力端に対応するゲート端子を有する一対のＭＯＳトラン
ジスタと、信号出力端を有する回路部分と、共通のベー
スが回路ノードに接続されるとともに、上記信号入力端
及び信号出力端の間にカスコード配列状に挿入された一
対の２極トランジスタとを備えるＢｉＣＭＯＳトランス
コンダクタ差動段に関するものである。
【０００２】この発明の技術分野は、特に、時間的に連
続した通過帯域フィルタ用のトランスコンダクタに関す
るものであり、それは半導体上にモノリシック化されて
集積されている。以下で単に説明を簡略にするために、
上述の技術分野を説明する。トランスコンダクタは、相
互コンダクタンスを有する電圧制御型の差動増幅段であ
る。トランスコンダクタは、アクティブフィルタに組み
込まれた集積回路に用いられ、また、発振器やインピー
ダンス変換回路の中にも用いられている。
続した通過帯域フィルタ用のトランスコンダクタに関す
るものであり、それは半導体上にモノリシック化されて
集積されている。以下で単に説明を簡略にするために、
上述の技術分野を説明する。トランスコンダクタは、相
互コンダクタンスを有する電圧制御型の差動増幅段であ
る。トランスコンダクタは、アクティブフィルタに組み
込まれた集積回路に用いられ、また、発振器やインピー
ダンス変換回路の中にも用いられている。
【０００３】
【従来の技術】近年、時間連続集積フィルタを供給する
ために様々な技術が提案されてきた。高周波に適用する
ために最も効果的であると認められた技術は、ＢｉＣＭ
ＯＳトランスコンダクタ段をフィルタの基本構成として
用いた技術である。ＢｉＣＭＯＳトランスコンダクタフ
ィルタの内部では、開ループで電圧−電流変換が行われ
る。このため、いわゆる変換器の不活性極は、演算増幅
器回路部の単位周波数ゲインによって制限されることは
ない。これは、ＣＭＯＳ技術により供給されるフィルタ
の優位点である。
ために様々な技術が提案されてきた。高周波に適用する
ために最も効果的であると認められた技術は、ＢｉＣＭ
ＯＳトランスコンダクタ段をフィルタの基本構成として
用いた技術である。ＢｉＣＭＯＳトランスコンダクタフ
ィルタの内部では、開ループで電圧−電流変換が行われ
る。このため、いわゆる変換器の不活性極は、演算増幅
器回路部の単位周波数ゲインによって制限されることは
ない。これは、ＣＭＯＳ技術により供給されるフィルタ
の優位点である。
【０００４】しかしながら、トランスコンダクタフィル
タは短所も備えており、それは、開ループ動作モードの
結果として、寄生キャパシタに特に敏感になることであ
る。このことにより、通過帯域の特に高周波側の幅が制
限されている。この通過帯域の制限を解決するための試
みは、本願と同一の出願人の米国特許第５，３３２，９
３７号の中に開示されている。この米国の特許に開示さ
れた解決方法は、いくつかの点で優位であったものの、
要求されていた程の通過帯域幅を達成できなかった。
タは短所も備えており、それは、開ループ動作モードの
結果として、寄生キャパシタに特に敏感になることであ
る。このことにより、通過帯域の特に高周波側の幅が制
限されている。この通過帯域の制限を解決するための試
みは、本願と同一の出願人の米国特許第５，３３２，９
３７号の中に開示されている。この米国の特許に開示さ
れた解決方法は、いくつかの点で優位であったものの、
要求されていた程の通過帯域幅を達成できなかった。
【０００５】コンピュータ中の大容量メモリ、即ち、ハ
ードディスクドライブの読み出しに関連したいくつかの
適用においては、フィルタされる信号の通過帯域をさら
に拡大する必要があった。従来技術において、時間連続
トランスコンダクタフィルタの性能を改善する際の困難
性をよく理解するためには、添付の図１を参照すること
が有益である。
ードディスクドライブの読み出しに関連したいくつかの
適用においては、フィルタされる信号の通過帯域をさら
に拡大する必要があった。従来技術において、時間連続
トランスコンダクタフィルタの性能を改善する際の困難
性をよく理解するためには、添付の図１を参照すること
が有益である。
【０００６】図１は、通過帯域フィルタに内蔵されてい
るトランスコンダクタ差動段の基本的な構造を示す図で
ある。差動段１は、第１基準供給電圧Ｖｄｄと第２基準
電圧ＧＮＤ、即ち、接地との間に電力が供給される。こ
の差動段は、２極トランジスタとＭＯＳトランジスタを
備えるため、いわゆる複合ＢｉＣＭＯＳ技術を用いて実
施される。差動段１は、一対のＮ型ＭＯＳトランジスタ
Ｍ１、Ｍ２から構成される入力回路部を備え、Ｎ型ＭＯ
ＳトランジスタＭ１、Ｍ２のソース端子は互いに接続さ
れて回路ノードＡを構成している。
るトランスコンダクタ差動段の基本的な構造を示す図で
ある。差動段１は、第１基準供給電圧Ｖｄｄと第２基準
電圧ＧＮＤ、即ち、接地との間に電力が供給される。こ
の差動段は、２極トランジスタとＭＯＳトランジスタを
備えるため、いわゆる複合ＢｉＣＭＯＳ技術を用いて実
施される。差動段１は、一対のＮ型ＭＯＳトランジスタ
Ｍ１、Ｍ２から構成される入力回路部を備え、Ｎ型ＭＯ
ＳトランジスタＭ１、Ｍ２のソース端子は互いに接続さ
れて回路ノードＡを構成している。
【０００７】第１トランジスタＭ１のゲート端子Ｇ１
は、差動段１の非反転入力ＩＮ＋を構成する。トランジ
スタＭ２のゲート端子Ｇ２は、反転入力ＩＮ−を構成す
る。回路ノードＡと接地との間には、電流源Ａ１が配設
されている。ｎｐｎ接合型の２極型トランジスタＱ１、
Ｑ２からなる出力回路部が設けられ、これらのトランジ
スタＱ１、Ｑ２のベースＢ１、Ｂ２は、共通回路ノード
Ｂで互いに接続され、共通ノードＢは、バイアス電流源
Ｉｄを介して基準供給電圧Ｖｄｄによって電力供給され
る。
は、差動段１の非反転入力ＩＮ＋を構成する。トランジ
スタＭ２のゲート端子Ｇ２は、反転入力ＩＮ−を構成す
る。回路ノードＡと接地との間には、電流源Ａ１が配設
されている。ｎｐｎ接合型の２極型トランジスタＱ１、
Ｑ２からなる出力回路部が設けられ、これらのトランジ
スタＱ１、Ｑ２のベースＢ１、Ｂ２は、共通回路ノード
Ｂで互いに接続され、共通ノードＢは、バイアス電流源
Ｉｄを介して基準供給電圧Ｖｄｄによって電力供給され
る。
【０００８】２極トランジスタＱ１、Ｑ２は、差動段１
にいわゆるカスコード配列で挿入されるとともに、その
エミッタＥ１、Ｅ２は、一対のＭＯＳ入力トランジスタ
のドレーン端子Ｄ１、Ｄ２に接続されている。２極トラ
ンジスタＱ１、Ｑ２のコレクタＣＬ１、ＣＬ２は、差動
段１の出力端子を構成しており、その出力端子は図中に
おいてＯＵＴ＋、ＯＵＴ−で示されている。いずれの出
力端子もアクティブ負荷装置２に接続されている。
にいわゆるカスコード配列で挿入されるとともに、その
エミッタＥ１、Ｅ２は、一対のＭＯＳ入力トランジスタ
のドレーン端子Ｄ１、Ｄ２に接続されている。２極トラ
ンジスタＱ１、Ｑ２のコレクタＣＬ１、ＣＬ２は、差動
段１の出力端子を構成しており、その出力端子は図中に
おいてＯＵＴ＋、ＯＵＴ−で示されている。いずれの出
力端子もアクティブ負荷装置２に接続されている。
【０００９】差動段１の構成は、バイポーラｎｐｎ型の
第３トランジスタＱ３によって完成され、トランジスタ
Ｑ３のベースＢ３は、ベースＢ１、Ｂ２に接続されてお
り、エミッタＥ３は、抵抗Ｒを介してノードＡに接続さ
れている。第３トランジスタＱ３のコレクタＣＬ３は、
バイアス電流源Ｉｄに接続されている。トランジスタＱ
３のベースＢ３およびコレクタＣＬ３は互いに接続され
て、このトランジスタのダイオード配置を構成してい
る。
第３トランジスタＱ３によって完成され、トランジスタ
Ｑ３のベースＢ３は、ベースＢ１、Ｂ２に接続されてお
り、エミッタＥ３は、抵抗Ｒを介してノードＡに接続さ
れている。第３トランジスタＱ３のコレクタＣＬ３は、
バイアス電流源Ｉｄに接続されている。トランジスタＱ
３のベースＢ３およびコレクタＣＬ３は互いに接続され
て、このトランジスタのダイオード配置を構成してい
る。
【００１０】入力トランジスタＭ１、Ｍ２は線形動作領
域でバイアスされ、電圧を電流に線形的に変換し、これ
によって差動段１の相互コンダクタンスｇｍが決定され
る。抵抗Ｒの抵抗値により、両方のＭＯＳトランジスタ
のドレーン−ソース間電圧降下Ｖｄｓが生じる。線形領
域において、トランジスタＭ１、Ｍ２には、以下の式で
与えられる電流Ｉ１、Ｉ２が流れる。 Ｉ１＝Ｉ２＝μＣｏｘ｛（Ｖｇｓ−Ｖｔ）Ｖｄｓ−（Ｖ
ｄｓ）2／２｝Ｗ／Ｌ ここに、Ｖｇｓはゲート−ソース間におけるＭＯＳトラ
ンジスタの電圧降下、Ｖｔはその閾値、ＷとＬはそれぞ
れチャネル領域の幅と長さ、μとＣｏｘはそれぞれのト
ランジスタの既知のパラメータである。
域でバイアスされ、電圧を電流に線形的に変換し、これ
によって差動段１の相互コンダクタンスｇｍが決定され
る。抵抗Ｒの抵抗値により、両方のＭＯＳトランジスタ
のドレーン−ソース間電圧降下Ｖｄｓが生じる。線形領
域において、トランジスタＭ１、Ｍ２には、以下の式で
与えられる電流Ｉ１、Ｉ２が流れる。 Ｉ１＝Ｉ２＝μＣｏｘ｛（Ｖｇｓ−Ｖｔ）Ｖｄｓ−（Ｖ
ｄｓ）2／２｝Ｗ／Ｌ ここに、Ｖｇｓはゲート−ソース間におけるＭＯＳトラ
ンジスタの電圧降下、Ｖｔはその閾値、ＷとＬはそれぞ
れチャネル領域の幅と長さ、μとＣｏｘはそれぞれのト
ランジスタの既知のパラメータである。
【００１１】差動信号が差動段１の入力ＩＮ−とＩＮ＋
とに入力されると、その差動段の相互コンダクタンスｇ
ｍを出力電流Ｉｏｕｔの変化と入力電圧Ｖｉｎの変化と
の漸増比として計算することが可能となる。ここにＶｉ
ｎ＝Ｖｇｓ（Ｍ１）−Ｖｇｓ（Ｍ２）であり、この結
果、 ｇｍ＝δＩｏｕｔ／δＶｉｎ＝δＣｏｘＶｄｓＷ／Ｌ となる。フィルタの通過帯域が依存する極は、相互コン
ダクタンスｇｍと関連があり、特に、ｇｍ：Ｃの比で与
えられる。ここに、Ｃは、トランスコンダクタ差動段の
等価静電容量である。
とに入力されると、その差動段の相互コンダクタンスｇ
ｍを出力電流Ｉｏｕｔの変化と入力電圧Ｖｉｎの変化と
の漸増比として計算することが可能となる。ここにＶｉ
ｎ＝Ｖｇｓ（Ｍ１）−Ｖｇｓ（Ｍ２）であり、この結
果、 ｇｍ＝δＩｏｕｔ／δＶｉｎ＝δＣｏｘＶｄｓＷ／Ｌ となる。フィルタの通過帯域が依存する極は、相互コン
ダクタンスｇｍと関連があり、特に、ｇｍ：Ｃの比で与
えられる。ここに、Ｃは、トランスコンダクタ差動段の
等価静電容量である。
【００１２】
【発明が解決しようとする課題】フィルタの周波数特性
を改善するためには、上述したパラメータの一方、即
ち、相互コンダクタンスまたは等価静電容量を変える必
要がある。例えば、従来技術の解決手段は、文献"Tunab
le BiCMOS Continuous-Time Filter for High Frequenc
y Application" IEEE Journal of Solid State Circuit
s、 Dec. 1992の１９０５頁に記載されており、ここに
は、相互コンダクタンスｇｍを適用分野の要求に併せて
変化させることが記載されている。この文献中には、相
互コンダクタンスを４段階で変化させることが検討され
ている。
を改善するためには、上述したパラメータの一方、即
ち、相互コンダクタンスまたは等価静電容量を変える必
要がある。例えば、従来技術の解決手段は、文献"Tunab
le BiCMOS Continuous-Time Filter for High Frequenc
y Application" IEEE Journal of Solid State Circuit
s、 Dec. 1992の１９０５頁に記載されており、ここに
は、相互コンダクタンスｇｍを適用分野の要求に併せて
変化させることが記載されている。この文献中には、相
互コンダクタンスを４段階で変化させることが検討され
ている。
【００１３】この文献は、トランスコンダクタ差動段に
適用できる入力信号の強度には上限が存在することを分
析している。この上限を超えると差動段の線形性は著し
く損なわれる。この上限は、ドレーン−ソース間電圧降
下Ｖｄｓと、差動段のいわゆるオーバドライブとに関係
している。トランスコンダクタの入力の許容最大ピーク
−ピーク幅は以下の式で与えられる。 Ｖｉｎmax＝ｇｍmax｛（Ｖｇｓ−Ｖｔ）−Ｖｄｓ｝M1，
M2＝４｛（Ｖｇｓ−Ｖｔ）−Ｖｄｓ｝M1，M2
適用できる入力信号の強度には上限が存在することを分
析している。この上限を超えると差動段の線形性は著し
く損なわれる。この上限は、ドレーン−ソース間電圧降
下Ｖｄｓと、差動段のいわゆるオーバドライブとに関係
している。トランスコンダクタの入力の許容最大ピーク
−ピーク幅は以下の式で与えられる。 Ｖｉｎmax＝ｇｍmax｛（Ｖｇｓ−Ｖｔ）−Ｖｄｓ｝M1，
M2＝４｛（Ｖｇｓ−Ｖｔ）−Ｖｄｓ｝M1，M2
【００１４】従って、通過帯域は、所定の入力信号に対
する許容歪みの関数であり、抵抗Ｒの両端におけるドレ
ーン−ソース間の電圧降下Ｖｄｓに依存するものであ
る。このドレーン−ソース間電圧Ｖｄｓは、低すぎると
ＭＯＳトランジスタＭ１、Ｍ２における閾値以下での動
作の問題を避けることができないが、高すぎるとトラン
ジスタの飽和領域を避けることができなくなってしま
う。上述の文献による解決でさえ、現在の装置の要求に
対処できていない。本発明における技術的課題は、時間
連続フィルタの通過帯域を増加させることができ、か
つ、従来技術におけるフィルタ装置を制限する限界や短
所を打ち破ることができるような構造的および機能的な
特徴を備えた高周波フィルタ用のトランスコンダクタ差
動段を実現することである。
する許容歪みの関数であり、抵抗Ｒの両端におけるドレ
ーン−ソース間の電圧降下Ｖｄｓに依存するものであ
る。このドレーン−ソース間電圧Ｖｄｓは、低すぎると
ＭＯＳトランジスタＭ１、Ｍ２における閾値以下での動
作の問題を避けることができないが、高すぎるとトラン
ジスタの飽和領域を避けることができなくなってしま
う。上述の文献による解決でさえ、現在の装置の要求に
対処できていない。本発明における技術的課題は、時間
連続フィルタの通過帯域を増加させることができ、か
つ、従来技術におけるフィルタ装置を制限する限界や短
所を打ち破ることができるような構造的および機能的な
特徴を備えた高周波フィルタ用のトランスコンダクタ差
動段を実現することである。
【００１５】
【課題を解決するための手段】上記技術的課題は、以下
で説明するとともに請求項１およびその従属項によって
定義される上述した型のトランスコンダクタ差動段によ
って解決される。この発明のＢｉＣＭＯＳトランスコン
ダクタ差動段（１０）は、信号入力端（ＩＮ＋、ＩＮ
−）を有する入力回路部分と、信号入力端に対応するゲ
ート端子（Ｇ１、Ｇ２）を備える一対のＭＯＳトランジ
スタ（Ｍ１、Ｍ２）と、信号出力端（ＯＵＴ−、ＯＵＴ
＋）を有する出力回路部分と、ベースが回路ノード
（Ｂ）に接続されるとともに、信号入力端（ＩＮ＋、Ｉ
Ｎ−）及び信号出力端（ＯＵＴ−、ＯＵＴ＋）の間にカ
スコード配列で挿入された一対の２極トランジスタ（Ｑ
１、Ｑ２）と、を備えてなり、２極トランジスタ（Ｑ
１、Ｑ２）のうちの少なくとも１つに接続され、トラン
スコンダクタ内の複数の寄生キャパシタの間の接続を変
化させるスイッチング装置（３）を備え、そのスイッチ
ング装置は、さらに、カスコード配列の２極トランジス
タ（Ｑ１、Ｑ２）に並列かつ取り外し可能に接続された
少なくとも１つの付加２極トランジスタ（Ｑ１ｘ、Ｑ２
ｘ）を備えることを特徴とする。この発明による差動段
の特徴および利点は、添付図面を参照して本発明を何ら
限定するものではない一例として示した以下の実施例の
説明中に記載されている。
で説明するとともに請求項１およびその従属項によって
定義される上述した型のトランスコンダクタ差動段によ
って解決される。この発明のＢｉＣＭＯＳトランスコン
ダクタ差動段（１０）は、信号入力端（ＩＮ＋、ＩＮ
−）を有する入力回路部分と、信号入力端に対応するゲ
ート端子（Ｇ１、Ｇ２）を備える一対のＭＯＳトランジ
スタ（Ｍ１、Ｍ２）と、信号出力端（ＯＵＴ−、ＯＵＴ
＋）を有する出力回路部分と、ベースが回路ノード
（Ｂ）に接続されるとともに、信号入力端（ＩＮ＋、Ｉ
Ｎ−）及び信号出力端（ＯＵＴ−、ＯＵＴ＋）の間にカ
スコード配列で挿入された一対の２極トランジスタ（Ｑ
１、Ｑ２）と、を備えてなり、２極トランジスタ（Ｑ
１、Ｑ２）のうちの少なくとも１つに接続され、トラン
スコンダクタ内の複数の寄生キャパシタの間の接続を変
化させるスイッチング装置（３）を備え、そのスイッチ
ング装置は、さらに、カスコード配列の２極トランジス
タ（Ｑ１、Ｑ２）に並列かつ取り外し可能に接続された
少なくとも１つの付加２極トランジスタ（Ｑ１ｘ、Ｑ２
ｘ）を備えることを特徴とする。この発明による差動段
の特徴および利点は、添付図面を参照して本発明を何ら
限定するものではない一例として示した以下の実施例の
説明中に記載されている。
【００１６】
【発明の実施の形態】先ず、図３の実施例において、符
号１０は、ＢｉＣＭＯＳ技術によるこの発明のトランス
コンダクタ差動段を全体的かつ概略的に示すものであ
る。差動段１０の中心は差動セルである。これは図１に
示す上述の構造と同様のものであり、以下では、詳しい
説明を省略し、この発明の説明を複雑化しないようにす
る。
号１０は、ＢｉＣＭＯＳ技術によるこの発明のトランス
コンダクタ差動段を全体的かつ概略的に示すものであ
る。差動段１０の中心は差動セルである。これは図１に
示す上述の構造と同様のものであり、以下では、詳しい
説明を省略し、この発明の説明を複雑化しないようにす
る。
【００１７】差動段１０は、２つの主要な回路分岐部
４、５から構成されており、いずれも差動入力の各々に
対応するものである。この発明の優位点は、差動段１０
がそれぞれの差動入力に対応したスイッチング装置３を
備えることである。スイッチング装置３は、トランスコ
ンダクタにおける寄生静電容量間の接続を変えることが
できる。これを行うため、スイッチング装置３はマイク
ロスイッチＳＷを備え、これは信号ＥＮＡＢＬＥ＿ＬＯ
Ｗ＿ＦＲＥＱによって閉じられる常開スイッチである。
マイクロスイッチＳＷは、差動段１０のノードＢと接地
ＧＮＤとの間に挿入されている。ノードＢは、２極トラ
ンジスタＱ１、Ｑ２のベースＢ１、Ｂ２の接続点であ
る。
４、５から構成されており、いずれも差動入力の各々に
対応するものである。この発明の優位点は、差動段１０
がそれぞれの差動入力に対応したスイッチング装置３を
備えることである。スイッチング装置３は、トランスコ
ンダクタにおける寄生静電容量間の接続を変えることが
できる。これを行うため、スイッチング装置３はマイク
ロスイッチＳＷを備え、これは信号ＥＮＡＢＬＥ＿ＬＯ
Ｗ＿ＦＲＥＱによって閉じられる常開スイッチである。
マイクロスイッチＳＷは、差動段１０のノードＢと接地
ＧＮＤとの間に挿入されている。ノードＢは、２極トラ
ンジスタＱ１、Ｑ２のベースＢ１、Ｂ２の接続点であ
る。
【００１８】図２ａは、スイッチング装置３を詳細に示
す図であり、その中には、さまざまな構成要素に対向し
て差動段１０中に設けられたキャパシタが示されてい
る。とりわけ、キャパシタＣ１、Ｃ２は、トランスコン
ダクタの出力端に接続されており、高い静電容量を有
し、一方、キャパシタＣｊは、トランジスタＱ３の寄生
静電容量に対応する。これらのキャパシタをトランスコ
ンダクタの出力端から見た等価静電容量は、以下の式で
求められる。 Ｃｅｇ＝ＣｊＣ２／（Ｃｊ＋Ｃ２）＋Ｃ１
す図であり、その中には、さまざまな構成要素に対向し
て差動段１０中に設けられたキャパシタが示されてい
る。とりわけ、キャパシタＣ１、Ｃ２は、トランスコン
ダクタの出力端に接続されており、高い静電容量を有
し、一方、キャパシタＣｊは、トランジスタＱ３の寄生
静電容量に対応する。これらのキャパシタをトランスコ
ンダクタの出力端から見た等価静電容量は、以下の式で
求められる。 Ｃｅｇ＝ＣｊＣ２／（Ｃｊ＋Ｃ２）＋Ｃ１
【００１９】抵抗Ｒｏｎは、マイクロスイッチＳＷと直
列接続されており、これは閉状態におけるマイクロスイ
ッチＳＷの固有抵抗を表している。この抵抗Ｒｏｎは、
できる限り低い方がよい。図２ｂは、制御あるいはゲー
ト端子Ｇｓを備えたＮ型ＭＯＳトランジスタとして提案
されたマイクロスイッチＳＷの一例を拡大して表す図で
あり、そのＮ型ＭＯＳトランジスタＭｓのゲート端子Ｇ
ｓには、信号ＥＮＡＢＬＥ＿ＬＯＷ＿ＦＲＥＱが印加さ
れる。ＭＯＳトランジスタＭｓは、内部抵抗Ｒｏｎを小
さくするために大型（大容量）のものを選ぶ方が良い
が、これは、キャパシタＣ１、Ｃ２の容量増大を招くと
いう欠点を生じさせる。
列接続されており、これは閉状態におけるマイクロスイ
ッチＳＷの固有抵抗を表している。この抵抗Ｒｏｎは、
できる限り低い方がよい。図２ｂは、制御あるいはゲー
ト端子Ｇｓを備えたＮ型ＭＯＳトランジスタとして提案
されたマイクロスイッチＳＷの一例を拡大して表す図で
あり、そのＮ型ＭＯＳトランジスタＭｓのゲート端子Ｇ
ｓには、信号ＥＮＡＢＬＥ＿ＬＯＷ＿ＦＲＥＱが印加さ
れる。ＭＯＳトランジスタＭｓは、内部抵抗Ｒｏｎを小
さくするために大型（大容量）のものを選ぶ方が良い
が、これは、キャパシタＣ１、Ｃ２の容量増大を招くと
いう欠点を生じさせる。
【００２０】実際、トランジスタＭｓのドレーン端子は
ノードＢに接続されており、ソース端子は接地されてい
る。ドレーン端子とゲート端子との間には、寄生キャパ
シタＣｄｇが存在し、一方、ドレーン端子とトランジス
タのバルクとの間には、第２寄生キャパシタＣｄｂが存
在する。マイクロスイッチＳＷの効果が制限されてしま
うのは、内部にこれらの寄生キャパシタが存在するため
である。
ノードＢに接続されており、ソース端子は接地されてい
る。ドレーン端子とゲート端子との間には、寄生キャパ
シタＣｄｇが存在し、一方、ドレーン端子とトランジス
タのバルクとの間には、第２寄生キャパシタＣｄｂが存
在する。マイクロスイッチＳＷの効果が制限されてしま
うのは、内部にこれらの寄生キャパシタが存在するため
である。
【００２１】このような欠点を克服するために、この発
明では、スイッチング装置の中にトランジスタＱｘを挿
入している。トランジスタＱｘは、関連する回路分岐部
の２極カスコードトランジスタと並列に接続されてい
る。特に、差動段１０の第１の回路分岐部４に関連する
スイッチング装置３は、ｎｐｎ型の２極トランジスタＱ
１ｘを備え、この２極トランジスタＱ１ｘは、２極トラ
ンジスタＱ１と並列に、回路から取り外せるように接続
されている。トランジスタＱ１ｘのベースＢ１ｘと接地
ＧＮＤとの間には、スイッチＳＷ１が挿入されている。
明では、スイッチング装置の中にトランジスタＱｘを挿
入している。トランジスタＱｘは、関連する回路分岐部
の２極カスコードトランジスタと並列に接続されてい
る。特に、差動段１０の第１の回路分岐部４に関連する
スイッチング装置３は、ｎｐｎ型の２極トランジスタＱ
１ｘを備え、この２極トランジスタＱ１ｘは、２極トラ
ンジスタＱ１と並列に、回路から取り外せるように接続
されている。トランジスタＱ１ｘのベースＢ１ｘと接地
ＧＮＤとの間には、スイッチＳＷ１が挿入されている。
【００２２】同様に、差動段１０の第２の回路分岐部５
に関連するスイッチング装置３は、ｎｐｎ型の２極トラ
ンジスタＱ２ｘを備え、この２極トランジスタＱ２ｘ
は、２極トランジスタＱ２と並列に、回路から取り外せ
るように接続されている。トランジスタＱ２ｘのベース
Ｂ２ｘと接地ＧＮＤとの間には、スイッチＳＷ２が挿入
されている。好ましくは、いずれのスイッチング装置３
の中にも、第２マイクロスイッチ６が配設されており、
これらは、２つの２極トランジスタのそれぞれのベース
端子の間に挿入されている。
に関連するスイッチング装置３は、ｎｐｎ型の２極トラ
ンジスタＱ２ｘを備え、この２極トランジスタＱ２ｘ
は、２極トランジスタＱ２と並列に、回路から取り外せ
るように接続されている。トランジスタＱ２ｘのベース
Ｂ２ｘと接地ＧＮＤとの間には、スイッチＳＷ２が挿入
されている。好ましくは、いずれのスイッチング装置３
の中にも、第２マイクロスイッチ６が配設されており、
これらは、２つの２極トランジスタのそれぞれのベース
端子の間に挿入されている。
【００２３】この第２のマイクロスイッチ６は、常開ス
イッチであり、信号ＥＮＡＢＬＥ＿ＨＩＧＨ＿ＦＲＥＱ
によって閉成される。マイクロスイッチ６は、寄生成分
の発生を抑制するために容量の小さいトランジスタで構
成する。マイクロスイッチ６が閉成されれば、差動段１
０の各２極トランジスタＱ１、Ｑ２は、同様の２極トラ
ンジスタＱ１ｘ、Ｑ２ｘとそれぞれ並列接続される。こ
のような状況の下に、相互コンダクタンスｇｍは減少
し、トランスコンダクタの差動段１０の第２等価極は低
周波側にシフトする。これは、付加トランジスタＱ１
ｘ、Ｑ２ｘのエミッタ端子により寄生キャパシタが導入
されるためである。しかし、これと同時に、相互コンダ
クタンスｇｍが低下するため、ｇｍ：Ｃの比で与えられ
るトランスコンダクタの極の電位は低下する。
イッチであり、信号ＥＮＡＢＬＥ＿ＨＩＧＨ＿ＦＲＥＱ
によって閉成される。マイクロスイッチ６は、寄生成分
の発生を抑制するために容量の小さいトランジスタで構
成する。マイクロスイッチ６が閉成されれば、差動段１
０の各２極トランジスタＱ１、Ｑ２は、同様の２極トラ
ンジスタＱ１ｘ、Ｑ２ｘとそれぞれ並列接続される。こ
のような状況の下に、相互コンダクタンスｇｍは減少
し、トランスコンダクタの差動段１０の第２等価極は低
周波側にシフトする。これは、付加トランジスタＱ１
ｘ、Ｑ２ｘのエミッタ端子により寄生キャパシタが導入
されるためである。しかし、これと同時に、相互コンダ
クタンスｇｍが低下するため、ｇｍ：Ｃの比で与えられ
るトランスコンダクタの極の電位は低下する。
【００２４】これによって、差動段１０のいわゆる位相
超過が改善されて、位相超過の発生を抑制し、差動段に
は、低い公称ゲイン、即ち、公称値の変化により制御さ
れたゲインが供給される。こうして、位相超過に関連す
るゲインＡの変動が可能な限り取り除かれる。これらの
問題は、この発明と同一の出願人による欧州特許出願第
９４８３０３９０号で扱われている。いずれにせよ、本
願で要求される位相超過の変化は、トランスコンダクタ
を低周波数で動作させるときにのみ発生し、本願のトラ
ンスコンダクタ差動段の高周波数における動作には悪影
響を及ぼさない。
超過が改善されて、位相超過の発生を抑制し、差動段に
は、低い公称ゲイン、即ち、公称値の変化により制御さ
れたゲインが供給される。こうして、位相超過に関連す
るゲインＡの変動が可能な限り取り除かれる。これらの
問題は、この発明と同一の出願人による欧州特許出願第
９４８３０３９０号で扱われている。いずれにせよ、本
願で要求される位相超過の変化は、トランスコンダクタ
を低周波数で動作させるときにのみ発生し、本願のトラ
ンスコンダクタ差動段の高周波数における動作には悪影
響を及ぼさない。
【００２５】基本的には、この発明における差動段の構
造により、相互コンダクタンスｇｍを変化させることが
できるとともに、周波数特性を悪化させることなく、同
調領域を増大させることができるものである。入力信号
のスイッチングを避けることも可能であり、差動段の反
復により、相互コンダクタンスｇｍの値をより簡単に制
御できる。
造により、相互コンダクタンスｇｍを変化させることが
できるとともに、周波数特性を悪化させることなく、同
調領域を増大させることができるものである。入力信号
のスイッチングを避けることも可能であり、差動段の反
復により、相互コンダクタンスｇｍの値をより簡単に制
御できる。
【００２６】この発明の他の実施例を示す図４におい
て、差動段１０の入力部のＭＯＳトランジスタＭ１、Ｍ
２に、ＭＯＳトランジスタをそれぞれ並列に挿入するこ
とによって相互コンダクタンスｇｍを変化させることが
可能である。このようにして、いずれの入力トランジス
タＭ１、Ｍ２のＷ：Ｌの比も、少なくとも１つのＭＯＳ
トランジスタを並列接続することによって変えることが
できる。
て、差動段１０の入力部のＭＯＳトランジスタＭ１、Ｍ
２に、ＭＯＳトランジスタをそれぞれ並列に挿入するこ
とによって相互コンダクタンスｇｍを変化させることが
可能である。このようにして、いずれの入力トランジス
タＭ１、Ｍ２のＷ：Ｌの比も、少なくとも１つのＭＯＳ
トランジスタを並列接続することによって変えることが
できる。
【００２７】上述の解決策とは異なり、入力信号に対し
てスイッチを導入することを避けるために、付加される
ＭＯＳトランジスタをカレントミラー構造によって動作
させればよい。特に図４においては、入力ＭＯＳトラン
ジスタＭ１、Ｍ２のそれぞれにＭＯＳトランジスタＭ１
ｘ、Ｍ２ｘが接続されている。付加されたトランジスタ
Ｍ１ｘ、Ｍ２ｘのそれぞれのソース端子は、共通ノード
Ｘで互いに接続され、このノードＸは、直列接続された
電流源ＡｘおよびマイクロスイッチＳＷｍを介して接地
されている。
てスイッチを導入することを避けるために、付加される
ＭＯＳトランジスタをカレントミラー構造によって動作
させればよい。特に図４においては、入力ＭＯＳトラン
ジスタＭ１、Ｍ２のそれぞれにＭＯＳトランジスタＭ１
ｘ、Ｍ２ｘが接続されている。付加されたトランジスタ
Ｍ１ｘ、Ｍ２ｘのそれぞれのソース端子は、共通ノード
Ｘで互いに接続され、このノードＸは、直列接続された
電流源ＡｘおよびマイクロスイッチＳＷｍを介して接地
されている。
【００２８】電流源Ａ１およびＡｘがＭＯＳ技術により
製造されるのであれば、マイクロスイッチＳＷｍは、容
量の小さいトランジスタで構成してもよい。しかし、電
流源が２極技術によるものであれば、容量の大きいトラ
ンジスタが必要となる。もし、ｇｍ１が入力トランジス
タＭ１、Ｍ２に関連した相互コンダクタンスを表すとす
れば、付加するトランジスタＭ１ｘ、Ｍ２ｘに関する相
互コンダクタンスはｇｍ２によって表すことができる。
電流源Ａｘの動作中に、差動段１０の相互コンダクタン
スはｇｍ１とｇｍ２の合計で求められることを示すこと
ができる。これは、高周波時に、即ちｇｍ／Ｃの値が大
きいときに可能である。
製造されるのであれば、マイクロスイッチＳＷｍは、容
量の小さいトランジスタで構成してもよい。しかし、電
流源が２極技術によるものであれば、容量の大きいトラ
ンジスタが必要となる。もし、ｇｍ１が入力トランジス
タＭ１、Ｍ２に関連した相互コンダクタンスを表すとす
れば、付加するトランジスタＭ１ｘ、Ｍ２ｘに関する相
互コンダクタンスはｇｍ２によって表すことができる。
電流源Ａｘの動作中に、差動段１０の相互コンダクタン
スはｇｍ１とｇｍ２の合計で求められることを示すこと
ができる。これは、高周波時に、即ちｇｍ／Ｃの値が大
きいときに可能である。
【００２９】一方、低周波数での動作においては、電流
源Ａｘが動作していないため、差動段１０の相互コンダ
クタンスは、ｇｍ１のみに対応する。この解決方法によ
っても、適用時の要求によって相互コンダクタンスが２
種類の値を取るようにすることができる。結論として、
この発明による差動段は、線形性を確保しながら信号の
帯域幅に適合することが可能となる。
源Ａｘが動作していないため、差動段１０の相互コンダ
クタンスは、ｇｍ１のみに対応する。この解決方法によ
っても、適用時の要求によって相互コンダクタンスが２
種類の値を取るようにすることができる。結論として、
この発明による差動段は、線形性を確保しながら信号の
帯域幅に適合することが可能となる。
【００３０】
【図１】 従来のトランスコンダクタ差動段の基本的な
構造を示す図である。
構造を示す図である。
【図２】 この発明のトランスコンダクタ差動段のスイ
ッチング回路の詳細図と、その拡大図である。
ッチング回路の詳細図と、その拡大図である。
【図３】 この発明のスイッチング回路を備えるトラン
スコンダクタ差動段を全体的かつ概略的に示す図であ
る。
スコンダクタ差動段を全体的かつ概略的に示す図であ
る。
【図４】 この発明のトランスコンダクタ差動段の他の
実施例を示す図である。
実施例を示す図である。
３ スイッチング装置、６ 第２マイクロスイッチ、１
０ＢｉＣＭＯＳトランスコンダクタ差動段、Ａｘ 電流
源、Ｂ 回路ノード、ＩＮ＋、ＩＮ− 信号入力端、Ｇ
１、Ｇ２ ゲート端子、Ｍ１、Ｍ２ ＭＯＳトランジス
タ、Ｍ１ｘ、Ｍ２ｘ 付加ＭＯＳトランジスタ、Ｍｓ
Ｎ型ＭＯＳトランジスタ、ＯＵＴ−、ＯＵＴ＋ 信号出
力端、Ｑ１、Ｑ２ ２極トランジスタ、Ｑ１ｘ、Ｑ２ｘ
付加２極トランジスタ、ＳＷ 常開マイクロスイッ
チ、ＳＷｘマイクロスイッチ、Ｒｏｎ 抵抗、Ｘ 共通
ノード、
０ＢｉＣＭＯＳトランスコンダクタ差動段、Ａｘ 電流
源、Ｂ 回路ノード、ＩＮ＋、ＩＮ− 信号入力端、Ｇ
１、Ｇ２ ゲート端子、Ｍ１、Ｍ２ ＭＯＳトランジス
タ、Ｍ１ｘ、Ｍ２ｘ 付加ＭＯＳトランジスタ、Ｍｓ
Ｎ型ＭＯＳトランジスタ、ＯＵＴ−、ＯＵＴ＋ 信号出
力端、Ｑ１、Ｑ２ ２極トランジスタ、Ｑ１ｘ、Ｑ２ｘ
付加２極トランジスタ、ＳＷ 常開マイクロスイッ
チ、ＳＷｘマイクロスイッチ、Ｒｏｎ 抵抗、Ｘ 共通
ノード、
フロントページの続き (71)出願人 593100798 コリムメ−コンソルツィオ・ペル・ラ・リ チェルカ・スッラ・ミクロエレットロニ カ・ネル・メッツォジオルノ ＣＯ．ＲＩ．Ｍ．ＭＥ．−ＣＯＮＳＯＲＺ ＩＯ ＰＥＲ ＬＡ ＲＩＣＥＲＣＡ Ｓ ＵＬＬＡ ＭＩＣＲＯＥＬＥＴＴＲＯＮＩ ＣＡ ＮＥＬ ＭＥＺＺＯＧＩＯＲＮＯ イタリア国、95121 カタニア、ストラダ ーレ・プリモゾーレ 50 (72)発明者 ヴァレリオ・ピサーティ イタリア国、27049 ボナスコ、ヴィア・ カヴァッランテ 19 (72)発明者 ロベルト・アリーニ イタリア国、27049 ストラデッラ、ヴィ ア・ジ・ディ・ヴィットリオ 48 (72)発明者 ガエターノ・コセンンティノ イタリア国、95121 カタニア、ヴィア・ サン・フランチェスコ・ラ・レーナ 77 (72)発明者 ジャンフランコ・ヴァイ イタリア国、27100 パヴィア、ヴィア・ エッセ・アッレンデ 77／ディ
Claims (10)
- 【請求項１】 信号入力端（ＩＮ＋、ＩＮ−）を有する
入力回路部分と、 前記信号入力端に対応するゲート端子（Ｇ１、Ｇ２）を
備える一対のＭＯＳトランジスタ（Ｍ１、Ｍ２）と、 信号出力端（ＯＵＴ−、ＯＵＴ＋）を有する出力回路部
分と、 ベースが回路ノード（Ｂ）に接続されるとともに、前記
信号入力端（ＩＮ＋、ＩＮ−）及び前記信号出力端（Ｏ
ＵＴ−、ＯＵＴ＋）の間にカスコード配列で挿入された
一対の２極トランジスタ（Ｑ１、Ｑ２）と、 を備えた、高周波フィルタ用のＢｉＣＭＯＳトランスコ
ンダクタ差動段（１０）であって、 前記２極トランジスタ（Ｑ１、Ｑ２）のうちの少なくと
も１つに接続され、トランスコンダクタ内の複数の寄生
キャパシタの間の接続を変化させるスイッチング装置
（３）を備え、そのスイッチング装置は、さらに、カス
コード配列の前記２極トランジスタ（Ｑ１、Ｑ２）に並
列かつ取り外し可能に接続された少なくとも１つの付加
２極トランジスタ（Ｑ１ｘ、Ｑ２ｘ）を備えることを特
徴とするＢｉＣＭＯＳトランスコンダクタ差動段。 - 【請求項２】 前記スイッチング装置（３）は、励起信
号（ＥＮＡＢＬＥ＿ＬＯＷ＿ＦＲＥＱ）によって閉成さ
れる常開マイクロスイッチ（ＳＷ）を備え、前記マイク
ロスイッチ（ＳＷ）は、前記回路ノード（Ｂ）と基準電
圧（ＧＮＤ）との間に挿入されていることを特徴とする
請求項１に記載のＢｉＣＭＯＳトランスコンダクタ差動
段。 - 【請求項３】 前記マイクロスイッチ（ＳＷ）は、前記
励起信号（ＥＮＡＢＬＥ＿ＬＯＷ＿ＦＲＥＱ）が入力さ
れる制御端子あるいはゲート端子（Ｇｓ）を備えたＮ型
ＭＯＳトランジスタ（Ｍｓ）であることを特徴とする請
求項２に記載のＢｉＣＭＯＳトランスコンダクタ差動
段。 - 【請求項４】 前記Ｎ型ＭＯＳトランジスタ（Ｍｓ）
は、大容量のものであり、内部抵抗（Ｒｏｎ）が小さい
ことを特徴とする請求項３に記載のＢｉＣＭＯＳトラン
スコンダクタ差動段。 - 【請求項５】 前記スイッチング装置（３）は、前記回
路ノード（Ｂ）と前記付加２極トランジスタ（Ｑ１ｘ、
Ｑ２ｘ）のベース端子との間に挿入された第２マイクロ
スイッチ（６）をさらに備えることを特徴とする請求項
２に記載のＢｉＣＭＯＳトランスコンダクタ差動段。 - 【請求項６】 前記第１マイクロスイッチ（ＳＷ）は、
前記付加トランジスタの前記ベース端子と基準電圧（Ｇ
ＮＤ）との間に挿入されていることを特徴とする請求項
２に記載のＢｉＣＭＯＳトランスコンダクタ差動段。 - 【請求項７】 スイッチング装置（３）は、カスコード
配列の前記２極トランジスタ（Ｑ１、Ｑ２）のそれぞれ
に設けられていることを特徴とする請求項２に記載のＢ
ｉＣＭＯＳトランスコンダクタ差動段。 - 【請求項８】 前記入力部の前記ＭＯＳ型トランジスタ
（Ｍ１、Ｍ２）に並列接続され、該ＭＯＳ型トランジス
タ（Ｍ１、Ｍ２）のそれぞれのＷ：Ｌ比を変化させる付
加ＭＯＳトランジスタ（Ｍ１ｘ、Ｍ２ｘ）を備えること
を特徴とする請求項１に記載のＢｉＣＭＯＳトランスコ
ンダクタ差動段。 - 【請求項９】 前記付加ＭＯＳトランジスタ（Ｍ１ｘ、
Ｍ２ｘ）のソース端子は、それぞれ共通ノード（Ｘ）に
接続され、該共通ノード（Ｘ）は、直列接続された電流
源（Ａｘ）とマイクロスイッチ（ＳＷｘ）とを介して接
地（ＧＮＤ）されていることを特徴とする請求項８に記
載のＢｉＣＭＯＳトランスコンダクタ差動段。 - 【請求項１０】 請求項１に記載されたトランスコンダ
クタ差動段（１０）を少なくとも１つ備える２番目の通
過帯域フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96830311A EP0810723B1 (en) | 1996-05-31 | 1996-05-31 | BICMOS transconductor differential stage for high-frequency filters |
| IT96830311.5 | 1996-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075135A true JPH1075135A (ja) | 1998-03-17 |
Family
ID=8225924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9144154A Pending JPH1075135A (ja) | 1996-05-31 | 1997-06-02 | ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5912582A (ja) |
| EP (1) | EP0810723B1 (ja) |
| JP (1) | JPH1075135A (ja) |
| DE (1) | DE69614248T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
| JP2008141356A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 差動増幅回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69819677T2 (de) * | 1998-02-19 | 2004-09-30 | Stmicroelectronics S.R.L., Agrate Brianza | Anschliessen einer Kapazität an einen gegenseitig exklusiv selektierten integrierten Verstärker aus einer Vielzahl von integrierten Verstärkern |
| US6373337B1 (en) * | 1999-06-30 | 2002-04-16 | Infineon Technologies Ag | Differential amplifier |
| DE10231181A1 (de) | 2002-07-10 | 2004-01-29 | Infineon Technologies Ag | Verstärkerschaltung mit einstellbarer Verstärkung und Sendeanordnung mit der Verstärkerschaltung |
| US6727757B1 (en) * | 2003-01-02 | 2004-04-27 | Texas Instruments Incoporated | Biasing circuit for transconductors |
| EP1780888A1 (en) * | 2005-10-12 | 2007-05-02 | STMicroelectronics S.r.l. | Notch filter and apparatus for receiving and transmitting radio-frequency signals which comprises said filter |
| US7605657B2 (en) * | 2007-05-22 | 2009-10-20 | Infineon Technologies Ag | Multi-mode amplifier arrangement and method for controlling an amplifier arrangement |
| US7489207B1 (en) | 2008-04-22 | 2009-02-10 | International Business Machines Corporation | Structure for voltage controlled oscillator |
| US8836374B2 (en) * | 2011-06-24 | 2014-09-16 | Broadcom Corporation | High performance pre-mixer buffer in wireless communications systems |
| CN103888110B (zh) * | 2014-04-17 | 2016-08-24 | 苏州坤信微电子科技有限公司 | 射频本振信号的多选一电路 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3898583A (en) * | 1972-03-29 | 1975-08-05 | Xerox Corp | Laser stabilization technique |
| JPS56102107A (en) * | 1980-01-18 | 1981-08-15 | Sony Corp | Differential amplifier |
| US4390850A (en) * | 1981-03-16 | 1983-06-28 | Motorola, Inc. | Operational amplifier having improved slew rate/bandwidth characteristics |
| JPS631768A (ja) * | 1986-06-19 | 1988-01-06 | Yoshio Moriguchi | 回転装置 |
| DE3813532A1 (de) * | 1988-04-22 | 1989-11-09 | Asea Brown Boveri | Umschaltbarer differenzverstaerker |
| JPH0782404B2 (ja) * | 1989-07-11 | 1995-09-06 | 日本電気株式会社 | 基準電圧発生回路 |
| US5162668A (en) * | 1990-12-14 | 1992-11-10 | International Business Machines Corporation | Small dropout on-chip voltage regulators with boosted power supply |
| JP3058935B2 (ja) * | 1991-04-26 | 2000-07-04 | 株式会社東芝 | 基準電流発生回路 |
| IT1252392B (it) * | 1991-11-13 | 1995-06-12 | Sgs Thomson Microelectronics | Stadio transconduttore perfezionato per filtri ad alta frequenza |
| FR2672748B1 (fr) * | 1991-12-10 | 1993-12-10 | Burr Brown Corp | Amplificateur operationnel de suivi et de maintien. |
| US5432477A (en) * | 1992-07-31 | 1995-07-11 | Sony Corporation | Wide frequency range amplifier apparatus |
| DE69427471T2 (de) * | 1994-07-29 | 2002-04-25 | Stmicroelectronics S.R.L., Agrate Brianza | Transkonduktanzstufe mit gesteuerter Verstärkung |
| US5596289A (en) * | 1995-05-15 | 1997-01-21 | National Science Council | Differential-difference current conveyor and applications therefor |
| US5684429A (en) * | 1995-09-14 | 1997-11-04 | Ncr Corporation | CMOS gigabit serial link differential transmitter and receiver |
-
1996
- 1996-05-31 EP EP96830311A patent/EP0810723B1/en not_active Expired - Lifetime
- 1996-05-31 DE DE69614248T patent/DE69614248T2/de not_active Expired - Fee Related
-
1997
- 1997-05-30 US US08/866,889 patent/US5912582A/en not_active Expired - Lifetime
- 1997-06-02 JP JP9144154A patent/JPH1075135A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232239A (ja) * | 2001-02-01 | 2002-08-16 | Akita Kaihatsu Center Ard:Kk | 演算増幅器 |
| JP2008141356A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 差動増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0810723A1 (en) | 1997-12-03 |
| EP0810723B1 (en) | 2001-08-01 |
| DE69614248D1 (de) | 2001-09-06 |
| DE69614248T2 (de) | 2001-11-15 |
| US5912582A (en) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384501A (en) | Integration circuit including a differential amplifier having a variable transconductance | |
| KR960015677B1 (ko) | 적분 회로 | |
| US5465072A (en) | Tunable operational transcondunctance amplifier having high linearity | |
| US4904952A (en) | Differential amplifier incorporating negative resistance | |
| US6304128B1 (en) | Continuous time capacitor-tuner integrator | |
| US5345190A (en) | Modular low voltage filter with common mode feedback | |
| US7834691B2 (en) | Broadband low noise amplifier | |
| US5182477A (en) | Bipolar tunable transconductance element | |
| US5491447A (en) | Operational transconductance amplifier with independent transconductance and common mode feedback control | |
| JPH0779121A (ja) | 広い同調範囲の演算トランスコンダクタンス増幅器 | |
| CN103326682A (zh) | 具有高线性度的可调运算跨导放大器 | |
| US5081423A (en) | Integrator and active filter including integrator with simple phase compensation | |
| JPH1075135A (ja) | ＢｉＣＭＯＳトランスコンダクタ差動段および２番目の通過帯域フィルタ | |
| JPH04264806A (ja) | 演算増幅器およびこれを安定化する方法 | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| US20050128000A1 (en) | Ultra fast, low noise voltage feedback operational amplifier with dynamic biasing | |
| US7626461B2 (en) | Transconductance stage arrangement | |
| US5225790A (en) | Tunable wideband active filter | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| JPH09214286A (ja) | アクティブフィルタ | |
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| US6741132B2 (en) | Low noise level differential amplifier | |
| EP0951144B1 (en) | Filter circuit | |
| KR100776664B1 (ko) | 초광대역 능동 차동 신호 저대역 통과 여파기 | |
| JP2919487B2 (ja) | 積分回路およびアクティブフィルタ |