KR100776664B1 - 초광대역 능동 차동 신호 저대역 통과 여파기 - Google Patents

초광대역 능동 차동 신호 저대역 통과 여파기 Download PDF

Info

Publication number
KR100776664B1
KR100776664B1 KR1020060065940A KR20060065940A KR100776664B1 KR 100776664 B1 KR100776664 B1 KR 100776664B1 KR 1020060065940 A KR1020060065940 A KR 1020060065940A KR 20060065940 A KR20060065940 A KR 20060065940A KR 100776664 B1 KR100776664 B1 KR 100776664B1
Authority
KR
South Korea
Prior art keywords
load
integrator
pass filter
low pass
differential signal
Prior art date
Application number
KR1020060065940A
Other languages
English (en)
Other versions
KR20070058300A (ko
Inventor
박봉혁
이승식
최상성
박광로
티루그나남 라제시
하동삼
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20070058300A publication Critical patent/KR20070058300A/ko
Application granted granted Critical
Publication of KR100776664B1 publication Critical patent/KR100776664B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 1 GHz 정도의 조율 가능한 대역폭을 가지는 완전 차동 모드로 동작하는 초광대역 능동 차동 신호 저대역 통과 여파기에 관한 것으로, 초광대역 능동 차동 신호 저대역 통과 여파기에 있어서, 획득 가능한 대역폭을 결정하는 음의 저항성 부하를 가지는 두 적분기 루프; 상기 두 적분기 루프의 전단에 배치되어, 입력단의 밀러 효과를 줄이고, 상기 두 적분기 루프를 소스 저항으로부터 고립시키기 위한 입력 폴디드 캐스코드 단; 상기 입력 폴디드 캐스코드 단과 상기 두 적분기 루프 사이에 배치되어, 통과 대역 이득을 조절하기 위한 증폭기 단; 및 상기 두 적분기 루프의 출력단에 연결된 출력 버퍼를 포함한다.
초광대역, 여파기, 능동, 차동, 저대역, 통과

Description

초광대역 능동 차동 신호 저대역 통과 여파기{Ultra-wideband active differential signal low pass filter}
도 1 은 본 발명에 따른 초광대역 능동 차동 신호 저대역 통과 여파기의 개념을 설명하기 위한 블럭도.
도 2 는 본 발명에 따른 차동 신호 두 적분기 루프를 나타낸 회로도.
도 3 은 본 발명에 따른 음의 저항성 부하를 나타낸 회로도,
도 4는 본 발명에 따른 초광대역 능동 차동 신호 저대역 통과 여파기의 회로도,
도 5a는 전기적인 대역폭 조절(800 MHz ~ 1.4 GHz) 상태를 설명하기 위한 그래프.
도 5b는 전기적인 통과 대역 이득 조절(-3 dB ~ +3 dB) 상태를 설명하기 위한 그래프.
* 도면의 주요 부분에 대한 부호 설명
11 : 음의 저항성 부하의 바이어스 전류
12 : 입력 폴디드(Folded) 캐스코드(Cascode) 단
13 : 캐스코드단 부하
14 : 두 번째 증폭기 단
15 : 음의 저항성 부하를 가지는 두 적분기 루프
16 : 출력 버퍼
본 발명은 초광대역 능동 차동 신호 저대역 통과 여파기에 관한 것으로, 더욱 상세하게는 3 ~ 5 GHz의 낮은 대역에서 동작하는 초광대역 송수신기에서 단일칩 초광대역 전송 회로에 집적될 수 있는 여파기에 관한 것이다.
현재까지 아래 소개된 두 개의 GHz 범위의 저대역 통과 여파기가 발표되었다.
[1] Y.Chang, J.Choma Jr., and J.Willis, " CMOS continuous-time active biquad filter for gigahertz-band applications,"IEEE International Symposium on Circuits and Systems, pp. 656-659, June 1999.
[2] H. Xiao, and R. Schaumann, "very-high frequency lowpass filter based on CMOS active inductor,"IEEE International Symposium on Circuits and Systems, pp. II-1 II-4, May 2002.
[1]에 제안된 여파기는 단일 단(single-ended)이고 선형성이 낮은 편이다. 또한, [1]에 발표된 여파기는 대역폭 조율과 통과 대역 최대화가 매우 의존적이다. 다시 말해서, 통과 대역 최대화는 대역폭이 증가함에 따라 크게 증가한다. 이는 초광대역 송수신기에서 매우 바람직하지 않은 현상이며, 따라서 디지털 인터페이스를 줄이고 선형성을 높이기 위해 완전 차동 모드가 요구된다.
[2]에 제안된 여파기는 본 발명과 유사하게 단일(single) 트랜지스터 트랜스 컨덕턴스 셀과 완전 차동 신호를 사용한다. 구조는 변화 대역을 날카롭게 하기 위해 기생 노치를 사용하고, 조율 가능한 대역폭은 3.95 ~ 4.60 GHz 밖에 되지 않는다. 이 대역폭은 낮은 대역 초광대역 응용에서 요구하는 것보다 훨씬 높으며, 관심 내의 주파수 근처에서 조율이 가능하지도 않다. 추가적으로, [2]에 제안된 여파기는 대역폭이 기생 노치로부터 멀게 조율되며 매우 넓게 변화한다. 또한, [2]에 제한된 여파기는 그 구조의 선형성 또한 매우 낮고 초광대역 트랜시버에는 적합하지 않은 문제점이 있다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 대역폭 조절을 위해 부하가 음의 저항성 부하와 같이 구성되는 두 적분기 루프를 이용해 1 GHz 정도의 대역폭 조율이 가능한 완전 차동 모드의 초광대역 능동 차동 신호 저대역 통과 여파기를 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명은, 초광대역 능동 차동 신호 저대역 통과 여파기에 있어서, 획득 가능한 대역폭을 결정하는 음의 저항성 부하를 가지는 두 적분기 루프; 상기 두 적분기 루프의 전단에 배치되어, 입력단의 밀러 효과를 줄이고, 상기 두 적분기 루프를 소스 저항으로부터 고립시키기 위한 입력 폴디드 캐스코드 단; 상기 입력 폴디드 캐스코드 단과 상기 두 적분기 루프 사이에 배치되어, 통과 대역 이득을 조절하기 위한 증폭기 단; 및 상기 두 적분기 루프의 출력단에 연결된 출력 버퍼를 포함한다.
본 발명에 있어서 두 개의 차동 신호 적분기 루프가 저대역 통과 여파기의 핵심 구성 요소이다. 적분기는 음(negative)의 저항성 부하를 가지는 선형 차동 신호 트랜스 컨덕턴스로 구현된다. 입력단의 부하를 통한 음의 피드백은 두 개의 적분기 루프의 입력에 낮은 임피던스단을 제공한다. 낮은 소스 저항은 여파기의 대역폭을 크게 높인다. 음의 저항은 통과 대역의 리플이나 이득에 영향을 미치지 않으면서 저대역 통과 여파기의 대역폭을 조절하여 조율할 수 있다. 선택적으로, 두 개의 적분기 루프의 바이어스 전류를 조절하여 통과 대역의 리플(ripple)이나 대역폭에 영향을 거의 미치지 않으면서 통과 대역의 이득을 조절할 수 있다.
또한, 본 발명은 저비용의 씨모스(CMOS) 기술로 구현되었으며, 낮은 공급 전력으로 동작할 수 있으므로, 전체적인 전력 소비를 낮출 수 있다. 본 발명은 간단한 방법으로 대역폭과 통과 대역 이득의 독립적인 조율을 가능하게 한다. 대역폭은 800 MHz에서 1.4 GHz 사이의 600 MHz 범위에서 통과 대역 이득이나 통과 대역 리플에 영향을 미치지 않고 조율될 수 있다. 추가적으로, 여파기의 통과 대역 이득은 통과 대역 리플이나 대역폭에 영향을 미치지 않고 -3 dB에서 +3dB 사이에서 조율될 수 있다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 초광대역 능동 차동 신호 저대역 통과 여파기의 개념을 설명하기 위한 블럭도이다.
본 발명에 따른 여파기는 하기의 [수학식 1]에 주어진 이차 저대역 통과 여파기의 전달 함수에 기본을 둔다.
Figure 112006050157110-pat00001
이와 같은 전달 함수에 기초하여 블록도로 나타내면 도 1과 같이 구성할 수 있다.
본 발명에 따른 저대역 통과 여파기의 주 구성요소는 획득 가능한 대역폭을 결정하는 두 적분기 루프(1)이다. 실제 구현에 있어서, 이상적인 적분기(3)는 한정된 출력 임피던스를 가지는 실제 적분기로 교체될 수 있다. 내부 루프(4)의 루프 이득은 저대역 통과 여파기의 통과 대역 리플을 제어한다. 피드백 루프의 이득단(5)은 무이득 외부 피드백 루프를 나타낸다. 증폭기 블럭(2)은 여파기의 통과 대역이득을 조절하기 위해 사용된다.
실제 증폭기 구현에서는 노드 캐패시턴스를 가지는 트랜스 컨덕턴스가 이용된다. 안정성을 위해서 적분기의 3dB 대역폭은 여파기의 3dB 대역폭보다 최소 10배 이상이 되어야 한다. 초광대역 송수신기에서 요구되는 대역폭은 GHz 대역이며, 따라서 적분기의 높은 3dB 대역폭을 얻기 위해서 단일 소자 트랜스 컨덕턴스가 요구된다. 본 발명에는 "Krummenacher et al."이 "4-MHz CMOS continuous-time filter with on-chip automatic tuning, IEEE Journal of Solid State Circuits, vol. 23, no. 3, pp. 750-758, June 1998"에 제안한 간단한 선형 고주파 트랜스 컨덕턴스가 사용되었다.
도 2는 본 발명에 따른 두 적분기 루프의 상세 회로도로서, 두 적분기 루프(1)는 도 2에 도시된 바와 같이 선형 트랜스 컨덕턴스(6)에 기초하여 구현된다. 능동 부하 피드백(8)은 선형성을 높이기 위해 사용되었고, 바이어스 전류원(7)은 트랜스 컨덕턴스의 파라미터를 제어하기 위해 변화될 수 있다.
출력 임피던스를 개선하기 위한 방법들 중 하나는 음의 저항성 부하를 사용하는 것이다. 도 3은 본 발명에 사용된 음의 저항성 부하를 나타낸다. 음의 저항성 부하 또한 능동 부하 피드백(10)을 가지는 선형 트랜스 컨덕턴스(6)에 기초하여 구현된다. 바이어스 전류(11)는 음의 저항성 부하의 특성을 조절하기 위하여 변화될 수 있다. 음의 저항은 안정성을 위해서 트랜스 컨덕턴스의 출력 저항보다 커야 한다. 이는 하기의 [수학식 2]에 보여진 트랜스 컨덕턴스의 전달 함수로부터 쉽게 구현될 수 있다.
Figure 112006050157110-pat00002
상기 [수학식 2]에서 co는 출력 캐패시턴스, ro는 출력 저항, -RL은 음의 저항을 나타낸다. 음의 저항이 출력 저항보다 작을 때, 저주파 극(pole)은 불안정성을 초래하면서 양의 값을 가진다.
도 4는 본 발명에 따른 초광대역 능동 차동 신호 저대역 통과 여파기의 전체적인 구조를 나타낸 회로도이다.
음의 저항성 부하를 가지는 두 적분기 루프는 실제 소스 임피던스 대신 낮은 임피던스 노드만 바라본다. 이것은 현재의 씨모스(CMOS) 기술로 GHz 대역의 대역폭을 얻기 위해서 매우 중요하다. 소스 임피던스를 낮춤으로써, 소스 노드에 연관된 극은 관심 대역폭 밖으로 옮겨지고 전체적인 여파기의 대역폭은 넓어진다.
입력 폴디드 캐스코드단(12)은 두 적분기 루프(15)를 소스 저항으로부터 고립시킨다. 입력 폴디드 캐스코드단(12)은 낮은 공급 전력에서 높은 고립성을 얻기 위해 폴디드 캐스코드 구조로 구현된다. 캐스코드 부하(13)는 선형성을 높이기 위해 캐스코드되지 않으며, 트랜지스터 M3와 M3'는 두 적분기 루프(15)로부터의 음의 피드백 신호를 위해 소스 파로워(source follower)로 동작한다.
음의 피드백은 두 목적에 사용된다. 첫째, 증폭기(14)의 소스 임피던스를 낮추고, 둘째, 음의 저항성 부하를 조정함으로써 시스템의 대역폭을 독립적으로 조정 가능하게 한다. 출력 버퍼(16)는 단간 버퍼로 작동한다.
초고주파 능동 차동 신호 저대역 통과 여파기의 신뢰도는 조율 방식에 의존한다. 제작 이후에 파라미터들이 간단한 방법으로 조율될 수 있으므로, 서로 다른 파라미터들의 독립 조율 능력은 반드시 필요하다. 또한, 조율 회로 자체는 전력 소비를 줄이고 저대역 통과 여파기의 부하를 없애기 위해 간단해야 한다. 본 발명의 여파기 구조에서, 대역폭은 단순히 음의 저항성 부하의 바이어스 전류(11)를 조절함으로써 통과 대역의 이득과 통과 대역 리플이 독립적으로 제어될 수 있다. 대역폭이 통과 대역 이득과 통과 대역 리플에 거의 독립적일 때, 바이어스 전류가 작은 범위(~200 uA) 내에서만 변해야 한다는 사실에 주목해야 한다.
본 발명에 따른 여파기 구조의 전기적 대역폭 조율 특성은 도 5a에 나타내었다. 전류가 증가함에 따라, 통과 대역 리플이 증가하고 이득도 넓은 범위 내에서 변화한다. 바이어스 전류의 제한은 개(open)루프 위상 마진에 의해서 결정된다. 65°보다 큰 위상 마진을 위해서, 통과 대역 리플은 1 dB보다 작아야 하고 이득은 0 dB 근처에 머물러야 한다.
통과 대역 이득의 전기적 조율 역시 CMOS 기술의 공정 변동을 완화하기 위해 서 필수적이다. 본 발명의 여파기 구조에서, 통과 대역 이득은 두 적분기 루프의 바이어스 전류(7)를 작은 범위(~250 uA) 내에서 변화시킴으로 인해 낮아지거나 높아질 수 있다.
통과 대역 이득 조율 특성은 도 5b에 도시되어 있다. 대역폭 조율의 경우와 마찬가지로, 바이어스 전류가 커질수록 통과 대역 리플은 증가하고 대역폭도 변화한다. 대역폭과 통과 대역 이득 조율을 위한 바이어스 전류의 범위는 레이아웃과 관련된 기생 소자들을 추출한 후의 회로 시뮬레이션으로 결정된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 낮은 공급 전압의 씨모스(CMOS) 기술에서 동작하는 고주파 여파 기능을 제공하고, 완전 차동 모드 구현이 가능하여 디지털 인터페이스를 줄이고, 선형성을 높일 수 있으며, 공정 변화에 의한 짝수 차 왜곡을 줄일 수 있다. 본 발명에 따른 여파기의 선형성은 초고주파 트랜시버의 요구 조건을 만족하며, 대역폭과 통과 대역 이득의 독립적인 조율 능력은 여파기의 파라미터들을 칩 제작 이후에 전기적으로 조율할 수 있도록 함으로써 고주파 여파기의 안정적인 구현을 돕는다. 안정적인 고주파 여파기의 구현은 초고주파 송수신기의 대규모 단일 칩 집적을 가능하게 하고 트랜시버의 전체적인 비용과 면적을 줄일 수 있다.

Claims (6)

  1. 초광대역 능동 차동 신호 저대역 통과 여파기에 있어서,
    획득 가능한 대역폭을 결정하는 음의 저항성 부하를 가지는 두 적분기 루프;
    상기 두 적분기 루프의 전단에 배치되어, 입력단의 밀러 효과를 줄이고, 상기 두 적분기 루프를 소스 저항으로부터 고립시키기 위한 입력 폴디드 캐스코드 단;
    상기 입력 폴디드 캐스코드 단과 상기 두 적분기 루프 사이에 배치되어, 통과 대역 이득을 조절하기 위한 증폭기 단; 및
    상기 두 적분기 루프의 출력단에 연결된 출력 버퍼
    를 포함하는 초광대역 능동 차동 신호 저대역 통과 여파기.
  2. 제 1 항에 있어서,
    상기 두 적분기 루프는,
    두개의 선형 트랜스 컨덕턴스에 기초하여 구현되되, 상기 선형 트랜스 컨덕턴스는 선형성을 높이기 위한 제1 능동 부하 피드백과, 트랜스 컨덕턴스의 파라미터를 제어하기 위해 변화될 수 있는 제1 바이어스 전류원을 포함하며,
    상기 저대역 통과 여파기의 대역폭을 조절하기 위해서 부하를 음의 저항성 부하와 같이 구성하는 것을 특징으로 하는 초광대역 능동 차동 신호 저대역 통과 여파기.
  3. 제 2 항에 있어서,
    상기 음의 저항성 부하는 제2 능동 부하 피드백과 제2 바이어스 전류원을 갖는 선형 트랜스 컨덕턴스에 기초하여 구성되며,
    상기 제2 바이어스 전류원은 상기 음의 저항성 부하의 특성을 조절하기 위해 변화될 수 있는 것을 특징으로 하는 초광대역 능동 차동 신호 저대역 통과 여파기.
  4. 제 3 항에 있어서,
    상기 음의 저항성 부하의 음의 저항은 안정성을 위해 트랜스 컨덕턴스의 출력 저항보다 크게 구현하는 것을 특징으로 하는 초광대역 능동 차동 신호 저대역 통과 여파기.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 입력 폴디드 캐스코드 단은 캐스코드 부하를 포함하되, 상기 캐스코드 부하는 선형성을 높이기 위해 캐스코드되지 않도록 구현되는 것을 특징으로 하는 초광대역 능동 차동 신호 저대역 통과 여파기.
  6. 제 5 항에 있어서,
    상기 캐스코드 부하는 음의 피드백 신호를 위해 소스 파로워(source follower)로 동작하는 제1 및 제2 트랜지스터를 포함하는 것을 특징으로 초광대역 능동 차동 신호 저대역 통과 여파기.
KR1020060065940A 2005-12-02 2006-07-13 초광대역 능동 차동 신호 저대역 통과 여파기 KR100776664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050117139 2005-12-02
KR20050117139 2005-12-02

Publications (2)

Publication Number Publication Date
KR20070058300A KR20070058300A (ko) 2007-06-08
KR100776664B1 true KR100776664B1 (ko) 2007-11-19

Family

ID=38355255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065940A KR100776664B1 (ko) 2005-12-02 2006-07-13 초광대역 능동 차동 신호 저대역 통과 여파기

Country Status (1)

Country Link
KR (1) KR100776664B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046151B1 (ko) * 2009-10-08 2011-07-01 고려대학교 산학협력단 피드백 구조를 갖는 광대역 능동 회로
CN116915223B (zh) * 2023-08-01 2024-02-27 合芯科技(苏州)有限公司 一种延迟电路及滤波器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020021659A (ko) * 2002-02-01 2002-03-21 주식회사 에스엠티 광대역 고조파 제거 대역통과 여파기
KR20020073051A (ko) * 2001-03-14 2002-09-19 한국전자통신연구원 광대역 고조파 제거용 고온초전도 저역통과 여파기
KR20050072990A (ko) * 2004-01-08 2005-07-13 황인덕 전기 임피던스 측정 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020073051A (ko) * 2001-03-14 2002-09-19 한국전자통신연구원 광대역 고조파 제거용 고온초전도 저역통과 여파기
KR20020021659A (ko) * 2002-02-01 2002-03-21 주식회사 에스엠티 광대역 고조파 제거 대역통과 여파기
KR20050072990A (ko) * 2004-01-08 2005-07-13 황인덕 전기 임피던스 측정 장치

Also Published As

Publication number Publication date
KR20070058300A (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
US7649418B2 (en) Variable-gain amplifier
US7471140B2 (en) Circuit device for filtering or impedance matching
Rasekh et al. Design of low-power low-area tunable active RC filters
US8487693B2 (en) Self calibrated, broadband, tunable, active oscillator with unity gain cells for multi-standard and/or multiband channel selection
Xu et al. A 77-dB-DR 0.65-mW 20-MHz 5th-order coupled source followers based low-pass filter
Xu et al. A 0.65 mW 20MHz 5 th-order low-pass filter with+ 28.8 dBm IIP3 using source follower coupling
Sunca et al. A wide tunable bandpass filter design based on CMOS active inductor
KR100776664B1 (ko) 초광대역 능동 차동 신호 저대역 통과 여파기
Sohal et al. A 2 nd Order Current-Mode Filter with 14dB Variable Gain and 650MHz to 1GHz Tuning-Range in 28nm CMOS
US7586372B1 (en) Programmable gain-frequency profile amplifier
Miral et al. A 17 mW 33 dBm IB-OIP3 0.5-1.5 GHz bandwidth TIA based on an inductor-stabilized OTA
Chen et al. Compact and broadband variable true-time delay line with DLL-based delay-time control
JP2015170892A (ja) 低雑音増幅回路
Fary et al. A 16 nm-FinFET 100 MHz 4 th-order Fully-Differential Super-Source-Follower Analog Filter
Reja et al. A compact CMOS UWB LNA using tunable active inductors for WLAN interference rejection
Qin et al. A 0–35dB wideband variable gain amplifier in 0.13 μm CMOS
Pantoli et al. A wideband class-AB tunable active filter
Hammadi et al. Compact tunable bandpass filter for RF and microwave applications
JP2007519366A (ja) 広帯域チューナ用の集積化可変周波数フィルタ
Pantoli et al. High efficiency active filter
Thirugnanam et al. Design of a tunable fully differential GHz range Gm-C lowpass filter in 0.18/spl mu/m CMOS for DS-CDMA UWB transceivers
US20230361737A1 (en) Circuit having an amplifier stage and a current mirror loop or stability network
Silin et al. A low power Gm–C filter with on-chip automatic tuning for a WLAN transceiver
US10211790B2 (en) Peaking amplifier frequency tuning

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101101

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee