JP3097598B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP3097598B2 JP3097598B2 JP09122987A JP12298797A JP3097598B2 JP 3097598 B2 JP3097598 B2 JP 3097598B2 JP 09122987 A JP09122987 A JP 09122987A JP 12298797 A JP12298797 A JP 12298797A JP 3097598 B2 JP3097598 B2 JP 3097598B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- potential
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、差動増幅回路に関
し、特に、数ＭＨｚ以上の高周波信号が入力される差動
増幅回路において、無信号時に出力が中間電位にならな
いように構成された差動増幅回路に関する。
し、特に、数ＭＨｚ以上の高周波信号が入力される差動
増幅回路において、無信号時に出力が中間電位にならな
いように構成された差動増幅回路に関する。
【０００２】
【従来の技術】差動増幅回路の従来の回路構成として、
刊行物（Ｐaul Ｒ. Ｇray, Ｒobert Ｇ. Ｍayer、
「Ａnalysis and Ｄesign of Ａnalog Ｉntegrate
d Ｃircuits」、Jhon Wiley & Sons, Inc.刊）に
記載の差動増幅回路を、図８、及び図９に示す。
刊行物（Ｐaul Ｒ. Ｇray, Ｒobert Ｇ. Ｍayer、
「Ａnalysis and Ｄesign of Ａnalog Ｉntegrate
d Ｃircuits」、Jhon Wiley & Sons, Inc.刊）に
記載の差動増幅回路を、図８、及び図９に示す。
【０００３】図８に示した差動増幅回路の構成と動作に
ついて説明する。図８を参照すると、エミッタが共通接
続されたトランジスタＱ１、Ｑ２のベースに非反転入力
と反転入力が加わり、それぞれのコレクタから反転出
力、非反転出力が得られる。一方、入力が無信号のと
き、すなわち非反転入力と反転入力が同電位に固定され
ているとき、出力もハイレベルとローレベルの中間電位
に固定される。
ついて説明する。図８を参照すると、エミッタが共通接
続されたトランジスタＱ１、Ｑ２のベースに非反転入力
と反転入力が加わり、それぞれのコレクタから反転出
力、非反転出力が得られる。一方、入力が無信号のと
き、すなわち非反転入力と反転入力が同電位に固定され
ているとき、出力もハイレベルとローレベルの中間電位
に固定される。
【０００４】図９を参照すると、エミッタがエミッタ抵
抗ＲE1、ＲE2を介して接続されたトランジスタＱ１、Ｑ
２のベースに非反転入力と反転入力が加わり、それぞれ
のコレクタから反転出力、非反転出力が得られる。この
差動増幅回路は、エミッタが抵抗を介して接続されてい
る以外は、図８と同じ構成であり、エミッタに抵抗が挿
入されている分ゲインが小さいことを除けば、基本動作
についても、図８に示した回路と同一である。従って、
入力が同電位に固定されている場合は、出力も中間電位
に固定される。
抗ＲE1、ＲE2を介して接続されたトランジスタＱ１、Ｑ
２のベースに非反転入力と反転入力が加わり、それぞれ
のコレクタから反転出力、非反転出力が得られる。この
差動増幅回路は、エミッタが抵抗を介して接続されてい
る以外は、図８と同じ構成であり、エミッタに抵抗が挿
入されている分ゲインが小さいことを除けば、基本動作
についても、図８に示した回路と同一である。従って、
入力が同電位に固定されている場合は、出力も中間電位
に固定される。
【０００５】次に、入力が同電位に固定される場合につ
いて説明する。図８、及び図９に示した差動増幅回路
を、プリスケーラの入力アンプとして用いる場合を考え
る。なお、プリスケーラとは、ＰＬＬ（Phase Locked
Loop；位相同期ループ）を用いた周波数シンセサイザ
のＶＣＯ（電圧制御発振器）の出力を分周して低い周波
数に落とすものである。ＶＣＯの出力周波数はたとえば
移動体通信のローカルに用いる場合は、数十ＭＨｚから
数百ＭＨｚあるいは２ＧＨｚ程度である。また、その出
力レベルは数十ｍＶｐｐから数百ｍＶｐｐである。
いて説明する。図８、及び図９に示した差動増幅回路
を、プリスケーラの入力アンプとして用いる場合を考え
る。なお、プリスケーラとは、ＰＬＬ（Phase Locked
Loop；位相同期ループ）を用いた周波数シンセサイザ
のＶＣＯ（電圧制御発振器）の出力を分周して低い周波
数に落とすものである。ＶＣＯの出力周波数はたとえば
移動体通信のローカルに用いる場合は、数十ＭＨｚから
数百ＭＨｚあるいは２ＧＨｚ程度である。また、その出
力レベルは数十ｍＶｐｐから数百ｍＶｐｐである。
【０００６】このような信号を増幅するためには、差動
増幅回路の入力に同一の直流バイアスを与え、非反転入
力からは、コンデンサを介してＶＣＯからの交流信号が
入力され、反転入力にはグランドあるいは電源との間に
平滑コンデンサが接続されて交流的には無信号状態とな
る。
増幅回路の入力に同一の直流バイアスを与え、非反転入
力からは、コンデンサを介してＶＣＯからの交流信号が
入力され、反転入力にはグランドあるいは電源との間に
平滑コンデンサが接続されて交流的には無信号状態とな
る。
【０００７】このようにして非反転入力と反転入力の直
流電位は、同一となり、非反転入力に交流信号が加わっ
て、差動出力が得られる。従ってＶＣＯの出力信号レベ
ルが限りなくゼロに近づく、あるいは無信号状態となっ
たときは、差動増幅回路の入力が同一レベルとなり、出
力も中間電位に固定される。
流電位は、同一となり、非反転入力に交流信号が加わっ
て、差動出力が得られる。従ってＶＣＯの出力信号レベ
ルが限りなくゼロに近づく、あるいは無信号状態となっ
たときは、差動増幅回路の入力が同一レベルとなり、出
力も中間電位に固定される。
【０００８】無信号時に出力が中間電位に固定されない
ように、図８、及び図９に示した差動増幅回路におい
て、非反転入力と反転入力の直流バイアスにオフセット
を与えるという方法も考えられるが、この場合、入力さ
れる交流信号にもオフセットが働き、小信号入力に対し
て感度が悪くなる。
ように、図８、及び図９に示した差動増幅回路におい
て、非反転入力と反転入力の直流バイアスにオフセット
を与えるという方法も考えられるが、この場合、入力さ
れる交流信号にもオフセットが働き、小信号入力に対し
て感度が悪くなる。
【０００９】
【発明が解決しようとする課題】上記したように、従来
の差動増幅回路においては、増幅回路に交流信号が入力
されない場合、入出力のＤＣ電位が中間電位となり、こ
れがＥＣＬ（エミッタ結合論理）等の差動回路からなる
フリップフロップを用いたプリスケーラに入力される
と、差動のクロック入力が中間電位となり、マスタフリ
ップフロップ、及びスレイブフリップフロップが同時に
ラッチ状態となり、いわゆるデータスルーを起こして自
己発振を引き起こすという、問題点を有している。
の差動増幅回路においては、増幅回路に交流信号が入力
されない場合、入出力のＤＣ電位が中間電位となり、こ
れがＥＣＬ（エミッタ結合論理）等の差動回路からなる
フリップフロップを用いたプリスケーラに入力される
と、差動のクロック入力が中間電位となり、マスタフリ
ップフロップ、及びスレイブフリップフロップが同時に
ラッチ状態となり、いわゆるデータスルーを起こして自
己発振を引き起こすという、問題点を有している。
【００１０】その理由は、従来の差動増幅回路は、差動
入力が同電位のときに、出力も同電位となる回路構成と
されていることによる。
入力が同電位のときに、出力も同電位となる回路構成と
されていることによる。
【００１１】このようにプリスケーラが入力される信号
とは無関係な周波数で入力感度が極小になっているとい
うことは、無線通信装置構成上好ましいことではない。
とは無関係な周波数で入力感度が極小になっているとい
うことは、無線通信装置構成上好ましいことではない。
【００１２】また、入力にオフセットを与えた差動増幅
回路の場合、無信号時に出力が同電位になることは避け
られるが、交流信号に対しても、オフセットが働くた
め、差動増幅回路の感度が悪くなるという問題点を有し
ている。
回路の場合、無信号時に出力が同電位になることは避け
られるが、交流信号に対しても、オフセットが働くた
め、差動増幅回路の感度が悪くなるという問題点を有し
ている。
【００１３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、無信号時すなわ
ち差動入力が同電位に固定されているときに、出力が中
間電位とはならず、且つ、交流信号に対しても感度を劣
化させることのない差動増幅回路を提供することにあ
る。
てなされたものであって、その目的は、無信号時すなわ
ち差動入力が同電位に固定されているときに、出力が中
間電位とはならず、且つ、交流信号に対しても感度を劣
化させることのない差動増幅回路を提供することにあ
る。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明の差動増幅回路は、交流信号をベース入力と
しコレクタがそれぞれ負荷抵抗を介して電源に接続され
るとともに出力端子に接続されている第１の差動トラン
ジスタ対と、前記第１の差動トランジスタ対の前記各負
荷抵抗の両端間にある端子にベースがそれぞれ接続され
ている第２の差動トランジスタ対と、を備え、前記第２
の差動トランジスタ対をなす一のトランジスタのコレク
タは他のトランジスタのベースと交差接続されており、
更に、前記各負荷抵抗の両端間にある端子の交流信号を
バイパスするコンデンサを備えたことを特徴とする。
め、本発明の差動増幅回路は、交流信号をベース入力と
しコレクタがそれぞれ負荷抵抗を介して電源に接続され
るとともに出力端子に接続されている第１の差動トラン
ジスタ対と、前記第１の差動トランジスタ対の前記各負
荷抵抗の両端間にある端子にベースがそれぞれ接続され
ている第２の差動トランジスタ対と、を備え、前記第２
の差動トランジスタ対をなす一のトランジスタのコレク
タは他のトランジスタのベースと交差接続されており、
更に、前記各負荷抵抗の両端間にある端子の交流信号を
バイパスするコンデンサを備えたことを特徴とする。
【００１５】本発明の差動増幅回路は、好ましくは、コ
レクタがそれぞれ第１、第２の抵抗を介して高電位側電
源に接続されるとともに、それぞれ第１、第２の出力端
子に接続され、ベースがそれぞれ第１、第２の入力端子
に接続され、エミッタが互いに接続されて第１の定電流
源を介して低電位側電源に接続された第１、第２のトラ
ンジスタと、エミッタが互いに接続されて第２の定電流
源を介して低電位側電源に接続された第３、第４のトラ
ンジスタと、前記第３のトランジスタのベースと第４の
トランジスタのコレクタが共に接続される端子であって
前記第１の抵抗の両端の間の任意の点に存在する第１の
端子と、前記第４トランジスタのベースと前記第３のト
ランジスタのコレクタが共に接続される端子であって前
記第２の抵抗の両端の間の任意の点に存在する第２の端
子と、前記第１の端子と前記高電位側電源あるいは低電
位側電源の間に接続された第１のコンデンサと、前記第
２の端子と前記高電位側電源あるいは低電位側電源の間
に接続された第２のコンデンサと、を備え、前記第１、
第２の入力端子より信号が入力され、前記第１、第２の
出力端子から信号が出力されることを特徴とする。
レクタがそれぞれ第１、第２の抵抗を介して高電位側電
源に接続されるとともに、それぞれ第１、第２の出力端
子に接続され、ベースがそれぞれ第１、第２の入力端子
に接続され、エミッタが互いに接続されて第１の定電流
源を介して低電位側電源に接続された第１、第２のトラ
ンジスタと、エミッタが互いに接続されて第２の定電流
源を介して低電位側電源に接続された第３、第４のトラ
ンジスタと、前記第３のトランジスタのベースと第４の
トランジスタのコレクタが共に接続される端子であって
前記第１の抵抗の両端の間の任意の点に存在する第１の
端子と、前記第４トランジスタのベースと前記第３のト
ランジスタのコレクタが共に接続される端子であって前
記第２の抵抗の両端の間の任意の点に存在する第２の端
子と、前記第１の端子と前記高電位側電源あるいは低電
位側電源の間に接続された第１のコンデンサと、前記第
２の端子と前記高電位側電源あるいは低電位側電源の間
に接続された第２のコンデンサと、を備え、前記第１、
第２の入力端子より信号が入力され、前記第１、第２の
出力端子から信号が出力されることを特徴とする。
【００１６】本発明の差動増幅回路は、前記第１、第２
のコンデンサの代わりに、前記第１、第２の端子の間に
接続されているコンデンサを備えたことを特徴とする。
のコンデンサの代わりに、前記第１、第２の端子の間に
接続されているコンデンサを備えたことを特徴とする。
【００１７】本発明の差動増幅回路は、前記第１、第２
のトランジスタのエミッタに接続した前記第１の定電流
源、前記第３、第４のトランジスタのエミッタに接続し
た前記第２の定電流源を備える代わりに、前記第１乃至
第４のトランジスタのエミッタが互いに接続されて、定
電流源を介して低電位側電源に接続されている、ことを
特徴とする。
のトランジスタのエミッタに接続した前記第１の定電流
源、前記第３、第４のトランジスタのエミッタに接続し
た前記第２の定電流源を備える代わりに、前記第１乃至
第４のトランジスタのエミッタが互いに接続されて、定
電流源を介して低電位側電源に接続されている、ことを
特徴とする。
【００１８】本発明の差動増幅回路は、前記第１乃至第
４のトランジスタの共通接続されたエミッタは定電流源
を介して低電位側電源に接続され、第１のコンデンサ
は、前記高電位側電源あるいは低電位側電源との間では
なく、前記第１、第２の端子の間に接続されている構成
としてもよい。
４のトランジスタの共通接続されたエミッタは定電流源
を介して低電位側電源に接続され、第１のコンデンサ
は、前記高電位側電源あるいは低電位側電源との間では
なく、前記第１、第２の端子の間に接続されている構成
としてもよい。
【００１９】本発明の差動増幅回路は、差動回路あるい
は２段以上の多段差動回路を備え、前記第１、第２のト
ランジスタのベースは、差動回路あるいは２段以上の多
段差動回路の出力に接続される構成とされる。
は２段以上の多段差動回路を備え、前記第１、第２のト
ランジスタのベースは、差動回路あるいは２段以上の多
段差動回路の出力に接続される構成とされる。
【００２０】本発明の差動増幅回路は、互い接続された
前記第１、第２抵抗の前記高電位側の端子と、前記高電
位側電源との間に、更に第３の抵抗が接続されているこ
とを特徴とする。
前記第１、第２抵抗の前記高電位側の端子と、前記高電
位側電源との間に、更に第３の抵抗が接続されているこ
とを特徴とする。
【００２１】本発明の差動増幅回路は、前記第１、第２
の入力端子には、直流バイアス供給手段の出力が接続さ
れ、一方よりコンデンサを介して交流信号が入力される
ことを特徴とする。
の入力端子には、直流バイアス供給手段の出力が接続さ
れ、一方よりコンデンサを介して交流信号が入力される
ことを特徴とする。
【００２２】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に説明する。図１を参照すると、本発明
の差動増幅回路は、その好ましい実施の形態において、
交流信号が入力される第１、第２トランジスタ１１、１
２、第１、第２の負荷抵抗２１、２２、定電流源２５よ
りなる第１の差動対と、第１、第２の負荷抵抗２１、２
２における両端子の間の第１、第２の端子３５、３６よ
り正帰還するように接続されている、第３、第４のトラ
ンジスタ１３、１４からなる第２の差動対と、第１、第
２の端子３５、３６のＡＣ信号をバイパスするためのコ
ンデンサ２３、２４と、を備えて構成されている。
を参照して以下に説明する。図１を参照すると、本発明
の差動増幅回路は、その好ましい実施の形態において、
交流信号が入力される第１、第２トランジスタ１１、１
２、第１、第２の負荷抵抗２１、２２、定電流源２５よ
りなる第１の差動対と、第１、第２の負荷抵抗２１、２
２における両端子の間の第１、第２の端子３５、３６よ
り正帰還するように接続されている、第３、第４のトラ
ンジスタ１３、１４からなる第２の差動対と、第１、第
２の端子３５、３６のＡＣ信号をバイパスするためのコ
ンデンサ２３、２４と、を備えて構成されている。
【００２３】この実施の形態の動作について説明する
と、交流入力が無信号のとき、第１の差動対のトランジ
スタ１１、１２の電流は等しくなる。一方、第２の差動
対は、直流は正帰還するように構成されているので、ト
ランジスタ１３、１４の一方に流れる電流が他方に流れ
る電流よりも大となりその状態で安定する。従って、無
信号時に、出力が中間電位に止まることはない。
と、交流入力が無信号のとき、第１の差動対のトランジ
スタ１１、１２の電流は等しくなる。一方、第２の差動
対は、直流は正帰還するように構成されているので、ト
ランジスタ１３、１４の一方に流れる電流が他方に流れ
る電流よりも大となりその状態で安定する。従って、無
信号時に、出力が中間電位に止まることはない。
【００２４】また、交流信号については、バイパスコン
デンサの作用により正帰還がかからないので、入力感度
が鈍ることなく増幅される。
デンサの作用により正帰還がかからないので、入力感度
が鈍ることなく増幅される。
【００２５】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００２６】［実施例１］図１は、本発明の一実施例の
構成を示す図である。図１において、トランジスタ１
１、１２、抵抗２１、２２、定電流源２６からなる差動
増幅回路は、端子３１、３２を入力、端子３３、３４を
出力とする差動増幅回路である。トランジスタ１３、１
４、定電流源２５からなる差動対は、負荷抵抗２１、２
２の両端の間に存在する任意の端子３５、３６から信号
を正帰還させるようにトランジスタ１３、１４のベー
ス、コレクタが接続されている。端子３５、３６には電
源あるいはグランドとの間に交流信号をバイパスするた
めの平滑用コンデンサが接続されている。
構成を示す図である。図１において、トランジスタ１
１、１２、抵抗２１、２２、定電流源２６からなる差動
増幅回路は、端子３１、３２を入力、端子３３、３４を
出力とする差動増幅回路である。トランジスタ１３、１
４、定電流源２５からなる差動対は、負荷抵抗２１、２
２の両端の間に存在する任意の端子３５、３６から信号
を正帰還させるようにトランジスタ１３、１４のベー
ス、コレクタが接続されている。端子３５、３６には電
源あるいはグランドとの間に交流信号をバイパスするた
めの平滑用コンデンサが接続されている。
【００２７】本実施例の動作について説明する。図１に
おいて、端子３１、３２が同電位のとき、トランジスタ
１１、１２には等しい電流が流れる。トランジスタ１
３、１４よりなる差動対が存在しないときには、図７に
示した来の差動増幅回路と同様に出力３３、３４は同電
位になる。
おいて、端子３１、３２が同電位のとき、トランジスタ
１１、１２には等しい電流が流れる。トランジスタ１
３、１４よりなる差動対が存在しないときには、図７に
示した来の差動増幅回路と同様に出力３３、３４は同電
位になる。
【００２８】本実施例では、図１に示すようにトランジ
スタ１３、１４からなる差動対が、端子３５、３６の出
力を正帰還するように接続されている。従って、初期状
態でトランジスタ１３に流れる電流がトランジスタ１４
に流れる電流よりも大の場合、端子３６の電位の方が端
子３５の電位よりも低くなり、トランジスタ１３の電流
の方が大である状態で安定する。従って、出力端子３
３、３４の電位は等しくならず、この場合、出力端子３
３の方が出力端子３４よりも低電位となる。
スタ１３、１４からなる差動対が、端子３５、３６の出
力を正帰還するように接続されている。従って、初期状
態でトランジスタ１３に流れる電流がトランジスタ１４
に流れる電流よりも大の場合、端子３６の電位の方が端
子３５の電位よりも低くなり、トランジスタ１３の電流
の方が大である状態で安定する。従って、出力端子３
３、３４の電位は等しくならず、この場合、出力端子３
３の方が出力端子３４よりも低電位となる。
【００２９】その電位差は、トランジスタ１３、１４よ
りなる差動対のゲインと定電流源２５の電流値によって
決まる。
りなる差動対のゲインと定電流源２５の電流値によって
決まる。
【００３０】逆に、初期状態でトランジスタ１４に流れ
る電流がトランジスタ１３に流れる電流よりも大である
ときは、出力端子３４の方が出力端子３３より低電位と
なって安定する。
る電流がトランジスタ１３に流れる電流よりも大である
ときは、出力端子３４の方が出力端子３３より低電位と
なって安定する。
【００３１】一方、入力端子３１、３２に交流信号が入
力されると、トランジスタ３１、３２よりなる差動対に
より増幅された信号が、出力端子３３、３４から出力さ
れる。このとき、端子３５、３６には、平滑用のコンデ
ンサ２３、２４が接続されており、このコンデンサ２
３、２４の値を適切に選ぶことで、交流信号がトランジ
スタ１３、１４に帰還されることはなくなる。従って、
交流信号に対しては帰還は働かないので、差動増幅回路
として動作する。
力されると、トランジスタ３１、３２よりなる差動対に
より増幅された信号が、出力端子３３、３４から出力さ
れる。このとき、端子３５、３６には、平滑用のコンデ
ンサ２３、２４が接続されており、このコンデンサ２
３、２４の値を適切に選ぶことで、交流信号がトランジ
スタ１３、１４に帰還されることはなくなる。従って、
交流信号に対しては帰還は働かないので、差動増幅回路
として動作する。
【００３２】［実施例２］図２は、本発明の第２の実施
例の回路構成を示す図である。本実施例が、前記実施例
１と相違する点は、端子３５、３６の間にコンデンサ２
３が接続されている点である。このコンデンサ２３が無
いときは、端子３５、３６は互いに逆の位相であるの
で、図１に示したように、電源との間にコンデンサを接
続した場合や、グランドとの間にコンデンサを接続した
ものと、動作は同じである。
例の回路構成を示す図である。本実施例が、前記実施例
１と相違する点は、端子３５、３６の間にコンデンサ２
３が接続されている点である。このコンデンサ２３が無
いときは、端子３５、３６は互いに逆の位相であるの
で、図１に示したように、電源との間にコンデンサを接
続した場合や、グランドとの間にコンデンサを接続した
ものと、動作は同じである。
【００３３】［実施例３］図３は、本発明の第３の実施
例の回路構成を示す図である。図３を参照すると、本実
施例においては、図１のトランジスタ１１、１２よりな
る差動対と、トランジスタ１３、１４よりなる差動対の
エミッタを全て共通に接続して定電流源２５に接続した
ものである。こうすることによって、入力端子３１、３
２への入力が無信号のときは、トランジスタ１３、１４
よりなる差動対が強制力を持ち、入力端子３１、３２に
信号が入力されたときは、トランジスタ１１、１２から
なる差動対が強制力を持つように設定することができ
る。
例の回路構成を示す図である。図３を参照すると、本実
施例においては、図１のトランジスタ１１、１２よりな
る差動対と、トランジスタ１３、１４よりなる差動対の
エミッタを全て共通に接続して定電流源２５に接続した
ものである。こうすることによって、入力端子３１、３
２への入力が無信号のときは、トランジスタ１３、１４
よりなる差動対が強制力を持ち、入力端子３１、３２に
信号が入力されたときは、トランジスタ１１、１２から
なる差動対が強制力を持つように設定することができ
る。
【００３４】［実施例４］図４は、本発明の第４の実施
例の回路構成を示す図である。図４を参照すると、本実
施例においては、図３に示した端子３５と３６の間に、
コンデンサを接続したものであり、動作は、図３に示し
た前記実施例３と同じである。
例の回路構成を示す図である。図４を参照すると、本実
施例においては、図３に示した端子３５と３６の間に、
コンデンサを接続したものであり、動作は、図３に示し
た前記実施例３と同じである。
【００３５】［実施例５］図５は、本発明の第５の実施
例の回路構成を示す図である。図５を参照すると、本実
施例は、図１に示した差動増幅回路の前段に、トランジ
スタ４１、４２、負荷抵抗４３、４４及び定電流源から
なる差動増幅回路を一段設けたものであり、動作は図１
と同じである。
例の回路構成を示す図である。図５を参照すると、本実
施例は、図１に示した差動増幅回路の前段に、トランジ
スタ４１、４２、負荷抵抗４３、４４及び定電流源から
なる差動増幅回路を一段設けたものであり、動作は図１
と同じである。
【００３６】［実施例６］図６は、本発明の第６の実施
例の回路構成を示す図である。図６を参照すると、図３
に示した差動増幅回路の前段に、トランジスタ４１、４
２、負荷抵抗４３、４４及び定電流源からなる差動増幅
回路を一段設けたもので、その動作は、基本的に、図３
に示した差動増幅回路と同じである。
例の回路構成を示す図である。図６を参照すると、図３
に示した差動増幅回路の前段に、トランジスタ４１、４
２、負荷抵抗４３、４４及び定電流源からなる差動増幅
回路を一段設けたもので、その動作は、基本的に、図３
に示した差動増幅回路と同じである。
【００３７】なお、図６において、抵抗２７は、交流信
号が入力されたときに前段の増幅回路の出力の強制力を
高める働きをする。
号が入力されたときに前段の増幅回路の出力の強制力を
高める働きをする。
【００３８】図７に、図６に示した第６の実施例の差動
増幅回路の動作波形を示す。電源電圧２Ｖ、０ｎｓ（ナ
ノ秒）から１ｎｓまでは無信号状態、１ｎｓ以降は振幅
０．２Ｖｐｐ周波数５００ＭＨｚの信号を入力した。そ
のときの出力波形を示したものであるが、無信号時は、
１．９７Ｖと１．８８Ｖ程度の出力で安定している。そ
して５００ＭＨｚの正弦波が入力されると、平滑用コン
デンサがあるため、瞬時には安定しないが、この場合、
６ｎｓ以降は、オフセットのない増幅出力が得られてい
る。
増幅回路の動作波形を示す。電源電圧２Ｖ、０ｎｓ（ナ
ノ秒）から１ｎｓまでは無信号状態、１ｎｓ以降は振幅
０．２Ｖｐｐ周波数５００ＭＨｚの信号を入力した。そ
のときの出力波形を示したものであるが、無信号時は、
１．９７Ｖと１．８８Ｖ程度の出力で安定している。そ
して５００ＭＨｚの正弦波が入力されると、平滑用コン
デンサがあるため、瞬時には安定しないが、この場合、
６ｎｓ以降は、オフセットのない増幅出力が得られてい
る。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００４０】本発明の第１の効果は、プリスケーラの入
力アンプに用いた場合、無信号時にプリスケーラのデー
タスルーによる自励発振を防ぐことができる、というこ
とである。
力アンプに用いた場合、無信号時にプリスケーラのデー
タスルーによる自励発振を防ぐことができる、というこ
とである。
【００４１】その理由は、本発明においては、無信号時
に出力が中間電位に安定せず、非反転出力、反転出力が
ハイレベル、ローレベルの何れかに安定し、このため、
クロック入力につながっているプリスケーラのフリップ
フロップに本発明の差動増幅回路を用いた場合に、デー
タスルーを起こさないためである。
に出力が中間電位に安定せず、非反転出力、反転出力が
ハイレベル、ローレベルの何れかに安定し、このため、
クロック入力につながっているプリスケーラのフリップ
フロップに本発明の差動増幅回路を用いた場合に、デー
タスルーを起こさないためである。
【００４２】本発明の第２の効果は、シュミット回路の
ように、入力感度が劣化しない、ということである。
ように、入力感度が劣化しない、ということである。
【００４３】その理由は、本発明においては、直流は正
帰還しているが、交流信号についてはバイパスコンデン
サにより、帰還量が少なくなっているためである。
帰還しているが、交流信号についてはバイパスコンデン
サにより、帰還量が少なくなっているためである。
【図１】本発明の第１の実施例の回路構成を示す図であ
る。
る。
【図２】本発明の第２の実施例の回路構成を示す図であ
る。
る。
【図３】本発明の第３の実施例の回路構成を示す図であ
る。
る。
【図４】本発明の第４の実施例の回路構成を示す図であ
る。
る。
【図５】本発明の第５の実施例の回路構成を示す図であ
る。
る。
【図６】本発明の第６の実施例の回路構成を示す図であ
る。
る。
【図７】本発明の第６の実施例の回動作波形を示す図で
ある。
ある。
【図８】従来の差動増幅回路の回路構成を示す図であ
る。
る。
【図９】従来の差動増幅回路の別の回路構成を示す図で
ある。
ある。
１１〜１４ トランジスタ ２１、２２、２７ 抵抗 ２３、２４ コンデンサ ２５、２６ 定電流源 ３１〜３６ 端子
Claims (9)
- 【請求項１】交流信号をベース入力としコレクタがそれ
ぞれ負荷抵抗を介して電源に接続されるとともに出力端
子に接続されている第１の差動トランジスタ対と、前記
第１の差動トランジスタ対の前記各負荷抵抗の両端間に
ある端子にベースがそれぞれ接続されている第２の差動
トランジスタ対と、を備え、前記第２の差動トランジス
タ対をなす一のトランジスタのコレクタは他のトランジ
スタのベースと交差接続されており、更に、前記各負荷
抵抗の両端間にある端子の交流信号をバイパスするコン
デンサを備えたことを特徴とする差動増幅回路。 - 【請求項２】コレクタがそれぞれ第１、第２の抵抗を介
して高電位側電源に接続されるとともに、それぞれ第
１、第２の出力端子に接続され、ベースがそれぞれ第
１、第２の入力端子に接続され、エミッタが互いに接続
されて第１の定電流源を介して低電位側電源に接続され
た第１、第２のトランジスタと、 エミッタが互いに接続されて第２の定電流源を介して低
電位側電源に接続された第３、第４のトランジスタと、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と、 前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と、 前記第１の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第１のコンデンサと、 前記第２の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第２のコンデンサと、 を備え、 前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力されることを特徴と
する差動増幅回路。 - 【請求項３】コレクタがそれぞれ第１、第２の抵抗を介
して高電位側電源に接続されるとともに、それぞれ第
１、第２の出力端子に接続され、ベースがそれぞれ第
１、第２の入力端子に接続され、エミッタが互いに接続
されて第１の定電流源を介して低電位側電源に接続され
た第１、第２のトランジスタと、エミッタが互いに接続されて第２の定電流源を介して低
電位側電源に接続された第３、第４のトランジスタと、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と 、前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と 、前記第１の端子と前記第２の端子との間に接続された第
１のコンデンサと 、を備え 、前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力される ことを特徴と
する差動増幅回路。 - 【請求項４】コレクタがそれぞれ第１、第２の抵抗を介
して高電位側電源に接続されるとともに、それぞれ第
１、第２の出力端子に接続され、ベースがそれぞれ第
１、第２の入力端子に接続され、エミッタが互いに接続
された第１、第２のトランジスタと、エミッタが前記第１、第２のトランジスタのエミッタと
共通に接続された第３、第４のトランジスタと、を備
え、 前記第１乃至第４のトランジスタの共通接続されたエミ
ッタは定電流源を介して低電位側電源に接続され、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と 、前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と、 前記第１の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第１のコンデンサと、 前記第２の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第２のコンデンサと 、を備え、 前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力される ことを特徴と
する差動増幅回路。 - 【請求項５】コレクタがそれぞれ第１、第２の抵抗を介
して高電位側電源に接続されるとともに、それぞれ第
１、第２の出力端子に接続され、ベースがそれぞれ第
１、第２の入力端子に接続され、エミッタが互いに接続
された第１、第２のトランジスタと、エミッタが前記第１、第２のトランジスタのエミッタと
共通に接続された第３、第４のトランジスタと、を備
え、 前記第１乃至第４のトランジスタの共通接続されたエミ
ッタは定電流源を介して低電位側電源に接続され、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と 、前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と、 前記第１の端子と前記第２の端子との間に接続された第
１のコンデンサと、 を備え、 前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力される ことを特徴と
する差動増幅回路。 - 【請求項６】１段の差動回路あるいは２段以上の多段差
動回路を備え、前記１段目の差動回路の入力を第１、第
２の入力端子とし、コレクタがそれぞれ第１、第２の抵抗を介して高電位側
電源に接続されるとともに、それぞれ第１、第２の出力
端子に接続され、ベースが、前記１段の差動回路あるい
は２段以上の多段差動回路の出力に接続され、エミッタ
が互いに接続されて第１の定電流源を介して低電位側電
源に接続された第１、第２のトランジスタと 、エミッタが互いに接続されて第２の定電流源を介して低
電位側電源に接続された第３、第４のトランジスタと、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と 、前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と、 前記第１の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第１のコンデンサと、 前記第２の端子と前記高電位側電源あるいは低電位側電
源の間に接続された第２のコンデンサと、 を備え、 前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力される ことを特徴と
する差動増幅回路。 - 【請求項７】互い接続された前記第１、第２抵抗の前記
高電位側の端子と、前記高電位側電源との間に、更に第
３の抵抗が接続されていることを特徴とする請求項６の
差動増幅回路。 - 【請求項８】前記第１、第２の入力端子には、直流バイ
アス供給手段の出力が接続され、一方よりコンデンサを
介して交流信号が入力されることを特徴とする請求項２
乃至７のいずれか一に記載の差動増幅回路。 - 【請求項９】１段の差動回路あるいは２段以上の多段差
動回路を備え、前記１段目の差動回路の入力を第１、第
２の入力端子とし、コレクタがそれぞれ第１、第２の抵抗を介して高電位側
電源に接続されるとともに、それぞれ第１、第２の出力
端子に接続され、ベースが、前記１段の差動回路あるい
は２段以上の多段差動回路の出力に接続され、エミッタ
が互いに接続されて第１の定電流源を介して低電位側電
源に接続された第１、第２のトランジスタと 、エミッタが互いに接続されて第２の定電流源を介して低
電位側電源に接続された第３、第４のトランジスタと、 前記第３のトランジスタのベースと第４のトランジスタ
のコレクタが共に接続される端子であって前記第１の抵
抗の両端の間の任意の点に存在する第１の端子と 、前記第４トランジスタのベースと前記第３のトランジス
タのコレクタが共に接続される端子であって前記第２の
抵抗の両端の間の任意の点に存在する第２の端子と、 前記第１の端子と前記第２の端子との間に接続された第
１のコンデンサと、 を備え、 前記第１、第２の入力端子より信号が入力され、前記第
１、第２の出力端子から信号が出力されることを特徴と
する差動増幅回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09122987A JP3097598B2 (ja) | 1997-04-25 | 1997-04-25 | 差動増幅回路 |
| US09/065,856 US5917377A (en) | 1997-04-25 | 1998-04-24 | Differential amplifier circuit |
| GB9808844A GB2324666B (en) | 1997-04-25 | 1998-04-24 | Differential amplifier circuit |
| AU63610/98A AU736474B2 (en) | 1997-04-25 | 1998-04-24 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09122987A JP3097598B2 (ja) | 1997-04-25 | 1997-04-25 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303660A JPH10303660A (ja) | 1998-11-13 |
| JP3097598B2 true JP3097598B2 (ja) | 2000-10-10 |
Family
ID=14849498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09122987A Expired - Fee Related JP3097598B2 (ja) | 1997-04-25 | 1997-04-25 | 差動増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5917377A (ja) |
| JP (1) | JP3097598B2 (ja) |
| AU (1) | AU736474B2 (ja) |
| GB (1) | GB2324666B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529048B2 (en) * | 2001-03-29 | 2003-03-04 | Texas Instruments Incorporated | Dynamic slew-rate booster for CMOS-opamps |
| DE602004026841D1 (de) * | 2004-05-31 | 2010-06-10 | St Microelectronics Srl | Vorteilerstufe für Hochfrequenzanwendungen |
| US20130043924A1 (en) * | 2011-08-16 | 2013-02-21 | The Aerospace Corporation | Systems, Methods, and Apparatus for High-Speed Signal Buffer Circuitry |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3843934A (en) * | 1973-01-31 | 1974-10-22 | Advanced Micro Devices Inc | High speed transistor difference amplifier |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| JPH04211508A (ja) * | 1990-06-15 | 1992-08-03 | Toshiba Corp | 積分回路 |
| US5345346A (en) * | 1993-03-30 | 1994-09-06 | Vtc Inc. | Positive feedback low input capacitance differential amplifier |
-
1997
- 1997-04-25 JP JP09122987A patent/JP3097598B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-24 US US09/065,856 patent/US5917377A/en not_active Expired - Fee Related
- 1998-04-24 GB GB9808844A patent/GB2324666B/en not_active Expired - Fee Related
- 1998-04-24 AU AU63610/98A patent/AU736474B2/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| GB2324666A (en) | 1998-10-28 |
| US5917377A (en) | 1999-06-29 |
| JPH10303660A (ja) | 1998-11-13 |
| AU736474B2 (en) | 2001-07-26 |
| GB9808844D0 (en) | 1998-06-24 |
| AU6361098A (en) | 1998-10-29 |
| GB2324666B (en) | 2001-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6285262B1 (en) | Frequency divider, a phase lock oscillator and a flip-flop circuit using the frequency divider | |
| US5652549A (en) | Integrated circuit ring oscillator having line driver with double line feedback | |
| JP3586172B2 (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JP2010245879A (ja) | 位相同期回路 | |
| JP3097598B2 (ja) | 差動増幅回路 | |
| JP2007521704A (ja) | 周波数逓倍回路及び周波数逓倍方法 | |
| JP2782963B2 (ja) | 増幅回路 | |
| US6046639A (en) | Amplifier/oscillator circuit with common-emitter amplifier and differential amplifier | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| Razavi et al. | A 6 GHz 60 mW BiCMOS phase-locked loop with 2 V supply | |
| US5631590A (en) | Synchronized clock signal regenerating circuit | |
| JP2880013B2 (ja) | クロック発振回路及びクロック抽出回路 | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| JP3460876B2 (ja) | 半導体装置 | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| US6950482B2 (en) | Phase detector circuit for a phase control loop | |
| JP2940761B2 (ja) | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP3221452B2 (ja) | 電圧／電流変換回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| JP2001085994A (ja) | 電圧制御発振回路 | |
| JPH10173493A (ja) | 非線形回路及びそれを用いた回路 | |
| JP2003283269A (ja) | 差動増幅回路 | |
| JP2707955B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000711 |
|
| LAPS | Cancellation because of no payment of annual fees |