JP2001085994A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JP2001085994A JP2001085994A JP25894399A JP25894399A JP2001085994A JP 2001085994 A JP2001085994 A JP 2001085994A JP 25894399 A JP25894399 A JP 25894399A JP 25894399 A JP25894399 A JP 25894399A JP 2001085994 A JP2001085994 A JP 2001085994A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase input
- phase
- positive
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】耐ノイズ性を向上させ、最適な動作周波数範囲
に設定することが容易で各種のＩＣ回路に共通なＶＣＯ
として使用可能なＶＣＯを提供することにある。 【解決手段】共通の電力受給ラインに接続された複数の
差動増幅器の正相出力が次段の正相入力に、逆相出力が
次段の逆相入力にそれぞれ接続された多段従属接続の差
動増幅回路と、制御信号に応じてＯＮ／ＯＦＦして差動
増幅回路の各段の正相出力を初段の逆相入力に、逆相出
力を初段の正相入力に帰還させてリング発振回路を形成
するスイッチ回路とを備え、制御電圧信号を受けてこれ
に応じた電圧の電力を電力受給ラインに供給し、制御信
号に応じて多段従属接続の帰還段数が選択されるもので
ある。
に設定することが容易で各種のＩＣ回路に共通なＶＣＯ
として使用可能なＶＣＯを提供することにある。 【解決手段】共通の電力受給ラインに接続された複数の
差動増幅器の正相出力が次段の正相入力に、逆相出力が
次段の逆相入力にそれぞれ接続された多段従属接続の差
動増幅回路と、制御信号に応じてＯＮ／ＯＦＦして差動
増幅回路の各段の正相出力を初段の逆相入力に、逆相出
力を初段の正相入力に帰還させてリング発振回路を形成
するスイッチ回路とを備え、制御電圧信号を受けてこれ
に応じた電圧の電力を電力受給ラインに供給し、制御信
号に応じて多段従属接続の帰還段数が選択されるもので
ある。
Description
【０００１】
【発明の属する技術分野】この発明は、電圧制御発振回
路（ＶＣＯ）に関し、詳しくは、パーソナルコンピュー
タにおけるクロックの発生とか、オーディオ機器や映像
機器等の信号処理回路におけるＰＬＬ制御ループなどで
使用されるＶＣＯにおいて、耐ノイズ性を向上させ、最
適な動作周波数範囲に設定することが容易で各種のＩＣ
回路に共通なＶＣＯとして使用可能なＶＣＯに関する。
路（ＶＣＯ）に関し、詳しくは、パーソナルコンピュー
タにおけるクロックの発生とか、オーディオ機器や映像
機器等の信号処理回路におけるＰＬＬ制御ループなどで
使用されるＶＣＯにおいて、耐ノイズ性を向上させ、最
適な動作周波数範囲に設定することが容易で各種のＩＣ
回路に共通なＶＣＯとして使用可能なＶＣＯに関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータのクロッ
クの発生、オーディオ機器における周波数シンセサイ
ザ、ＦＭ検波回路、また、ＶＴＲ等の映像機器における
映像検波回路、位相検波回路などでは、ＩＣに内蔵され
る形でＰＬＬ制御ループにＶＣＯが設けれている。その
ＶＣＯの一例を図２に示す。図において、１は、ＩＣの
内部に設けられたＶＣＯであって、発振周波数制御回路
２と、リング発振器３とから構成されている。なお、８
ａは、ＶＣＯ１の制御電圧端子であり、８ｂは、その出
力端子、そして９は、位相比較回路，低域フィルタ、デ
バイダーなどで構成されるＰＬＬループ回路である。発
振周波数制御回路２は、電圧／電流変換回路であって、
入力端子８ａの制御電圧に応じた電流値をリング発振器
３に供給する。これは、ゲートが接続されたｐ型のＭＯ
ＳＦＥＴ４ａ，４ｂからなるカレントミラー回路４と、
ダイオード接続されたＭＯＳＦＥＴ４ａの下流に設けら
れたｎ型のＭＯＳＦＥＴ４ｃ、そしてＭＯＳＦＥＴ４ｂ
の下流に接続された発振回路３とからなる。なお、ＭＯ
ＳＦＥＴ４ａ，４ｂは、そのソース側が電源ラインＶDD
に接続され、ＦＥＴ４ｃのソースは接地され、そのゲー
トに入力端子８ａを介して制御電圧信号を受ける。
クの発生、オーディオ機器における周波数シンセサイ
ザ、ＦＭ検波回路、また、ＶＴＲ等の映像機器における
映像検波回路、位相検波回路などでは、ＩＣに内蔵され
る形でＰＬＬ制御ループにＶＣＯが設けれている。その
ＶＣＯの一例を図２に示す。図において、１は、ＩＣの
内部に設けられたＶＣＯであって、発振周波数制御回路
２と、リング発振器３とから構成されている。なお、８
ａは、ＶＣＯ１の制御電圧端子であり、８ｂは、その出
力端子、そして９は、位相比較回路，低域フィルタ、デ
バイダーなどで構成されるＰＬＬループ回路である。発
振周波数制御回路２は、電圧／電流変換回路であって、
入力端子８ａの制御電圧に応じた電流値をリング発振器
３に供給する。これは、ゲートが接続されたｐ型のＭＯ
ＳＦＥＴ４ａ，４ｂからなるカレントミラー回路４と、
ダイオード接続されたＭＯＳＦＥＴ４ａの下流に設けら
れたｎ型のＭＯＳＦＥＴ４ｃ、そしてＭＯＳＦＥＴ４ｂ
の下流に接続された発振回路３とからなる。なお、ＭＯ
ＳＦＥＴ４ａ，４ｂは、そのソース側が電源ラインＶDD
に接続され、ＦＥＴ４ｃのソースは接地され、そのゲー
トに入力端子８ａを介して制御電圧信号を受ける。
【０００３】リング発振器３は、ＭＯＳＦＥＴ４ｂの出
力であるドレインから導出された電力受給ラインＶｐと
グランドＧＮＤ間に接続された３段のインバータからな
る。各インバータは、ｐ型のＭＯＳＦＥＴとｎ型のＭＯ
ＳＦＥＴとを積上げ接続したＣＭＯＳのインバータ５，
６，７であって、これらが３段従属接続（カスケード接
続）されてその出力端子８ｂ（最終段インバータ７の出
力端子）が入力側の初段インバータ５の入力端子に接続
され、これにより発振回路が形成されている。この種の
ＶＣＯとして出願人による、特開平１０−２００３８２
号「低電圧駆動の電圧制御発振回路」の出願がある。
力であるドレインから導出された電力受給ラインＶｐと
グランドＧＮＤ間に接続された３段のインバータからな
る。各インバータは、ｐ型のＭＯＳＦＥＴとｎ型のＭＯ
ＳＦＥＴとを積上げ接続したＣＭＯＳのインバータ５，
６，７であって、これらが３段従属接続（カスケード接
続）されてその出力端子８ｂ（最終段インバータ７の出
力端子）が入力側の初段インバータ５の入力端子に接続
され、これにより発振回路が形成されている。この種の
ＶＣＯとして出願人による、特開平１０−２００３８２
号「低電圧駆動の電圧制御発振回路」の出願がある。
【０００４】
【発明が解決しようとする課題】パーソナルコンピュー
タをはじめとしてオーディオ機器や映像機器では、携帯
型や省電力化が進み、電源電圧が５Ｖから３．３Ｖへと
低下し、さらに最近では、その動作クロック周波数も高
くなる傾向にある。そのために、高周波ノイズにより誤
動作してクロックの周期が一時的にずれ、安定性に欠け
る問題がある。さらに、ＩＣにＶＣＯを内蔵する都度、
そのときの用途に応じて発振周波数に対応した段数のリ
ング発振回路を設計することが必要となり、実際に動作
したときには設計値とにずれが生じて、その動作範囲を
調整しなければならない問題がある。この発明は、この
ような従来技術の問題点を解決するものであって、耐ノ
イズ性を向上させ、最適な動作周波数範囲に設定するこ
とが容易で各種のＩＣ回路に共通なＶＣＯとして使用可
能なＶＣＯを提供することにある。
タをはじめとしてオーディオ機器や映像機器では、携帯
型や省電力化が進み、電源電圧が５Ｖから３．３Ｖへと
低下し、さらに最近では、その動作クロック周波数も高
くなる傾向にある。そのために、高周波ノイズにより誤
動作してクロックの周期が一時的にずれ、安定性に欠け
る問題がある。さらに、ＩＣにＶＣＯを内蔵する都度、
そのときの用途に応じて発振周波数に対応した段数のリ
ング発振回路を設計することが必要となり、実際に動作
したときには設計値とにずれが生じて、その動作範囲を
調整しなければならない問題がある。この発明は、この
ような従来技術の問題点を解決するものであって、耐ノ
イズ性を向上させ、最適な動作周波数範囲に設定するこ
とが容易で各種のＩＣ回路に共通なＶＣＯとして使用可
能なＶＣＯを提供することにある。
【０００５】
【課題を解決するための手段】このような目的を達成す
るこの発明のＶＣＯの特徴は、共通の電力受給ラインに
接続された複数の差動増幅器の正相出力が次段の正相入
力に、逆相出力が次段の逆相入力にそれぞれ接続された
多段従属接続の差動増幅回路と、制御信号に応じてＯＮ
／ＯＦＦして差動増幅回路の各段のうち選択された段の
正相出力を初段の逆相入力に、逆相出力を初段の正相入
力に帰還させてリング発振回路を形成するスイッチ回路
とを備え、制御電圧信号を受けてこれに応じた電圧の電
力を電力受給ラインに供給し、制御信号に応じて多段従
属接続の帰還段数が選択されるものである。
るこの発明のＶＣＯの特徴は、共通の電力受給ラインに
接続された複数の差動増幅器の正相出力が次段の正相入
力に、逆相出力が次段の逆相入力にそれぞれ接続された
多段従属接続の差動増幅回路と、制御信号に応じてＯＮ
／ＯＦＦして差動増幅回路の各段のうち選択された段の
正相出力を初段の逆相入力に、逆相出力を初段の正相入
力に帰還させてリング発振回路を形成するスイッチ回路
とを備え、制御電圧信号を受けてこれに応じた電圧の電
力を電力受給ラインに供給し、制御信号に応じて多段従
属接続の帰還段数が選択されるものである。
【０００６】
【発明の実施の形態】このように、正相、逆相の２位相
で入出力を従属接続した多段の差動増幅器によりリング
発振回路を構成してその電力受給ラインの電圧で発振周
波数を制御するようにする。これにより２位相での循環
ループが形成されるので、耐ノイズ性が向上する。しか
も、制御信号に応じてフィードバックする接続段数の切
換えができるので、電圧−周波数特性を特定のステップ
刻みで変更できる。その結果、用途に応じて発振周波数
を最適な動作周波数範囲に容易に設定することができ、
低い電源電圧の回路であっても、ノイズに影響されにく
く、各種の回路に共通に使用可能で、ＩＣ化に適したＰ
ＬＬ回路を実現することができる。
で入出力を従属接続した多段の差動増幅器によりリング
発振回路を構成してその電力受給ラインの電圧で発振周
波数を制御するようにする。これにより２位相での循環
ループが形成されるので、耐ノイズ性が向上する。しか
も、制御信号に応じてフィードバックする接続段数の切
換えができるので、電圧−周波数特性を特定のステップ
刻みで変更できる。その結果、用途に応じて発振周波数
を最適な動作周波数範囲に容易に設定することができ、
低い電源電圧の回路であっても、ノイズに影響されにく
く、各種の回路に共通に使用可能で、ＩＣ化に適したＰ
ＬＬ回路を実現することができる。
【０００７】
【実施例】図１は、この発明のＶＣＯを適用した一実施
例のＰＬＬ回路の説明図である。図１において、１０
は、ＰＬＬ回路であり、１１は、その発振周波数制御回
路、１２は、ＶＣＯのリング発振回路、１３は、位相比
較回路、１４は、チャージポンプ回路、１５は、ローパ
スフィルタ（ＬＰＦ）、そして、１６は、コントローラ
である。発振周波数制御回路１１は、ボルテージフォロ
アであって、その出力は、リング発振回路１２の電源ラ
インＶDDに接続されている。リング発振回路１２は、差
動増幅器１２ａ，１２，…１２ｎをｎ段（ただしｎは２
以上の整数）従属接続した回路からなる。各段の正相出
力は、次段正相入力に入力され、各段の逆相出力は、次
段逆相入力に入力されている。そして、各段の正相出力
は、伝送ゲート（アナログスイッチ）１７ａ，１７ｂ，
…１７ｎを介して初段の差動増幅器１２ａの逆相入力に
入力され、各段の逆相出力は、伝送ゲート（アナログス
イッチ）１８ａ，１８ｂ，…１８ｎを介して初段の差動
増幅器１２ａの正相入力に入力されている。ここで、差
動増幅器１２ａ，１２，…１２ｎは、それぞれ増幅率１
の全帰還アンプであって、その各アンプの構成は、ＭＯ
ＳＦＥＴにより構成されても、また、バイポーラトラン
ジスタにより構成されてもよい。
例のＰＬＬ回路の説明図である。図１において、１０
は、ＰＬＬ回路であり、１１は、その発振周波数制御回
路、１２は、ＶＣＯのリング発振回路、１３は、位相比
較回路、１４は、チャージポンプ回路、１５は、ローパ
スフィルタ（ＬＰＦ）、そして、１６は、コントローラ
である。発振周波数制御回路１１は、ボルテージフォロ
アであって、その出力は、リング発振回路１２の電源ラ
インＶDDに接続されている。リング発振回路１２は、差
動増幅器１２ａ，１２，…１２ｎをｎ段（ただしｎは２
以上の整数）従属接続した回路からなる。各段の正相出
力は、次段正相入力に入力され、各段の逆相出力は、次
段逆相入力に入力されている。そして、各段の正相出力
は、伝送ゲート（アナログスイッチ）１７ａ，１７ｂ，
…１７ｎを介して初段の差動増幅器１２ａの逆相入力に
入力され、各段の逆相出力は、伝送ゲート（アナログス
イッチ）１８ａ，１８ｂ，…１８ｎを介して初段の差動
増幅器１２ａの正相入力に入力されている。ここで、差
動増幅器１２ａ，１２，…１２ｎは、それぞれ増幅率１
の全帰還アンプであって、その各アンプの構成は、ＭＯ
ＳＦＥＴにより構成されても、また、バイポーラトラン
ジスタにより構成されてもよい。
【０００８】伝送ゲート１７ａ，１７ｂ，…１７ｎのＯ
Ｎ／ＯＦＦは、コントローラ１６から出力される、総接
続段数に対応するｎビットの制御信号Ｓにより制御され
る。この制御信号Ｓのうちの帰還段数に対応する段のビ
ットが“１”に、その他のビットが“０”に設定される
ことでリング発振回路としての帰還段数が決定される。
これにより、その帰還段数に対応する周波数での発振が
行われ、初段の差動増幅器１２ａの出力が接続された出
力端子１０ａから発振出力が取り出されてＶＣＯの出力
の一部としてそれが位相比較回路１３に入力される。位
相比較回路１３においては、ＶＣＯの出力を入力端子１
３ａに受け、基準となるリファレンスクロックＣＬＫあ
るいはＰＬＬロックすべき入力信号を入力端子１３ｂに
受ける。この位相比較回路１３において得られた位相比
較の結果信号はチャージポンプ回路１４に加えられ、チ
ャージポンプ回路１４が動作して充放電信号を発生し、
この充放電信号がローパスフィルタ（ＬＰＦ）１５で積
分されて制御電圧信号となる。この制御電圧信号は、発
振周波数制御回路１１に加えられてリング発振回路１２
の電源ラインＶDDに供給される。これにより位相比較回
路１３の入力端子１３ｂの信号（ＣＬＫ）に同期するよ
うにリング発振回路１２の発振が制御される。
Ｎ／ＯＦＦは、コントローラ１６から出力される、総接
続段数に対応するｎビットの制御信号Ｓにより制御され
る。この制御信号Ｓのうちの帰還段数に対応する段のビ
ットが“１”に、その他のビットが“０”に設定される
ことでリング発振回路としての帰還段数が決定される。
これにより、その帰還段数に対応する周波数での発振が
行われ、初段の差動増幅器１２ａの出力が接続された出
力端子１０ａから発振出力が取り出されてＶＣＯの出力
の一部としてそれが位相比較回路１３に入力される。位
相比較回路１３においては、ＶＣＯの出力を入力端子１
３ａに受け、基準となるリファレンスクロックＣＬＫあ
るいはＰＬＬロックすべき入力信号を入力端子１３ｂに
受ける。この位相比較回路１３において得られた位相比
較の結果信号はチャージポンプ回路１４に加えられ、チ
ャージポンプ回路１４が動作して充放電信号を発生し、
この充放電信号がローパスフィルタ（ＬＰＦ）１５で積
分されて制御電圧信号となる。この制御電圧信号は、発
振周波数制御回路１１に加えられてリング発振回路１２
の電源ラインＶDDに供給される。これにより位相比較回
路１３の入力端子１３ｂの信号（ＣＬＫ）に同期するよ
うにリング発振回路１２の発振が制御される。
【０００９】このリング発振回路１２の発振周波数の範
囲は、その差動増幅器の接続段数をコントローラ１６か
らの制御信号により選択することで設定できる。そこ
で、このＶＣＯでは用途に応じて外部からこの制御信号
を設定するようにすることで最適な動作周波数範囲にＶ
ＣＯの発振周波数を選択することができる。この選択さ
れた動作周波数範囲において供給される電源電圧に応じ
てリング発振回路１２はその発振周波数が制御される。
なお、図１のＰＬＬ回路においては、必要に応じて、入
力端子１３ａ、１３ｂの手前に分周回路を設けてもよ
い。ここでは、用途に応じて最適周波数が選択できるの
で、 その分周比率を低減できる効果がある。その分、
発振周波数を安定化させることができる。ところで、こ
の実施例では、リング発振回路１２の接続形態が正相側
と逆相側との二重のフィードバックループとなって発振
動作がなされる。これにより、図２に示すような１本の
フィードバックループで発振するリング発振回路よりも
耐ノイズ性が向上し、低電圧駆動であっても、安定した
発振周波数の出力が得られる。
囲は、その差動増幅器の接続段数をコントローラ１６か
らの制御信号により選択することで設定できる。そこ
で、このＶＣＯでは用途に応じて外部からこの制御信号
を設定するようにすることで最適な動作周波数範囲にＶ
ＣＯの発振周波数を選択することができる。この選択さ
れた動作周波数範囲において供給される電源電圧に応じ
てリング発振回路１２はその発振周波数が制御される。
なお、図１のＰＬＬ回路においては、必要に応じて、入
力端子１３ａ、１３ｂの手前に分周回路を設けてもよ
い。ここでは、用途に応じて最適周波数が選択できるの
で、 その分周比率を低減できる効果がある。その分、
発振周波数を安定化させることができる。ところで、こ
の実施例では、リング発振回路１２の接続形態が正相側
と逆相側との二重のフィードバックループとなって発振
動作がなされる。これにより、図２に示すような１本の
フィードバックループで発振するリング発振回路よりも
耐ノイズ性が向上し、低電圧駆動であっても、安定した
発振周波数の出力が得られる。
【００１０】以上説明したきたが、実施例では、発振周
波数の範囲を決定するリング発振回路の帰還段数をコン
トローラからの制御信号に応じて設定しているが、これ
は、不揮発性メモリあるいは不揮発性のレジスタ、ディ
ップスイッチ等により帰還段数を設定するデータを用途
に応じて外部から発生するようにすることができる。
波数の範囲を決定するリング発振回路の帰還段数をコン
トローラからの制御信号に応じて設定しているが、これ
は、不揮発性メモリあるいは不揮発性のレジスタ、ディ
ップスイッチ等により帰還段数を設定するデータを用途
に応じて外部から発生するようにすることができる。
【００１１】
【発明の効果】以上説明してきたが、この発明にあって
は、正相、逆相の２位相で入出力を従属接続した多段の
差動増幅器によりリング発振回路を構成してその電力受
給ラインの電圧で発振周波数を制御するようにする。こ
れにより２位相での循環ループが形成されるので、耐ノ
イズ性が向上する。しかも、制御信号に応じてフィード
バックする接続段数の切換えができるので、電圧−周波
数特性を特定のステップ刻みで変更できる。その結果、
用途に応じて発振周波数を最適な動作周波数範囲に容易
に設定することができ、低い電源電圧の回路であって
も、ノイズに影響されにくく、各種の回路に共通に使用
可能で、ＩＣ化に適したＰＬＬ回路を実現することがで
きる。
は、正相、逆相の２位相で入出力を従属接続した多段の
差動増幅器によりリング発振回路を構成してその電力受
給ラインの電圧で発振周波数を制御するようにする。こ
れにより２位相での循環ループが形成されるので、耐ノ
イズ性が向上する。しかも、制御信号に応じてフィード
バックする接続段数の切換えができるので、電圧−周波
数特性を特定のステップ刻みで変更できる。その結果、
用途に応じて発振周波数を最適な動作周波数範囲に容易
に設定することができ、低い電源電圧の回路であって
も、ノイズに影響されにくく、各種の回路に共通に使用
可能で、ＩＣ化に適したＰＬＬ回路を実現することがで
きる。
【図１】図１は、この発明のＶＣＯを適用した一実施例
のＰＬＬ回路の説明図である。
のＰＬＬ回路の説明図である。
【図２】図２は、従来の他のＩＣ化されたＶＣＯの回路
図である。
図である。
１…ＶＣＯ、２，１１…発振周波数制御回路、４…カレ
ントミラー回路、５、６、７…インバータ、９…ＰＬＬ
ループ回路、１０…ＰＬＬ回路、３,１２…リング発振
器、１２ａ，１２，１２ｎ…差動増幅器、１７ａ，１７
ｂ，１７ｎ，１８ａ，１８７ｂ，１８ｎ…伝送ゲート、
１３…位相比較回路、１４…チャージポンプ回路、１５
…ローパスフィルタ（ＬＰＦ）、１６…コントローラ。
ントミラー回路、５、６、７…インバータ、９…ＰＬＬ
ループ回路、１０…ＰＬＬ回路、３,１２…リング発振
器、１２ａ，１２，１２ｎ…差動増幅器、１７ａ，１７
ｂ，１７ｎ，１８ａ，１８７ｂ，１８ｎ…伝送ゲート、
１３…位相比較回路、１４…チャージポンプ回路、１５
…ローパスフィルタ（ＬＰＦ）、１６…コントローラ。
Claims (1)
- 【請求項１】共通の電力受給ラインに接続された複数の
差動増幅器の正相出力が次段の正相入力に、逆相出力が
次段の逆相入力にそれぞれ接続された多段従属接続の差
動増幅回路と、制御信号に応じてＯＮ／ＯＦＦして前記
差動増幅回路の各段のうち選択された段の正相出力を初
段の逆相入力に、逆相出力を初段の正相入力に帰還させ
てリング発振回路を形成するスイッチ回路とを備え、制
御電圧信号を受けてこれに応じた電圧の電力を前記電力
受給ラインに供給し、前記制御信号に応じて前記多段従
属接続の帰還段数が選択されることを特徴とする電圧制
御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25894399A JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25894399A JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085994A true JP2001085994A (ja) | 2001-03-30 |
| JP3769718B2 JP3769718B2 (ja) | 2006-04-26 |
Family
ID=17327200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25894399A Expired - Fee Related JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769718B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020083A (ja) * | 2003-06-23 | 2005-01-20 | Renesas Technology Corp | クロック発生回路 |
| US7078978B2 (en) | 2003-06-11 | 2006-07-18 | Rohm Co., Ltd. | Ring oscillator circuit |
| JP2015522242A (ja) * | 2012-07-09 | 2015-08-03 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 電荷ポンプ調整回路 |
-
1999
- 1999-09-13 JP JP25894399A patent/JP3769718B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078978B2 (en) | 2003-06-11 | 2006-07-18 | Rohm Co., Ltd. | Ring oscillator circuit |
| JP2005020083A (ja) * | 2003-06-23 | 2005-01-20 | Renesas Technology Corp | クロック発生回路 |
| JP4660076B2 (ja) * | 2003-06-23 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
| JP2015522242A (ja) * | 2012-07-09 | 2015-08-03 | シランナ・セミコンダクター・ユー・エス・エイ・インコーポレイテッドＳｉｌａｎｎａ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｕ．Ｓ．Ａ．， Ｉｎｃ． | 電荷ポンプ調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3769718B2 (ja) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737927B2 (en) | Duty cycle correction circuit for use with frequency synthesizer | |
| JPH11298302A (ja) | 周波数可変発振回路並びにそれを用いた位相同期回路及びクロック同期回路 | |
| US5469116A (en) | Clock generator circuit with low current frequency divider | |
| JP2002111449A (ja) | 電圧制御発振回路およびそれを備える位相同期ループ回路 | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| US6690242B2 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
| US20080309414A1 (en) | Voltage controlled oscillator and phase locked loop circuit incorporating the same | |
| JP3586172B2 (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| JP2000156629A (ja) | 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路 | |
| US5880579A (en) | VCO supply voltage regulator for PLL | |
| US6452430B1 (en) | Phase-locked loop circuit | |
| US6864728B1 (en) | Frequency multiplier and amplification circuit | |
| JP4121863B2 (ja) | タイミング信号発生回路および受信回路 | |
| JP3769718B2 (ja) | 電圧制御発振回路 | |
| TW200303120A (en) | PLL arrangement, charge pump, method and mobile transceiver | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| CN108123715B (zh) | 倍频电路 | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| JPH10200382A (ja) | 低電圧駆動の電圧制御発振回路 | |
| Razavi et al. | A 6 GHz 60 mW BiCMOS phase-locked loop with 2 V supply | |
| US20050116750A1 (en) | Data recovery device using a sampling clock with a half frequency of data rate | |
| JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
| KR100604983B1 (ko) | 전력소모가 적은 커패시턴스 체배기 | |
| JP3783072B2 (ja) | 基準パルス発生回路 | |
| JP2006270225A (ja) | クロックジェネレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051207 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |