JP3769718B2 - 電圧制御発振回路 - Google Patents
電圧制御発振回路 Download PDFInfo
- Publication number
- JP3769718B2 JP3769718B2 JP25894399A JP25894399A JP3769718B2 JP 3769718 B2 JP3769718 B2 JP 3769718B2 JP 25894399 A JP25894399 A JP 25894399A JP 25894399 A JP25894399 A JP 25894399A JP 3769718 B2 JP3769718 B2 JP 3769718B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- stages
- input
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電圧制御発振回路（ＶＣＯ）に関し、詳しくは、パーソナルコンピュータにおけるクロックの発生とか、オーディオ機器や映像機器等の信号処理回路におけるＰＬＬ制御ループなどで使用されるＶＣＯにおいて、耐ノイズ性を向上させ、最適な動作周波数範囲に設定することが容易で各種のＩＣ回路に共通なＶＣＯとして使用可能なＶＣＯに関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータのクロックの発生、オーディオ機器における周波数シンセサイザ、ＦＭ検波回路、また、ＶＴＲ等の映像機器における映像検波回路、位相検波回路などでは、ＩＣに内蔵される形でＰＬＬ制御ループにＶＣＯが設けれている。
そのＶＣＯの一例を図２に示す。図において、１は、ＩＣの内部に設けられたＶＣＯであって、発振周波数制御回路２と、リング発振器３とから構成されている。なお、８ａは、ＶＣＯ１の制御電圧端子であり、８ｂは、その出力端子、そして９は、位相比較回路，低域フィルタ、デバイダーなどで構成されるＰＬＬループ回路である。
発振周波数制御回路２は、電圧／電流変換回路であって、入力端子８ａの制御電圧に応じた電流値をリング発振器３に供給する。これは、ゲートが接続されたｐ型のＭＯＳＦＥＴ４ａ，４ｂからなるカレントミラー回路４と、ダイオード接続されたＭＯＳＦＥＴ４ａの下流に設けられたｎ型のＭＯＳＦＥＴ４ｃ、そしてＭＯＳＦＥＴ４ｂの下流に接続された発振回路３とからなる。なお、ＭＯＳＦＥＴ４ａ，４ｂは、そのソース側が電源ラインＶDDに接続され、ＦＥＴ４ｃのソースは接地され、そのゲートに入力端子８ａを介して制御電圧信号を受ける。
【０００３】
リング発振器３は、ＭＯＳＦＥＴ４ｂの出力であるドレインから導出された電力受給ラインＶｐとグランドＧＮＤ間に接続された３段のインバータからなる。各インバータは、ｐ型のＭＯＳＦＥＴとｎ型のＭＯＳＦＥＴとを積上げ接続したＣＭＯＳのインバータ５，６，７であって、これらが３段従属接続（カスケード接続）されてその出力端子８ｂ（最終段インバータ７の出力端子）が入力側の初段インバータ５の入力端子に接続され、これにより発振回路が形成されている。この種のＶＣＯとして出願人による、特開平１０−２００３８２号「低電圧駆動の電圧制御発振回路」の出願がある。
【０００４】
【発明が解決しようとする課題】
パーソナルコンピュータをはじめとしてオーディオ機器や映像機器では、携帯型や省電力化が進み、電源電圧が５Ｖから３．３Ｖへと低下し、さらに最近では、その動作クロック周波数も高くなる傾向にある。そのために、高周波ノイズにより誤動作してクロックの周期が一時的にずれ、安定性に欠ける問題がある。
さらに、ＩＣにＶＣＯを内蔵する都度、そのときの用途に応じて発振周波数に対応した段数のリング発振回路を設計することが必要となり、実際に動作したときには設計値とにずれが生じて、その動作範囲を調整しなければならない問題がある。
この発明は、このような従来技術の問題点を解決するものであって、耐ノイズ性を向上させ、最適な動作周波数範囲に設定することが容易で各種のＩＣ回路に共通なＶＣＯとして使用可能なＶＣＯを提供することにある。
【０００５】
【課題を解決するための手段】
このような目的を達成するこの発明のＶＣＯの特徴は、共通の電力受給ラインに接続された複数の差動増幅器の正相出力が次段の正相入力に、逆相出力が次段の逆相入力にそれぞれ接続された多段従属接続の差動増幅回路と、この差動増幅回路の各段の正相出力に対応してそれぞれ設けられ制御信号に応じてＯＮ／ＯＦＦして正相出力を初段の逆相入力に帰還させるための複数の第１のスイッチ回路と、差動増幅回路の各段の逆相出力に対応してそれぞれ設けられ制御信号に応じてＯＮ／ＯＦＦして逆相出力を初段の正相入力に帰還させるための複数の第２のスイッチ回路と、総接続段数に対応するｎビットの制御信号を発生してｎビットの各ビットにより第１および第２のスイッチ回路をそれぞれにＯＮ／ＯＦＦすることで帰還段数を決定する制御回路とを備え、制御電圧信号を受けてこれに応じた電圧の電力を電力受給ラインに供給し、制御信号に応じて多段従属接続の帰還段数が選択されるものである。
【０００６】
【発明の実施の形態】
このように、正相、逆相の２位相で入出力を従属接続した多段の差動増幅器によりリング発振回路を構成してその電力受給ラインの電圧で発振周波数を制御するようにする。これにより２位相での循環ループが形成されるので、耐ノイズ性が向上する。しかも、制御信号に応じてフィードバックする接続段数の切換えができるので、電圧−周波数特性を特定のステップ刻みで変更できる。
その結果、用途に応じて発振周波数を最適な動作周波数範囲に容易に設定することができ、低い電源電圧の回路であっても、ノイズに影響されにくく、各種の回路に共通に使用可能で、ＩＣ化に適したＰＬＬ回路を実現することができる。
【０００７】
【実施例】
図１は、この発明のＶＣＯを適用した一実施例のＰＬＬ回路の説明図である。図１において、１０は、ＰＬＬ回路であり、１１は、その発振周波数制御回路、１２は、ＶＣＯのリング発振回路、１３は、位相比較回路、１４は、チャージポンプ回路、１５は、ローパスフィルタ（ＬＰＦ）、そして、１６は、コントローラである。
発振周波数制御回路１１は、ボルテージフォロアであって、その出力は、リング発振回路１２の電源ラインＶDDに接続されている。
リング発振回路１２は、差動増幅器１２ａ，１２，…１２ｎをｎ段（ただしｎは２以上の整数）従属接続した回路からなる。各段の正相出力は、次段正相入力に入力され、各段の逆相出力は、次段逆相入力に入力されている。そして、各段の正相出力は、伝送ゲート（アナログスイッチ）１７ａ，１７ｂ，…１７ｎを介して初段の差動増幅器１２ａの逆相入力に入力され、各段の逆相出力は、伝送ゲート（アナログスイッチ）１８ａ，１８ｂ，…１８ｎを介して初段の差動増幅器１２ａの正相入力に入力されている。
ここで、差動増幅器１２ａ，１２，…１２ｎは、それぞれ増幅率１の全帰還アンプであって、その各アンプの構成は、ＭＯＳＦＥＴにより構成されても、また、バイポーラトランジスタにより構成されてもよい。
【０００８】
伝送ゲート１７ａ，１７ｂ，…１７ｎのＯＮ／ＯＦＦは、コントローラ１６から出力される、総接続段数に対応するｎビットの制御信号Ｓにより制御される。この制御信号Ｓのうちの帰還段数に対応する段のビットが“１”に、その他のビットが“０”に設定されることでリング発振回路としての帰還段数が決定される。これにより、その帰還段数に対応する周波数での発振が行われ、初段の差動増幅器１２ａの出力が接続された出力端子１０ａから発振出力が取り出されてＶＣＯの出力の一部としてそれが位相比較回路１３に入力される。
位相比較回路１３においては、ＶＣＯの出力を入力端子１３ａに受け、基準となるリファレンスクロックＣＬＫあるいはＰＬＬロックすべき入力信号を入力端子１３ｂに受ける。この位相比較回路１３において得られた位相比較の結果信号はチャージポンプ回路１４に加えられ、チャージポンプ回路１４が動作して充放電信号を発生し、この充放電信号がローパスフィルタ（ＬＰＦ）１５で積分されて制御電圧信号となる。この制御電圧信号は、発振周波数制御回路１１に加えられて発振周波数制御回路１１から所定の電力がリング発振回路１２の電源ラインＶDDに供給される。これにより位相比較回路１３の入力端子１３ｂの信号（ＣＬＫ）に同期するようにリング発振回路１２の発振が制御される。
【０００９】
このリング発振回路１２の発振周波数の範囲は、その差動増幅器の接続段数をコントローラ１６からの制御信号により選択することで設定できる。そこで、このＶＣＯでは用途に応じて外部からこの制御信号を設定するようにすることで最適な動作周波数範囲にＶＣＯの発振周波数を選択することができる。この選択された動作周波数範囲において供給される電源電圧に応じてリング発振回路１２はその発振周波数が制御される。
なお、図１のＰＬＬ回路においては、必要に応じて、入力端子１３ａ、１３ｂの手前に分周回路を設けてもよい。ここでは、用途に応じて最適周波数が選択できるので、その分周比率を低減できる効果がある。その分、発振周波数を安定化させることができる。
ところで、この実施例では、リング発振回路１２の接続形態が正相側と逆相側との二重のフィードバックループとなって発振動作がなされる。これにより、図２に示すような１本のフィードバックループで発振するリング発振回路よりも耐ノイズ性が向上し、低電圧駆動であっても、安定した発振周波数の出力が得られる。
【００１０】
以上説明したきたが、実施例では、発振周波数の範囲を決定するリング発振回路の帰還段数をコントローラからの制御信号に応じて設定しているが、これは、不揮発性メモリあるいは不揮発性のレジスタ、ディップスイッチ等により帰還段数を設定するデータを用途に応じて外部から発生するようにすることができる。
【００１１】
【発明の効果】
以上説明してきたが、この発明にあっては、正相、逆相の２位相で入出力を従属接続した多段の差動増幅器によりリング発振回路を構成してその電力受給ラインの電圧で発振周波数を制御するようにする。これにより２位相での循環ループが形成されるので、耐ノイズ性が向上する。しかも、制御信号に応じてフィードバックする接続段数の切換えができるので、電圧−周波数特性を特定のステップ刻みで変更できる。
その結果、用途に応じて発振周波数を最適な動作周波数範囲に容易に設定することができ、低い電源電圧の回路であっても、ノイズに影響されにくく、各種の回路に共通に使用可能で、ＩＣ化に適したＰＬＬ回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明のＶＣＯを適用した一実施例のＰＬＬ回路の説明図である。
【図２】図２は、従来の他のＩＣ化されたＶＣＯの回路図である。
【符号の説明】
１…ＶＣＯ、２，１１…発振周波数制御回路、
４…カレントミラー回路、５、６、７…インバータ、
９…ＰＬＬループ回路、１０…ＰＬＬ回路、
３,１２…リング発振器、１２ａ，１２，１２ｎ…差動増幅器、
１７ａ，１７ｂ，１７ｎ，１８ａ，１８７ｂ，１８ｎ…伝送ゲート、
１３…位相比較回路、１４…チャージポンプ回路、
１５…ローパスフィルタ（ＬＰＦ）、
１６…コントローラ。
【発明の属する技術分野】
この発明は、電圧制御発振回路（ＶＣＯ）に関し、詳しくは、パーソナルコンピュータにおけるクロックの発生とか、オーディオ機器や映像機器等の信号処理回路におけるＰＬＬ制御ループなどで使用されるＶＣＯにおいて、耐ノイズ性を向上させ、最適な動作周波数範囲に設定することが容易で各種のＩＣ回路に共通なＶＣＯとして使用可能なＶＣＯに関する。
【０００２】
【従来の技術】
従来、パーソナルコンピュータのクロックの発生、オーディオ機器における周波数シンセサイザ、ＦＭ検波回路、また、ＶＴＲ等の映像機器における映像検波回路、位相検波回路などでは、ＩＣに内蔵される形でＰＬＬ制御ループにＶＣＯが設けれている。
そのＶＣＯの一例を図２に示す。図において、１は、ＩＣの内部に設けられたＶＣＯであって、発振周波数制御回路２と、リング発振器３とから構成されている。なお、８ａは、ＶＣＯ１の制御電圧端子であり、８ｂは、その出力端子、そして９は、位相比較回路，低域フィルタ、デバイダーなどで構成されるＰＬＬループ回路である。
発振周波数制御回路２は、電圧／電流変換回路であって、入力端子８ａの制御電圧に応じた電流値をリング発振器３に供給する。これは、ゲートが接続されたｐ型のＭＯＳＦＥＴ４ａ，４ｂからなるカレントミラー回路４と、ダイオード接続されたＭＯＳＦＥＴ４ａの下流に設けられたｎ型のＭＯＳＦＥＴ４ｃ、そしてＭＯＳＦＥＴ４ｂの下流に接続された発振回路３とからなる。なお、ＭＯＳＦＥＴ４ａ，４ｂは、そのソース側が電源ラインＶDDに接続され、ＦＥＴ４ｃのソースは接地され、そのゲートに入力端子８ａを介して制御電圧信号を受ける。
【０００３】
リング発振器３は、ＭＯＳＦＥＴ４ｂの出力であるドレインから導出された電力受給ラインＶｐとグランドＧＮＤ間に接続された３段のインバータからなる。各インバータは、ｐ型のＭＯＳＦＥＴとｎ型のＭＯＳＦＥＴとを積上げ接続したＣＭＯＳのインバータ５，６，７であって、これらが３段従属接続（カスケード接続）されてその出力端子８ｂ（最終段インバータ７の出力端子）が入力側の初段インバータ５の入力端子に接続され、これにより発振回路が形成されている。この種のＶＣＯとして出願人による、特開平１０−２００３８２号「低電圧駆動の電圧制御発振回路」の出願がある。
【０００４】
【発明が解決しようとする課題】
パーソナルコンピュータをはじめとしてオーディオ機器や映像機器では、携帯型や省電力化が進み、電源電圧が５Ｖから３．３Ｖへと低下し、さらに最近では、その動作クロック周波数も高くなる傾向にある。そのために、高周波ノイズにより誤動作してクロックの周期が一時的にずれ、安定性に欠ける問題がある。
さらに、ＩＣにＶＣＯを内蔵する都度、そのときの用途に応じて発振周波数に対応した段数のリング発振回路を設計することが必要となり、実際に動作したときには設計値とにずれが生じて、その動作範囲を調整しなければならない問題がある。
この発明は、このような従来技術の問題点を解決するものであって、耐ノイズ性を向上させ、最適な動作周波数範囲に設定することが容易で各種のＩＣ回路に共通なＶＣＯとして使用可能なＶＣＯを提供することにある。
【０００５】
【課題を解決するための手段】
このような目的を達成するこの発明のＶＣＯの特徴は、共通の電力受給ラインに接続された複数の差動増幅器の正相出力が次段の正相入力に、逆相出力が次段の逆相入力にそれぞれ接続された多段従属接続の差動増幅回路と、この差動増幅回路の各段の正相出力に対応してそれぞれ設けられ制御信号に応じてＯＮ／ＯＦＦして正相出力を初段の逆相入力に帰還させるための複数の第１のスイッチ回路と、差動増幅回路の各段の逆相出力に対応してそれぞれ設けられ制御信号に応じてＯＮ／ＯＦＦして逆相出力を初段の正相入力に帰還させるための複数の第２のスイッチ回路と、総接続段数に対応するｎビットの制御信号を発生してｎビットの各ビットにより第１および第２のスイッチ回路をそれぞれにＯＮ／ＯＦＦすることで帰還段数を決定する制御回路とを備え、制御電圧信号を受けてこれに応じた電圧の電力を電力受給ラインに供給し、制御信号に応じて多段従属接続の帰還段数が選択されるものである。
【０００６】
【発明の実施の形態】
このように、正相、逆相の２位相で入出力を従属接続した多段の差動増幅器によりリング発振回路を構成してその電力受給ラインの電圧で発振周波数を制御するようにする。これにより２位相での循環ループが形成されるので、耐ノイズ性が向上する。しかも、制御信号に応じてフィードバックする接続段数の切換えができるので、電圧−周波数特性を特定のステップ刻みで変更できる。
その結果、用途に応じて発振周波数を最適な動作周波数範囲に容易に設定することができ、低い電源電圧の回路であっても、ノイズに影響されにくく、各種の回路に共通に使用可能で、ＩＣ化に適したＰＬＬ回路を実現することができる。
【０００７】
【実施例】
図１は、この発明のＶＣＯを適用した一実施例のＰＬＬ回路の説明図である。図１において、１０は、ＰＬＬ回路であり、１１は、その発振周波数制御回路、１２は、ＶＣＯのリング発振回路、１３は、位相比較回路、１４は、チャージポンプ回路、１５は、ローパスフィルタ（ＬＰＦ）、そして、１６は、コントローラである。
発振周波数制御回路１１は、ボルテージフォロアであって、その出力は、リング発振回路１２の電源ラインＶDDに接続されている。
リング発振回路１２は、差動増幅器１２ａ，１２，…１２ｎをｎ段（ただしｎは２以上の整数）従属接続した回路からなる。各段の正相出力は、次段正相入力に入力され、各段の逆相出力は、次段逆相入力に入力されている。そして、各段の正相出力は、伝送ゲート（アナログスイッチ）１７ａ，１７ｂ，…１７ｎを介して初段の差動増幅器１２ａの逆相入力に入力され、各段の逆相出力は、伝送ゲート（アナログスイッチ）１８ａ，１８ｂ，…１８ｎを介して初段の差動増幅器１２ａの正相入力に入力されている。
ここで、差動増幅器１２ａ，１２，…１２ｎは、それぞれ増幅率１の全帰還アンプであって、その各アンプの構成は、ＭＯＳＦＥＴにより構成されても、また、バイポーラトランジスタにより構成されてもよい。
【０００８】
伝送ゲート１７ａ，１７ｂ，…１７ｎのＯＮ／ＯＦＦは、コントローラ１６から出力される、総接続段数に対応するｎビットの制御信号Ｓにより制御される。この制御信号Ｓのうちの帰還段数に対応する段のビットが“１”に、その他のビットが“０”に設定されることでリング発振回路としての帰還段数が決定される。これにより、その帰還段数に対応する周波数での発振が行われ、初段の差動増幅器１２ａの出力が接続された出力端子１０ａから発振出力が取り出されてＶＣＯの出力の一部としてそれが位相比較回路１３に入力される。
位相比較回路１３においては、ＶＣＯの出力を入力端子１３ａに受け、基準となるリファレンスクロックＣＬＫあるいはＰＬＬロックすべき入力信号を入力端子１３ｂに受ける。この位相比較回路１３において得られた位相比較の結果信号はチャージポンプ回路１４に加えられ、チャージポンプ回路１４が動作して充放電信号を発生し、この充放電信号がローパスフィルタ（ＬＰＦ）１５で積分されて制御電圧信号となる。この制御電圧信号は、発振周波数制御回路１１に加えられて発振周波数制御回路１１から所定の電力がリング発振回路１２の電源ラインＶDDに供給される。これにより位相比較回路１３の入力端子１３ｂの信号（ＣＬＫ）に同期するようにリング発振回路１２の発振が制御される。
【０００９】
このリング発振回路１２の発振周波数の範囲は、その差動増幅器の接続段数をコントローラ１６からの制御信号により選択することで設定できる。そこで、このＶＣＯでは用途に応じて外部からこの制御信号を設定するようにすることで最適な動作周波数範囲にＶＣＯの発振周波数を選択することができる。この選択された動作周波数範囲において供給される電源電圧に応じてリング発振回路１２はその発振周波数が制御される。
なお、図１のＰＬＬ回路においては、必要に応じて、入力端子１３ａ、１３ｂの手前に分周回路を設けてもよい。ここでは、用途に応じて最適周波数が選択できるので、その分周比率を低減できる効果がある。その分、発振周波数を安定化させることができる。
ところで、この実施例では、リング発振回路１２の接続形態が正相側と逆相側との二重のフィードバックループとなって発振動作がなされる。これにより、図２に示すような１本のフィードバックループで発振するリング発振回路よりも耐ノイズ性が向上し、低電圧駆動であっても、安定した発振周波数の出力が得られる。
【００１０】
以上説明したきたが、実施例では、発振周波数の範囲を決定するリング発振回路の帰還段数をコントローラからの制御信号に応じて設定しているが、これは、不揮発性メモリあるいは不揮発性のレジスタ、ディップスイッチ等により帰還段数を設定するデータを用途に応じて外部から発生するようにすることができる。
【００１１】
【発明の効果】
以上説明してきたが、この発明にあっては、正相、逆相の２位相で入出力を従属接続した多段の差動増幅器によりリング発振回路を構成してその電力受給ラインの電圧で発振周波数を制御するようにする。これにより２位相での循環ループが形成されるので、耐ノイズ性が向上する。しかも、制御信号に応じてフィードバックする接続段数の切換えができるので、電圧−周波数特性を特定のステップ刻みで変更できる。
その結果、用途に応じて発振周波数を最適な動作周波数範囲に容易に設定することができ、低い電源電圧の回路であっても、ノイズに影響されにくく、各種の回路に共通に使用可能で、ＩＣ化に適したＰＬＬ回路を実現することができる。
【図面の簡単な説明】
【図１】図１は、この発明のＶＣＯを適用した一実施例のＰＬＬ回路の説明図である。
【図２】図２は、従来の他のＩＣ化されたＶＣＯの回路図である。
【符号の説明】
１…ＶＣＯ、２，１１…発振周波数制御回路、
４…カレントミラー回路、５、６、７…インバータ、
９…ＰＬＬループ回路、１０…ＰＬＬ回路、
３,１２…リング発振器、１２ａ，１２，１２ｎ…差動増幅器、
１７ａ，１７ｂ，１７ｎ，１８ａ，１８７ｂ，１８ｎ…伝送ゲート、
１３…位相比較回路、１４…チャージポンプ回路、
１５…ローパスフィルタ（ＬＰＦ）、
１６…コントローラ。
Claims (1)
- 共通の電力受給ラインに接続された複数の差動増幅器の正相出力が次段の正相入力に、逆相出力が次段の逆相入力にそれぞれ接続された多段従属接続の差動増幅回路と、この差動増幅回路の各段の前記正相出力に対応してそれぞれ設けられ制御信号に応じてＯＮ／ＯＦＦして前記正相出力を初段の前記逆相入力に帰還させるための複数の第１のスイッチ回路と、前記差動増幅回路の各段の前記逆相出力に対応してそれぞれ設けられ前記制御信号に応じてＯＮ／ＯＦＦして前記逆相出力を前記初段の前記正相入力に帰還させるための複数の第２のスイッチ回路と、総接続段数に対応するｎビットの制御信号を発生して前記ｎビットの各ビットにより前記第１および第２のスイッチ回路をそれぞれにＯＮ／ＯＦＦすることで帰還段数を決定する制御回路とを備え、制御電圧信号を受けてこれに応じた電圧の電力を前記電力受給ラインに供給し、前記制御信号に応じて前記多段従属接続の帰還段数が選択されることを特徴とする電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25894399A JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25894399A JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085994A JP2001085994A (ja) | 2001-03-30 |
| JP3769718B2 true JP3769718B2 (ja) | 2006-04-26 |
Family
ID=17327200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25894399A Expired - Fee Related JP3769718B2 (ja) | 1999-09-13 | 1999-09-13 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3769718B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078978B2 (en) | 2003-06-11 | 2006-07-18 | Rohm Co., Ltd. | Ring oscillator circuit |
| JP4660076B2 (ja) * | 2003-06-23 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
| US9041370B2 (en) * | 2012-07-09 | 2015-05-26 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with a variable drive voltage ring oscillator |
-
1999
- 1999-09-13 JP JP25894399A patent/JP3769718B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001085994A (ja) | 2001-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW419899B (en) | Variable frequency oscillator, and phase locked loop and clock synchronizer using thereof | |
| US7459952B2 (en) | Clock signal generating device, generating method, and signal processing device | |
| JP2912148B2 (ja) | プログラマブル周波数発生装置 | |
| US6246271B1 (en) | Frequency multiplier capable of generating a multiple output without feedback control | |
| US7961055B2 (en) | PLL circuit and oscillator device | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| JP2001308698A (ja) | Ｄｌｌ回路 | |
| WO2005093952A1 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
| JP2001326560A (ja) | 半導体集積回路およびフェーズ・ロックド・ループ回路 | |
| US6452430B1 (en) | Phase-locked loop circuit | |
| US7292077B2 (en) | Phase-lock loop and loop filter thereof | |
| JP4121863B2 (ja) | タイミング信号発生回路および受信回路 | |
| JP3769718B2 (ja) | 電圧制御発振回路 | |
| TW504904B (en) | Voltage controlled oscillator and PLL circuit using the voltage controlled oscillator | |
| US7511584B2 (en) | Voltage controlled oscillator capable of operating in a wide frequency range | |
| JP3597961B2 (ja) | 半導体集積回路装置 | |
| JP2002049438A (ja) | 半導体装置 | |
| JPH10200382A (ja) | 低電圧駆動の電圧制御発振回路 | |
| JPH09223965A (ja) | クロック発生回路 | |
| JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
| KR100647385B1 (ko) | 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로 | |
| JP3783072B2 (ja) | 基準パルス発生回路 | |
| JP2001358565A (ja) | 周波数可変発振回路およびそれを用いた位相同期回路 | |
| JPH08102643A (ja) | 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路 | |
| JP3767697B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051207 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |