KR100647385B1 - 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로 - Google Patents

전압 제어 발진기 및 이를 적용한 위상 고정 루프회로 Download PDF

Info

Publication number
KR100647385B1
KR100647385B1 KR1020040000129A KR20040000129A KR100647385B1 KR 100647385 B1 KR100647385 B1 KR 100647385B1 KR 1020040000129 A KR1020040000129 A KR 1020040000129A KR 20040000129 A KR20040000129 A KR 20040000129A KR 100647385 B1 KR100647385 B1 KR 100647385B1
Authority
KR
South Korea
Prior art keywords
output
voltage
controlled oscillator
phase
output terminal
Prior art date
Application number
KR1020040000129A
Other languages
English (en)
Other versions
KR20050071808A (ko
Inventor
김홍진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040000129A priority Critical patent/KR100647385B1/ko
Priority to US10/998,964 priority patent/US7271669B2/en
Priority to TW093137691A priority patent/TWI313972B/zh
Priority to CNB2004101049280A priority patent/CN100477484C/zh
Publication of KR20050071808A publication Critical patent/KR20050071808A/ko
Application granted granted Critical
Publication of KR100647385B1 publication Critical patent/KR100647385B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/38—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator frequency-determining element being connected via bridge circuit to closed ring around which signal is transmitted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 전압 제어 발진기 및 그를 적용한 위상 고정 루프회로에 관한 것으로서, 보다 상세하게는 단위지연셀의 서로 상반되는 위상을 갖는 양출력단의 특성을 이용하여 접지전압단으로 빠지는 전하를 출력 구동을 위해 사용함으로써 전력소모를 감소시키는 기술이다. 이를 위한 본 발명에 따른 전압 제어 발진기는 서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와, 상기 차동증폭부의 양출력단자에 연결되어 타출력단자의 전위를 이용하여 일출력단자를 구동하는 출력구동부로 구성되는 복수개의 단위지연셀을 직렬연결하여 구성함을 특징으로 한다.

Description

전압 제어 발진기 및 이를 적용한 위상 고정 루프회로{Voltage controlled oscillator and phase lcoked loop circuit having the same}
도 1은 종래의 단위지연셀의 세부 회로도.
도 2는 본 발명의 실시예에 따른 전압제어발진기의 세부 구성도.
도 3은 도 2의 단위지연셀의 세부 회로도.
도 4는 본 발명의 실시예에 따른 위상 고정 루프회로의 블록도.
본 발명은 전압 제어 발진기 및 그를 적용한 위상 고정 루프회로에 관한 것으로서, 보다 상세하게는 단위지연셀의 서로 상반되는 위상을 갖는 양출력단의 특성을 이용하여 접지전압단으로 빠지는 전하를 출력 구동을 위해 사용함으로써 전력소모를 감소시키는 기술이다.
일반적으로, 전압 제어 발진기(voltage controlled oscillator; VCO)는 전압을 조절하여 주파수를 조절함으로써 원하는 주파수의 출력을 얻는 오실레이터 회로이다. 이러한 전압 제어발진기는 복수개의 단위지연셀로 구성된다.
도 1은 종래의 전압 제어 발진기의 단위지연셀의 회로도이다.
종래의 전압 제어 발진기의 단위지연셀은 피모스 트랜지스터 PM1, PM2 및 엔모스 트랜지스터 NM1 내지 NM3를 구비한다.
엔모스 트랜지스터 NM1, NM2는 각각 차동 입력전압 VIN, VINB에 의해 제어되어 입력전압 VIN이 입력전압 VINB보다 크면 엔모스 트랜지스터 NM1가 엔모스 트랜지스터 NM2보다 더 강하게 턴온된다.
이러한 차동구조의 단위지연셀은 양 출력단의 출력전압 VOUT, VOUTB이 전원전압 VDD에만 의지하여 출력되므로, 전력소모가 크고 전원전압 VDD이 떨어지면 출력전압 VOUT, VOUTB도 불안정해지는 문제점이 있다.
또한, 이러한 구조의 단위지연셀을 이용한 전압 제어 발진기는 전력 부족으로 인한 노이즈가 발생하기 쉬운 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 차동구조의 전압 제어 발진기의 단위지연셀의 양 출력단의 접지전압단으로 빠져나가는 전하를 이용하여 각 출력을 구동시킴으로써 전원전압이 떨어지더라도 안정적으로 출력을 구동하여 전력소모를 줄이고 그에따른 노이즈를 방지하는데 있다.
또한, 본 발명의 또다른 목적은 상기 전압 제어 발진기를 적용한 위상 고정 루프 회로를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명은 직렬연결된 복수개의 단위지연셀을 포함하는 전압 제어 발진기에 있어서, 상기 단위지연셀은 서로 위상이 다른 두 입력 전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와, 상기 차동증폭부의 양출력단자에 연결되어 타출력단자의 전위를 이용하여 일출력단자를 구동하는 출력구동부를 포함하여 구성함을 특징으로 한다.
또한, 본 발명은 입력주파수와 출력주파수의 위상차를 비교하여 위상차에 따른 신호를 출력하는 위상비교부와, 상기 위상비교부의 출력신호를 수신하여 차지펌핑하는 차지 펌프와, 상기 차지펌프의 출력을 수신하여 필터링하는 저주파 필터와, 복수개의 단위지연셀을 구비하고, 상기 저주파 필터의 출력을 수신하여 주파수를 조절함으로써 원하는 주파수를 출력하는 전압 제어 발진기와, 상기 전압 제어 발진기의 출력 주파수를 분주하는 프리스칼라 및 디바이더를 구비하되,
상기 단위지연셀은 서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부와, 상기 차동증폭부의 양출력단자에 연결되어 타출력단자의 전위를 이용하여 일출력단자를 구동하는 출력구동부를 포함하여 구성함을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 전압 제어 발진기의 세부 구성도이다.
전압 제어 발진기(400)는 복수개의 단위지연셀(40)을 직렬 연결하여 피드백 구조를 이룬다. 단위지연셀(40)의 수는 많을수록 노이즈 특성이 악화되므로 본 발 명에서는 4개의 단위지연셀(40)로 구현된 예시를 보인다.
도 3은 도 2의 단위지연셀(40)의 세부 회로도이다.
단위지연셀(40)은 피모스 트랜지스터 PM3 내지 PM8 및 엔모스 트랜지스터 NM4 내지 NM6로 구성되어 서로 위상이 다른 두 입력전압을 비교하여 그 결과를 증폭하여 출력하는 차동증폭구조를 이루고, 차동증폭구조의 양 출력단과 연결되는 출력구동부(41)를 구비한다.
피모스 트랜지스터 PM3 내지 PM6은 전원전압 VDD을 전압강하시켜 피모스 트랜지스터 PM7, PM8의 소스에 인가하는 부하역할을 하고, 엔모스 트랜지스터 NM6는 전압제어신호 VN에 의해 제어되고 엔모스 트랜지스터 NM4, NM5의 소스에 그 드레인이 연결되고 소스에는 접지전압 VSS이 인가된다.
직렬연결된 엔모스 트랜지스터 NM4와 피모스 트랜지스터 PM7는 입력전압 VIN에 의해 제어되고, 직렬연결된 엔모스 트랜지스터 NM5와 피모스 트랜지스터 PM8는 입력전압 VINB에 의해 제어된다.
출력구동부(41)는 엔모스 트랜지스터 NM7, NM8로 구성되고, 차동증폭구조의 양 출력단에 드레인과 소스가 각각 연결된다. 엔모스 트랜지스터 NM7는 입력전압 VIN에 의해 제어되어 출력전압 VOUTB이 출력될 때, 노드 N1에 걸리는 전하를 노드 N2로 흐르게 하여 출력전압 VOUTB의 출력을 돕는다. 한편, 엔모스 트랜지스터 PM8는 입력전압 VINB에 의해 제어되어 노드 N2에 걸리는 전하를 노드 N1으로 흐르게 하여 출력전압 VOUT의 출력을 돕는다. 이처럼, 전원전원 VDD에만 의지하지 않고 반대쪽 출력단의 전하를 이용하여 출력을 돕도록 하여 전원전압 VDD이 떨어지더라도 안정적인 출력 VOUT, VOUTB을 제공할 수 있다.
이하, 단위지연셀(40)의 동작을 설명하기로 한다.
차동증폭구조의 각각의 입력단으로 입력되는 입력전압 VIN이 입력전압 VINB보다 상대적으로 크면 엔모스 트랜지스터 NM4가 엔모스 트랜지스터 NM5보다 강하게 턴온되고, 피모스 트랜지스터 PM8가 피모스 트랜지스터 PM7보다 강하게 턴온된다. 이때, 엔모스 트랜지스터 NM7, NM8은 턴오프 상태이다.
그 후, 입력전압 VIN이 하이레벨에서 로우레벨로 천이하면 출력전압 VOUT은 로우레벨에서 하이레벨로 천이하게 된다. 그에 따라, 입력전압 VINB이 로우레벨에서 하이레벨로 천이하면 엔모스 트랜지스터 NM8이 턴온되어 출력전압 VOUTB단의 노드 N1의 전하가 노드 N2로 공급되어 출력전압 VOUT의 출력을 돕는다.
따라서, 출력전압 VOUT은 노드 N1으로부터 공급해주는 전하를 이용하므로 전원전압 VDD 라인에서 공급해주는 적은 전하만으로도 출력전압 VOUT의 구동이 가능해져 전력소모를 감소시킬 수 있다.
반면에, 입력전압 VIN이 입력전압 VINB보다 상대적으로 작으면 엔모스 트랜지스터 NM5가 엔모스 트랜지스터 NM4보다 강하게 턴온되고, 피모스 트랜지스터 PM7가 피모스 트랜지스터 PM8보다 강하게 턴온된다. 이때, 엔모스 트랜지스터 NM7, NM8은 턴오프 상태이다.
그 후, 입력전압 VIN이 로우레벨에서 하이레벨로 천이하면 엔모스 트랜지스터 NM7가 턴온되어 노드 N2의 전하가 노드 N1로 제공된다. 결국, 노드 N2로부터 제공받은 전하를 이용하여 출력전압 VOUT을 로우레벨에서 하이레벨로 구동하므로, 전 원전압 VDD 라인에서 공급해주는 적은 전하만으로도 출력전압 VOUT을 로우레벨에서 하이레벨로 구동이 가능해져 전력소모를 감소시킬 수 있다.
이렇게 개선된 단위지연셀을 복수개를 구비함으로써 전압 제어 발진기(VCO)의 전력소모를 감소시킬 수 있다.
도 4는 본 발명의 실시예에 따른 전압 제업 발진기를 적용한 위상 고정 루프회로(Phase Lcoked Loop; 이하, PLL이라 함)의 블록도이다.
PLL은 위상 주파수 디텍터(Phase Frequency Detector;이하, PFD라 함;100)차지펌프(charge pump; 200), 로우패스필터(Low Pass Filter; 이하, LPF; 300), 전압 제어 발진기(Voltage controlled oscillator; 이하, VCO라 함; 400), 디바이더(divider; 500), 및 프리스칼라(pre-scaler; 600)로 구성된다.
PFD(100)는 입력 주파수 fi와 출력 주파수의 위상차를 비교하여 위상차만큼 업신호 UP와 다운신호 DOWN를 발생하고, 차지펌프(200)는 PFD(100)로부터 업신호 UP 및 다운신호 DOWN를 수신하여 VCO(400)를 제어하는 신호를 출력한다.
LPF(300)는 차지펌프(200)로부터 수신한 신호를 필터링하고 전체 시스템의 차수를 결정하며, VCO(400)는 LPF(300)로부터 수신한 신호의 전압을 제어하여 출력주파수 f0를 제어하여 출력한다. 디바이더(500) 및 프리스칼라(600)는 출력 주파수 f0를 분주시킨다.
상술한 전압 제어 발진기는 PLL에 적용시킬 수 있을 뿐만 아니라, 지터(jitter) 제거회로 및 클럭 리커버리(Clock recovery) 회로 등에도 적용될 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 차동구조의 전압 제어 발진기의 단위지연셀의 양 출력단의 접지전압단으로 빠져나가는 전하를 이용하여 각 출력을 구동시킴으로써 전원전압이 떨어지더라도 안정적으로 출력을 구동하여 전력소모를 줄이고 그에따른 노이즈를 방지하는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (12)

  1. 직렬연결된 복수개의 단위지연셀을 포함하는 전압 제어 발진기에 있어서,
    상기 단위지연셀은,
    서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부; 및
    상기 차동증폭부의 양출력단자에 연결되어 타출력단자의 전위를 이용하여 일출력단자를 구동하는 출력구동부
    를 포함하여 구성됨을 특징으로 하는 전압 제어 발진기.
  2. 제 1항에 있어서, 상기 출력구동부는,
    상기 서로 위상이 다른 두 입력전압 중 하나의 입력전압에 의해 제어되어 상기 양출력단자 중 제 1 출력단자의 전위를 이용하여 상기 양 출력단자 중 제 2 출력단자의 전위를 구동하는 제 1 구동부; 및
    상기 서로 위상이 다른 두 입력전압 중 다른 하나의 입력전압에 의해 제어되어 상기 제 2 출력단자의 전위를 이용하여 상기 제 1 출력단자의 전위를 구동하는 제 2 구동부
    를 구비함을 특징으로 하는 전압 제어 발진기.
  3. 제 2항에 있어서, 상기 제 1 구동부 및 상기 제 2 구동부는 엔모스 트랜지스 터임을 특징으로 하는 전압 제어 발진기.
  4. 제 1항에 있어서, 차동증폭부는,
    상기 서로 위상이 다른 두 입력전압을 각각 수신하여, 두 입력전압의 차이에 따라 스위칭되는 제 1 및 제 2 엔모스 트랜지스터, 제 1 및 제 2 피모스 트랜지스터;
    상기 제 1 및 제 2 엔모스 트랜지스터의 소스와 접지전압 사이에 연결되고, 외부로부터 입력되는 전압제어신호에 의해 제어되어 상기 제 1 및 제 2 엔모스 트랜지스터에 흐르는 전류들의 총합을 제어하기 위한 전류소스부; 및
    전원전압과 상기 제 1 및 제 2 피모스 트랜지스터의 소스 사이에 각각 연결되어, 전원전압을 전압 강하시켜 출력하는 부하;
    를 구비함을 특징으로 하는 전압 제어 발진기.
  5. 제 1항에 있어서, 상기 단위지연셀은 짝수개로 구성됨을 특징으로 하는 전압 제어 발진기.
  6. 제 1항에 있어서,
    링 타입임을 특징으로 하는 전압 제어 발진기.
  7. 입력주파수와 출력주파수의 위상차를 비교하여 위상차에 따른 신호를 출력하 는 위상비교부;
    상기 위상비교부의 출력신호를 수신하여 차지펌핑하는 차지 펌프;
    상기 차지펌프의 출력을 수신하여 필터링하는 저주파 필터;
    복수개의 단위지연셀을 구비하고, 상기 저주파 필터의 출력을 수신하여 주파수를 조절함으로써 원하는 주파수를 출력하는 전압 제어 발진기; 및
    상기 전압 제어 발진기의 출력 주파수를 분주하는 프리스칼라 및 디바이더;를 구비하되,
    상기 단위지연셀은,
    서로 위상이 다른 두 입력전압을 수신하여 비교하고 그 결과를 증폭하여 출력하는 차동증폭부; 및
    상기 차동증폭부의 양출력단자에 연결되어 타출력단자의 전위를 이용하여 일출력단자를 구동하는 출력구동부
    를 포함하여 구성함을 특징으로 하는 위상 고정 루프 회로.
  8. 제 7항에 있어서, 상기 출력구동부는,
    상기 서로 위상이 다른 두 입력전압 중 하나의 입력전압에 의해 제어되어 상기 양출력단자 중 제 1 출력단자의 전위를 이용하여 상기 양 출력단자 중 제 2 출력단자의 전위를 구동하는 제 1 구동부; 및
    상기 서로 위상이 다른 두 입력전압 중 다른 하나의 입력전압에 의해 제어되어 상기 제 2 출력단자의 전위를 이용하여 상기 제 1 출력단자의 전위를 구동하는 제 2 구동부
    를 구비함을 특징으로 하는 위상 고정 루프 회로.
  9. 제 8항에 있어서, 상기 제 1 구동부 및 상기 제 2 구동부는 엔모스 트랜지스터임을 특징으로 하는 위상 고정 루프 회로.
  10. 제 7항에 있어서, 차동증폭부는,
    상기 서로 위상이 다른 두 입력전압을 각각 수신하여, 두 입력전압의 차이에 따라 스위칭되는 제 1 및 제 2 엔모스 트랜지스터, 제 1 및 제 2 피모스 트랜지스터;
    상기 제 1 및 제 2 엔모스 트랜지스터의 소스와 접지전압 사이에 연결되고, 외부로부터 입력되는 전압제어신호에 의해 제어되어 상기 제 1 및 제 2 엔모스 트랜지스터에 흐르는 전류들의 총합을 제어하기 위한 전류소스부; 및
    전원전압과 상기 제 1 및 제 2 피모스 트랜지스터의 소스 사이에 각각 연결되어, 전원전압을 전압 강하시켜 출력하는 부하;
    를 구비함을 특징으로 하는 위상 고정 루프 회로.
  11. 제 7항에 있어서, 상기 단위지연셀은 짝수개로 구성됨을 특징으로 하는 위상 고정 루프 회로.
  12. 제 7항에 있어서, 상기 전압 제어 발진기는 링 타입임을 특징으로 하는 위상 고정 루프 회로.
KR1020040000129A 2004-01-02 2004-01-02 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로 KR100647385B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040000129A KR100647385B1 (ko) 2004-01-02 2004-01-02 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로
US10/998,964 US7271669B2 (en) 2004-01-02 2004-11-30 Voltage controlled oscillator and phase locked loop circuit having the same
TW093137691A TWI313972B (en) 2004-01-02 2004-12-07 Voltage controlled oscillator and phase locked loop circuit having the same
CNB2004101049280A CN100477484C (zh) 2004-01-02 2004-12-24 电压控制振荡器以及具有其的锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000129A KR100647385B1 (ko) 2004-01-02 2004-01-02 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로

Publications (2)

Publication Number Publication Date
KR20050071808A KR20050071808A (ko) 2005-07-08
KR100647385B1 true KR100647385B1 (ko) 2006-11-17

Family

ID=34709297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000129A KR100647385B1 (ko) 2004-01-02 2004-01-02 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로

Country Status (4)

Country Link
US (1) US7271669B2 (ko)
KR (1) KR100647385B1 (ko)
CN (1) CN100477484C (ko)
TW (1) TWI313972B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297827B2 (en) * 2004-01-06 2019-05-21 Sion Power Corporation Electrochemical cell, components thereof, and methods of making and using same
CN102035471B (zh) * 2011-01-05 2014-04-02 威盛电子股份有限公司 电压控制振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965468A (en) 1988-10-06 1990-10-23 Sgs-Thomson Microelectronics S.R.L. High resolution, fully differential CMOS comparator
KR19980056059A (ko) * 1996-12-28 1998-09-25 배순훈 페이즈 록 루프의 입력 버퍼

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167747B2 (ja) * 1998-04-13 2008-10-22 株式会社ルネサステクノロジ 周波数可変発振回路及びそれを用いた位相同期回路
US6931243B2 (en) * 2001-12-21 2005-08-16 Texas Instruments Incorporated Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
WO2005002047A1 (en) * 2003-06-27 2005-01-06 Cypress Semiconductor Corp. Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
US20050253659A1 (en) * 2004-05-14 2005-11-17 Pierre Favrat Current-controlled quadrature oscillator using differential gm/C cells incorporating amplitude limiters

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965468A (en) 1988-10-06 1990-10-23 Sgs-Thomson Microelectronics S.R.L. High resolution, fully differential CMOS comparator
KR19980056059A (ko) * 1996-12-28 1998-09-25 배순훈 페이즈 록 루프의 입력 버퍼

Also Published As

Publication number Publication date
TW200525894A (en) 2005-08-01
US20050146384A1 (en) 2005-07-07
CN100477484C (zh) 2009-04-08
US7271669B2 (en) 2007-09-18
TWI313972B (en) 2009-08-21
CN1638262A (zh) 2005-07-13
KR20050071808A (ko) 2005-07-08

Similar Documents

Publication Publication Date Title
JP3250540B2 (ja) Ｐｌｌ回路
US6246271B1 (en) Frequency multiplier capable of generating a multiple output without feedback control
JP2002111449A (ja) 電圧制御発振回路およびそれを備える位相同期ループ回路
US6255872B1 (en) Charge pump circuit for PLL
US7656206B2 (en) Phase-locked loop circuit
JP2010252094A (ja) Ｐｌｌ回路
US11165433B2 (en) Charge pump, PLL circuit, and oscillator
JPH1065530A (ja) チャージポンプ回路及びそれを用いたｐｌｌ回路
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
JP2006165680A (ja) Ｐｌｌ回路
KR100647385B1 (ko) 전압 제어 발진기 및 이를 적용한 위상 고정 루프회로
CN108123715B (zh) 倍频电路
JP2011130518A (ja) チャージポンプ回路
JP2013214960A (ja) 水晶発振回路及び水晶発振回路の制御方法
JP2015073246A (ja) 発振回路
JP5975066B2 (ja) チャージポンプ回路及びｐｌｌ回路
KR101538537B1 (ko) 차지 펌프 및 이를 이용한 위상 동기 루프 회로
US20090206893A1 (en) Charge pump circuit and pll circuit
JP4162140B2 (ja) シリアルリンク回路
JP3769718B2 (ja) 電圧制御発振回路
JPH09223950A (ja) Ｖｃｏ回路の駆動方法及びｖｃｏ回路
CN117294303B (zh) 一种直流稳压器的频率调整电路
KR101102973B1 (ko) 위상 고정 루프
JP2007266741A (ja) プリスケーラ及びバッファ
US8860481B1 (en) Reducing charge imbalance in a charge pump of a phase locked loop (PLL) through maintaining an output node thereof at a same voltage as a bypass node thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee