TWI313972B - Voltage controlled oscillator and phase locked loop circuit having the same - Google Patents

Description

1313972 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於一種電壓控制振盪器以及具有其之相 位鎖定迴路，更明確言之，係關於一種利用一單元延遲細 胞中具有不同相位之兩個輸出端子之特性，藉由將漏入一 接地電壓端子之電荷用於一輸出驅動操作來降低功率消耗 之技術。 【先前技術】 一般而言，一電壓控制振盪器係一藉由調整電壓來獲得 所需輸出頻率之電路。 圖1係一說明傳統電壓控制振盪器之單元延遲細胞之電 路圖。 該傳統電壓控制振盪器之單元延遲細胞包含PMOS電晶 體PM1與PM2以及NMOS電晶體NM1至NM3。 該等NMOS電晶體NM1與NM2係分別藉由差動輸入電壓 VIN與VINB來控制。當輸入電壓VIN大於輸入電壓VINB 時，該NMOS電晶體NM1被開啟並強於NMOS NM2。 在具有一差動結構之上述單元延遲細胞中，因為兩個輸 出端子之輸出電壓VOUT與VOUTB係僅根據功率電壓VDD 而輸出，故功率消耗變大，並且當功率電壓VDD之位準變 低時，輸出電壓VOUT與VOUTB變為不穩定。 因此，在具有上述單元延遲細胞之電壓控制振盪器中， 功率消耗變大，從而很容易因為功率不足而產生雜訊。 【發明内容】 97930.doc 1313972 此’本發明的一目的 m 即使當功率電壓變低時，亦 曰使用漏入-差動結構式電屢控制振逢器之單元延遲細 二 :：個輸出端子之一接地電壓端子之電荷而穩定地驅動 剧出信號，來降低功率消耗並防止雜訊。 办：！明的另一目的係提供具有上述電屢控制振盧器之相 位鎖疋迴路。 '-叙/ 1體實％例中’—電麼控制振蘆器包括串聯連接的 早7°延遲細胞。每個單元延遲細胞包含-差動放大 ^與—輪出驅動單i㈣動放大單元比較具有不同相 =數個輸入電壓’並放大該比較結果。該輸出驅動單 接至該等差動放大單元之兩個輸出端子並使用其 -個輪出端子的電位驅動另一輸出端子。 一在:具體實施例令，一相位鎖定迴路包含-相位比較單 •充％幫浦與一電壓控制振堡器。該相位比較單元比 較輸入頻率盘輪屮聰，玄々 -輪出頻率之間的相位差’以根據該相位差輸 就。該充電幫浦從該相位比較單元接收一輸出” 以抽吸電荷。包含痛势伽留— ^1〇 ^ 數個皁錢遲細胞之該電壓控制振盪 益攸3亥充電幫浦接收—私 》出仏號，以調整該頻率，並輪出 一所需的頻率。此處，复 艾輸出 大單元，用於比較且有;;遲細胞包含一差動放 /、有不间相位之複數個輸入電屋並放大 該比車父結果，以爲—. 冑驅動單元’其係連接至差動放大 二广出端子，用於使用其中一個輸出端子的電位 來驅動另-輸出端子的輸出電壓。 的電位 【實施方式】 97930.doc 1313972 以下將參考附圖詳細說明本發明。 圖2係說明根據本發明一具體實施例之電壓控制振盪器 之示意圖。 該電壓控制振盪器400包括串聯連接的複數個單元延遲 細胞40，其中最終單元延遲細胞之輸出端子係連接至第一 單元延遲細胞之輸入端子。此結構係一回饋結構。此處， 因為隨著單元延遲細胞40的數目變大，雜訊特性降級，故 在圖2之具體實施例中包含4個單元延遲細胞40。 圖3係說明圖2之單元延遲細胞40之電路圖。 該單元延遲細胞40包含：形成一差動放大結構之PMOS 電晶體PM3至PM8與NMOS電晶體NM4至NM6，以及一連 接至該差動放大結構之兩個輸出端子之輸出驅動單元41。 PMOS電晶體PM3至PM8與NMOS電晶體NM4至NM6比較 具有不同相位之兩個輸入電壓VIN、VINB並放大該比較結 果。 該等PMOS電晶體PM3至PM6降低一功率電壓VDD，其 用作一負載單元，用於將降低的功率電壓VDD施加於 PMOS電晶體PM7與PM8的源極。該NMOS電晶體NM6係藉 由一電壓控制信號VN來控制並具有一連接至該等NMOS電 晶體NM4與NM5之源極的汲極，以及一連接至一接地電壓 VSS端子的源極。 該NMOS電晶體NM4與該PMOS電晶體PM7係串聯連接於 該等PMOS電晶體PM3至PM6之一汲極與該NMOS電晶體 NM6之一汲極之間，並回應於該輸入電壓VIN而決定一節 97930.doc 1313972 點N1之電位。 該NMOS電晶體NM5與該PMOS電晶體PM8係串聯連接於 該等PMOS電晶體PM3至PM6之一汲極與該NMOS電晶體 NM6之一汲極之間，並回應於該輸入電壓VINB而決定一 節點N2之電位。 輸出驅動單元41包含NMOS電晶體NM7與NM8，其汲極 與源極係連接至該差動放大結構的兩個輸出端子。 當回應於該輸入電壓VIN而輸出一輸出電壓VOUTB時， 儘管功率電壓VDD的位準變低，但NMOS電晶體NM7將節 點N1中的電荷流入節點N2，以保持輸出電壓VOUTB。同 時，儘管功率電壓VDD的位準變低，但NMOS電晶體 NM8(其係藉由輸入電壓VINB來控制）將節點N2中的電荷 流入節點N1，以保持輸出電壓VOUT的位準。 因此，根據本發明一具體實施例之單元延遲細胞40不僅 使用功率電壓VDD而且使用兩個輸出端子中相反輸出端子 的電荷來保持另一輸出端子的輸出驅動功率，以使該單元 延遲細胞40提供穩定的輸出電壓VOUT與VOUTB，儘管功 率電壓VDD變低。 下文將說明單元延遲細胞40的操作。 當輸入該差動放大結構之一輸入端子的輸入電壓VIN係 相對大於該差動放大結構之另一輸入端子之輸入電壓 VINB時，NMOS電晶體NM4被開啟並強於NMOS電晶體 NM5，並且PMOS電晶體PM8被開啟並強於PMOS電晶體 PM7。此處，關閉NMOS電晶體NM7與NM8。 97930.doc 1313972 當輸入電壓VIN從「高」轉到「低」時，輸出電壓 VOUT貝足「低」轉到「高」。結果，當輸入電壓VINB從 「低」轉到「高」時，開啟NMOS電晶體NM8，故將輸出 電壓VOUTB端子之節點N2之電荷提供至節點N1，以幫助 輸出電壓VOUT之輸出驅動操作。 因為單元延遲細胞40的輸出電壓VOUT使用從相反輸出 端子之節點N2提供的電荷，故可使用從功率電壓VDD線提 供的少量電荷來驅動輸出電壓VOUT，從而降低功率消 耗。 另一方面，當輸入電壓VIN係相對小於輸入電壓VINB 時，NMOS電晶體NM5被開啟並強於NMOS電晶體NM4， 並且PMOS電晶體PM7被開啟並強於PMOS電晶體PM8。此 處，關閉NMOS電晶體NM7與NM8。 當輸入電壓VIN從「低」轉到「高」時，開啟NMOS電 晶體NM7，故將節點N1的電荷提供給節點N2。因為使用 從節點N1提供的電荷將輸出電壓VOUTB從「低」驅動至 「高」，故可使用從功率電壓VDD線提供的少量電荷將輸 出電壓VOUTB從「低」驅動至「高」，從而降低功率消 耗。 因此，可藉由複數個經改善的單元延遲細胞來降低電壓 控制振盪器之功率消耗。 圖4係一說明具有圖2之電壓控制振盪器之相位鎖定迴路 之方塊圖。在一具體實施例中，一相位鎖定迴路（下文縮 寫為「PLL」）包含一相位頻率偵測器1〇〇(下文縮寫為 97930.doc 1313972 PFD」）、一充電幫浦2〇〇、一低通濾波器3〇〇(下文縮寫 為「LPF」）、一電壓控制振盪器4〇〇(下文縮寫為 「VCO」）、一除法器500與預定標器600。 PFD 100比較一輸入頻率信號fi與從vc〇 4〇〇輸出之—輪 出頻率信號f〇之相位差，並回應於該比較結果而產生—升 咼信號UP與一降低信號down。該充電幫浦20(M^PFD 1〇〇

接收該升高信號UP與該降低信號D0WN，並輪出一控制俨 號用於控制該VCO 400。 D LPF 300濾波從充電幫浦2〇〇接收的信號。vc〇 4⑼控制 從LPF 300所接收信號之電壓，以控制一輸出頻率信號。 除法器500與預定標器600分割輸出頻率信號〇 可將上述電壓控制振盪器施加於一抖動移除電路與一時 脈恢復電路並施加於PLL。 ^ 如上所述，根據本發明—具體實施例之—錢控制振盈 器與具有其之一相位鎖定迴路藉由使用另_輪出端子的電 荷穩定地驅動輸出電壓而降低功率消耗並防止雜訊，儘管 =驅動具有-㈣放大結構之單元延遲細胞中之兩個輸出 k子之一時，功率電壓位準變低。 例料可有各種修改與替代形式，但特定具體實施 中。妙 口甲1且砰細說明於本文 反，本發明W瞭解’本發明不限於所揭示的特定形式。相 神與二内屬於隨附中請專利範圍所定義之本發明精 神與4㈣所有修改、等效方案與替代。 【圖式簡單說明】 97930.doc -10- 1313972 在閱頃以上洋細說明並參考附圖之後，本發明之其他方 面與優點將變得顯而易見，其中： 圖1係一說明一傳統單元延遲細胞之電路圖； 圖2係說明一根據本發明一具體實施例 一 . 、电壓控制振盪 ’以及 之v相位鎖定迴路 圖3係說明圖2之單元延遲細胞之電路圖 圖4係一說明具有圖2之電壓控制振盪器 之方塊圖。 【主要元件符號說明】 40 單元延遲細胞 41 輸出驅動單元 100 相位頻率偵測器 200 充電幫浦 300 低通濾波器 400 電壓控制振盪器 500 除法器 600 預定標器 97930.doc -11·

Claims (1)

1. 9S年3月G曰修正本 1313鮮發13細'號專利申請案 中文申請專利範圍替換本(98年3月） 十、申請專利範圍： 1 · 一種電壓控制振盪器，其包括串聯連接之複數個單元延 遲細胞，每個單元延遲細胞包含： 一差動放大單元，其用於比較具有不同相位之複數個 輸入電壓，並放大該比較結果；以及 一輸出驅動單元，其係連接至該等差動放大單元之兩 個輸出端子，用於以該等兩個輸出端子之一的電位來驅 動另一輸出端子之一輸出電壓。 2·如請求項1之電壓控制振盪器，其中該輸出驅動單元包 含： 一第一驅動單元，其回應於具有不同相位之該等複數 個輸入電壓之一’而以該等兩個輸出端子之一第一輸出 知子之電荷來驅動該等兩個輸出端子之一第二輸出端子 之輸出電壓；以及 一第二驅動單元’其回應於具有不同相位之該等複數 個輸入電壓之另一輸入電壓，而以該第二輸出端子的電 荷來驅動該第一輸出端子的輸出電壓。 3·如請求項2之電壓控制振盪器，其中該第一驅動單元與 該第二驅動單元係NMOS電晶體。 4.如請求項1之電壓控制振盪器，其中該差動放大單元包 含： 第一與第二NMOS電晶體以及第一與第二pM〇s電晶 體，其接收該等複數個輸入電壓並回應於該等複數個輸 入電壓之一差異而切換； 97930-980319.doc 1313972 一電流源單元，其係連接於一接地電壓端子與該等第 一與第二NMOS電晶體之一源極之間，用於回應於—從 外部輸入的電壓控制信號，而控制在該等第一與第二 NMOS電晶體中流動的電流總量；以及 一負載單元’其係連接於一功率電壓端子與該等第一 與第二PMOS電晶體的一源極之間。 5·如請求項1之電壓控制振盪器，其中該電壓控制振盪器 係由偶數個單元延遲細胞形成。 6. 如請求項1之電壓控制振盪器，其中該電壓控制振盪器 係一環型。 7. —種相位鎖定迴路，其包含： 一相位比較單元，其用於比較輸入頻率與輸出頻率之 間的相位差，以根據該相位差輸出一信號； 一充電幫浦，其用於從該相位比較單元接收一輸出信 號以抽吸電荷；以及 一電壓控制振盪器，其包含複數個單元延遲細胞，其 用於從該充電幫浦接收一輸出信號，以調整該頻率，並 輸出一所需的頻率；以及 其中該單元延遲細胞包含： 一差動放大單元，其用於比較具有不同相位之該等複 數個輸入電壓，並放大該比較結果；以及 一輸出驅動單元，其係連接至該等差動放大單元之兩 個輸出端子，用於以其中一個輸出端子的電位來驅動另 一輸出端子之輸出電壓。 97930-9803l9.doc 1313972 8. 如清求項7之相位鎖定迴路 其中該輸出驅動單元包 昂—驅動澤·开，《 其回應於該等複數個輸入電壓之 —，而以該等兩個輪出嫂工 咕^ 來 出缒子之一第一輸出端子之一電荷 厭. 田和子之一第一輸出端子之輸出電 !，以及 一第二驅動蕈开，甘„ 一 〇回應於具有不同相位之該等複數 個輸入電壓之另—鈐 —+ 則電壓，而以該第二輸出端子的電 何二驅動該第一輸出端子的輸出電壓。 .^晴求項8之相位敎迴路，其中該第—驅動單元與該 第一驅動單元係NMOS電晶體。 10·如清求項7之相位鎖定迴 只心路，其中該差動放大單元包 含： 第—與第二NM〇S電晶體以及第-與第二PMOS電晶 ”接收4等複數個輪人電壓並回應於該等 入電壓之一差異而切換； 輸 一=流源單元，其係連接於一接地電壓端子與該等第 -與第：NMos電晶體之—源極之間，用於回應於一從 外部輸入的電壓控制信號，而控制在該等第一與第二 NMOS電晶體中流動的電流總量；以及 負载單TL，其係連接於一功率電壓端子與該等第— 與第二PMOS電晶體的一源極之間。 11·如請求項7之相位鎖定迴路中該電壓控制振盪器係 由偶數個單元延遲細胞形成。 ’、 97930-980319.doc 12. 如請求項7之相位鎖定趣路 一環型。 13. 其中該電壓控制振盪器係 如凊求項7之相位 鎖定迴路，其進一步包含： 一低頻濾波器，其用於濾波一來自該充電幫浦的輪出 信號；以及 一預定標器與一除法器，其分割一來自該電壓控制振 盪器的輸出頻率。 97930-980319.doc