JP2017195543A - 信号生成回路および信号生成方法 - Google Patents
信号生成回路および信号生成方法 Download PDFInfo
- Publication number
- JP2017195543A JP2017195543A JP2016085431A JP2016085431A JP2017195543A JP 2017195543 A JP2017195543 A JP 2017195543A JP 2016085431 A JP2016085431 A JP 2016085431A JP 2016085431 A JP2016085431 A JP 2016085431A JP 2017195543 A JP2017195543 A JP 2017195543A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- generation circuit
- switch
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 19
- 238000001514 detection method Methods 0.000 description 22
- 230000010355 oscillation Effects 0.000 description 19
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/014—Modifications of generator to ensure starting of oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
【解決手段】信号生成回路は、制御電圧に応じた周波数の信号を生成する電圧制御発振器と、電圧制御発振器によって生成された信号を分周することにより分周信号を生成する分周器と、基準発振器で生成された基準クロック信号と分周器によって生成された分周信号とを比較する位相比較器と、位相比較器における比較結果に応じた電流を出力するチャージポンプと、チャージポンプによって出力された電流に応じた電圧を生成するループフィルタと、ループフィルタによって生成された電圧をサンプリングすることにより、定常状態における電圧制御発振器の制御電圧を生成するスイッチトキャパシタフィルタと、電圧制御発振器の制御電圧の初期値を与える初期値印加回路と、を備える。
【選択図】図1
Description
図1(a)は、第1の実施の形態に係るクロック生成回路100の機能および構成を示すブロック図である。クロック生成回路100は、基準発振器101と、位相比較器102と、チャージポンプ103と、ループフィルタ104と、ローパスフィルタ105と、VCO106と、第一可変分周器107と、第二可変分周器108と、初期値印加回路120と、を備える。クロック生成回路100は基本的に、VCO106の出力と基準クロックとを比較してVCO106にフィードバックするPLLの構成を有する。
図4(a)は、クロック生成回路100における一連の処理の流れを示すフローチャートである。図4(a)に示されるフローは、VCO106の周波数を検出して印加スイッチSW11を制御する構成に対応する。S402では、クロック生成回路100は電源が供給されていない、又は動作を停止しているパワーダウン状態にある。S404では、クロック生成回路100のパワーオン信号S14がアサートされ、クロック生成回路100への電源の供給が開始、又は動作停止状態が解除され、クロック生成回路100は初期状態となる。クロック生成回路100は、パワーオン信号S14がアサートされたことを契機として印加スイッチSW11をオンする。なお、クロック生成回路100のパワーオンと印加スイッチSW11のオンとは合わせて生じればよく、どちらの動作が早いかやそれらの動作が同時に生じるかは問わない。
第1の実施の形態では、初期値印加回路120が初期値を生成する場合について説明した。第2の実施の形態では、初期値印加回路がループフィルタ104から出力される電圧を初期値として利用する。
図6(a)は、第2の実施の形態に係るクロック生成回路300の機能および構成を示すブロック図である。クロック生成回路300は、基準発振器101と、位相比較器102と、チャージポンプ103と、ループフィルタ104と、ローパスフィルタ105と、VCO106と、第一可変分周器107と、第二可変分周器108と、初期値印加回路320と、を備える。
図7(a)は、クロック生成回路300における一連の処理の流れを示すフローチャートである。図7(a)に示されるフローは、クロック生成回路300のロック状態を検出してバイパススイッチSW12を制御する構成に対応する。S702では、クロック生成回路300は電源が供給されていないパワーダウン状態にある。S704では、クロック生成回路300のパワーオン信号S14がアサートされ、クロック生成回路300への電源の供給が開始され、クロック生成回路300は初期状態となる。クロック生成回路300は、パワーオン信号S14がアサートされたことを契機としてバイパススイッチSW12をオンする。なお、クロック生成回路300のパワーオンとバイパススイッチSW12のオンとは合わせて生じればよく、どちらの動作が早いかやそれらの動作が同時に生じるかは問わない。
Claims (11)
- 制御電圧に応じた周波数の信号を生成する電圧制御発振器と、
前記電圧制御発振器によって生成された信号を分周することにより分周信号を生成する分周器と、
基準発振器で生成された基準クロック信号と前記分周器によって生成された分周信号とを比較する位相比較器と、
前記位相比較器における比較結果に応じた電流を出力するチャージポンプと、
前記チャージポンプによって出力された電流に応じた電圧を生成するループフィルタと、
前記ループフィルタによって生成された電圧をサンプリングすることにより、定常状態における前記電圧制御発振器の制御電圧を生成するスイッチトキャパシタフィルタと、
前記電圧制御発振器の制御電圧の初期値を与える初期値印加回路と、を備える信号生成回路。 - 前記初期値印加回路は、
一端に前記電圧制御発振器の制御電圧の初期値が印加され、他端に前記電圧制御発振器の制御電圧の入力端子が接続されているスイッチと、
前記定常状態において前記スイッチをオフ状態とし、前記信号生成回路が前記定常状態に至るまでの期間において前記スイッチをオンする制御回路と、を含む請求項1に記載の信号生成回路。 - 前記制御回路は、前記信号生成回路のパワーオンを契機として前記スイッチをオンする請求項2に記載の信号生成回路。
- 前記制御回路は、前記電圧制御発振器によって生成された信号がロックされると前記スイッチをオフする請求項2または3に記載の信号生成回路。
- 前記制御回路は、前記スイッチがオンされてから所定の期間が経過すると前記スイッチをオフする請求項2から4のいずれか1項に記載の信号生成回路。
- 前記制御回路は、前記電圧制御発振器によって生成された信号の周波数がしきい値を超えると前記スイッチをオフする請求項2から5のいずれか1項に記載の信号生成回路。
- 前記初期値印加回路は、前記電圧制御発振器の制御電圧の初期値を生成する初期値生成回路をさらに含み、
前記初期値生成回路によって生成された初期値は前記スイッチの前記一端に印加される請求項2から6のいずれか1項に記載の信号生成回路。 - 前記スイッチの前記一端に前記ループフィルタによって生成された電圧が印加される請求項2から6のいずれか1項に記載の信号生成回路。
- 一端に前記ループフィルタによって生成された電圧が印加され、他端に前記電圧制御発振器の制御電圧の入力端子が接続されている別のスイッチをさらに備える請求項7に記載の信号生成回路。
- 前記スイッチトキャパシタフィルタは、前記ループフィルタによって生成された電圧を、前記電圧制御発振器によって生成された信号に基づくサンプリングクロックでサンプリングする請求項1から9のいずれか1項に記載の信号生成回路。
- 制御電圧に応じた周波数の信号を生成することと、
前記生成された信号を分周することにより分周信号を生成することと、
基準発振器で生成された基準クロック信号と前記分周信号とを比較することと、
前記比較結果に応じた電流をチャージポンプにより出力することと、
前記出力された電流に応じた電圧をループフィルタにより生成することと、
前記生成された電圧をサンプリングすることにより、定常状態における前記制御電圧を生成することと、
前記制御電圧の初期値を与えることと、を含む信号生成方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085431A JP2017195543A (ja) | 2016-04-21 | 2016-04-21 | 信号生成回路および信号生成方法 |
CN201710243813.7A CN107306125A (zh) | 2016-04-21 | 2017-04-14 | 信号生成电路以及信号生成方法 |
US15/491,552 US20170310328A1 (en) | 2016-04-21 | 2017-04-19 | Signal generation circuit and signal generation method |
KR1020170050753A KR20170120514A (ko) | 2016-04-21 | 2017-04-20 | 신호 생성회로 및 신호 생성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085431A JP2017195543A (ja) | 2016-04-21 | 2016-04-21 | 信号生成回路および信号生成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017195543A true JP2017195543A (ja) | 2017-10-26 |
Family
ID=60089141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085431A Pending JP2017195543A (ja) | 2016-04-21 | 2016-04-21 | 信号生成回路および信号生成方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20170310328A1 (ja) |
JP (1) | JP2017195543A (ja) |
KR (1) | KR20170120514A (ja) |
CN (1) | CN107306125A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112994682A (zh) * | 2021-05-10 | 2021-06-18 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10135448B1 (en) * | 2017-09-20 | 2018-11-20 | Qualcomm Incorporated | Phase-locked loop (PLL) with charge scaling |
GB201820175D0 (en) * | 2018-12-11 | 2019-01-23 | Nordic Semiconductor Asa | Frequency synthesiser circuits |
EP3852272A1 (en) * | 2020-01-14 | 2021-07-21 | University College Dublin, National University of Ireland, Dublin | A fractional-n frequency synthesizer based on a charge-sharing locking technique |
CN113726332B (zh) * | 2021-08-18 | 2023-07-07 | 上海聆芯科技有限公司 | 锁相环电路参考杂散消除方法、消除装置及锁相环系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06291644A (ja) * | 1993-04-07 | 1994-10-18 | Fujitsu General Ltd | Pll回路 |
JPH08288845A (ja) * | 1995-04-10 | 1996-11-01 | Fujitsu General Ltd | Pll回路 |
EP1583221A1 (en) * | 2004-03-31 | 2005-10-05 | NEC Compound Semiconductor Devices, Ltd. | PLL frequency synthesizer circuit and frequency tuning method thereof |
KR100845775B1 (ko) * | 2006-11-14 | 2008-07-14 | 주식회사 하이닉스반도체 | Pll 회로 |
US7667545B2 (en) * | 2008-03-04 | 2010-02-23 | Freescale Semiconductor, Inc. | Automatic calibration lock loop circuit and method having improved lock time |
TWI357214B (en) * | 2008-07-01 | 2012-01-21 | Univ Nat Taiwan | Phase locked loop (pll) with leakage current calib |
JP5811937B2 (ja) * | 2012-04-16 | 2015-11-11 | 株式会社ソシオネクスト | Pll回路 |
US8854095B2 (en) * | 2012-11-12 | 2014-10-07 | Stmicroelectronics International N.V. | Fast lock acquisition and detection circuit for phase-locked loops |
CN104426479B (zh) * | 2013-08-29 | 2018-02-13 | 京微雅格(北京)科技有限公司 | 一种低功耗、低抖动、宽工作范围的晶体振荡器电路 |
-
2016
- 2016-04-21 JP JP2016085431A patent/JP2017195543A/ja active Pending
-
2017
- 2017-04-14 CN CN201710243813.7A patent/CN107306125A/zh active Pending
- 2017-04-19 US US15/491,552 patent/US20170310328A1/en not_active Abandoned
- 2017-04-20 KR KR1020170050753A patent/KR20170120514A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112994682A (zh) * | 2021-05-10 | 2021-06-18 | 上海灵动微电子股份有限公司 | 基于开关电容的时钟分频器、微控制器和锁相环电路 |
Also Published As
Publication number | Publication date |
---|---|
KR20170120514A (ko) | 2017-10-31 |
CN107306125A (zh) | 2017-10-31 |
US20170310328A1 (en) | 2017-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017195543A (ja) | 信号生成回路および信号生成方法 | |
US10027333B2 (en) | Phase locked loops having decoupled integral and proportional paths | |
US7046093B1 (en) | Dynamic phase-locked loop circuits and methods of operation thereof | |
EP2903164A1 (en) | Apparatus and methods for phase-locked loops with soft transition from holdover to reacquiring phase lock | |
US11128256B2 (en) | Oscillator circuit | |
US8508265B2 (en) | Differential controlled phase locked loop circuit | |
JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
TWI412234B (zh) | 鎖相迴路及其壓控振盪器 | |
TW200830719A (en) | Adaptive bandwidth phase locked loop with feedforward divider | |
JP2004007588A (ja) | 位相同期ループ回路および半導体集積回路装置 | |
TWI446722B (zh) | 鎖相迴路電路 | |
JP2021093643A (ja) | チャージポンプ回路、pll回路および発振器 | |
JP2001274682A (ja) | フェーズロックドループ回路 | |
JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
US7605663B2 (en) | Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof | |
CN116155271A (zh) | 低噪声相位锁定环路(pll)电路 | |
CN102801416B (zh) | 锁相回路电路 | |
US9831766B2 (en) | Charge pump and associated phase-locked loop and clock and data recovery | |
US11418202B2 (en) | Oscillator circuit and phase locked loop | |
KR100222673B1 (ko) | 위상고정루프회로 | |
CN219124185U (zh) | 占空比校正电路 | |
CN111697966B (zh) | 时钟产生电路以及产生时钟信号的方法 | |
KR100440634B1 (ko) | 연속시간 필터의 자동튜닝장치 | |
TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
JP2012142814A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200413 |