TWI446722B - 鎖相迴路電路 - Google Patents
鎖相迴路電路 Download PDFInfo
- Publication number
- TWI446722B TWI446722B TW100117429A TW100117429A TWI446722B TW I446722 B TWI446722 B TW I446722B TW 100117429 A TW100117429 A TW 100117429A TW 100117429 A TW100117429 A TW 100117429A TW I446722 B TWI446722 B TW I446722B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase
- bandwidth
- pass filter
- low
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims description 58
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000001914 filtration Methods 0.000 claims description 9
- 230000011664 signaling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000036632 reaction speed Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種鎖相迴路電路,且特別是有關於一種可快速並精確鎖定所需頻率及相位的鎖相迴路電路。
鎖相迴路(Phase Lock Loop,PLL)電路的發展過程由來已久,而至今仍為技術研討之要角,主要因其應用甚為廣泛並擁有高度發展潛力。簡言之,鎖相迴路電路基本的整體作用即是使用頻率變動量極低的振盪源作為基準參考,經由閉迴路控制系統的回授作用,驅動可變頻率之元件的動作,使其能快速且持續穩定地和振盪源達到同相位的狀態,即為相位鎖定(Phase Locked)。
此外,目前的鎖相迴路電路很多係採用粗調迴路(coarse tune loop)及微調迴路(fine tune loop)共存的雙迴路設計。典型的類比雙迴路鎖相迴路在穩定度的考量下,會使用大電阻和大電容構成其粗調迴路,以產生很低頻的極點(pole)。此外,對於雙迴路鎖相迴路在鎖定時的穩定度,則以微調迴路的設計為主要考量。傳統的雙迴路鎖相迴路架構其壓控振盪器(voltage control oscillator)有低的頻率增益(frequency gain;Kvco),並因而有低的相位雜訊(Phase Noise)和極佳的電源拒斥比(power supply rejection ratio,PSRR)。
然而,先前技術中的雙迴路鎖相迴路電路因其粗調低通濾波器的頻寬是固定且被過度地侷限,故傳統雙迴路鎖相迴路電路的最大缺點是其鎖定反應速度很慢。
本發明提供一種可快速並精確鎖定所需頻率及相位的鎖相迴路電路。
本發明提出一種鎖相迴路電路,其包括相位頻率偵測器、粗調低通濾波器模組、壓控振盪器模組以及回授路徑。相位頻率偵測器用以比較輸入訊號及回授訊號的頻率及相位。粗調低通濾波器模組用於以漸進縮小之頻寬,對指示上述比較結果之一控制訊號進行低通濾波,而產生濾波訊號。壓控振盪器模組用於以第一壓控振盪增益而根據控制訊號來產生第一振盪訊號,並用於以第二壓控振盪增益而根據濾波訊號來產生第二振盪訊號,以及依據第一振盪訊號與第二振盪訊號產生輸出訊號。其中第二壓控振盪增益係高於第一壓控振盪增益。回授路徑用於依據輸出訊號而提供回授訊號至相位頻率偵測器。
在本發明之一實施例中,上述之壓控振盪器模組包括第一壓控振盪器、第二壓控振盪器以及混合器。第一壓控振盪器具有第一壓控振盪增益,並耦接於相位頻率偵測器,用以根據控制訊號以產生第一振盪訊號。第二壓控振盪器具有第二壓控振盪增益,並耦接至粗調低通濾波器模組,用於根據濾波訊號以產生第二振盪訊號。混合器耦接至第一壓控振盪器與第二壓控振盪器,用於混合第一振盪訊號與第二振盪訊號以產生輸出訊號。
在本發明之一實施例中,上述之粗調低通濾波器模組的頻寬係每隔一預設週期縮小一既定值。
在本發明之一實施例中,上述之粗調低通濾波器模組包括第一低通濾波器以及頻寬控制器。第一低通濾波器耦接至壓控振盪器模組,用於依據頻寬控制訊號來調整頻寬,並以調整後的頻寬來對控制訊號進行低通濾波,而產生濾波訊號。頻寬控制器用於產生並提供頻寬控制訊號至第一低通濾波器,以漸進地縮小上述之頻寬。
在本發明之一實施例中,上述之頻寬控制器包括計時器以及第二低通濾波器。計時器用於產生觸發訊號。第二低通濾波器用於依據觸發訊號來產生頻寬控制訊號。
在本發明之一實施例中,上述之計時器每隔一預設週期產生觸發訊號,以使第二低通濾波器每隔預設週期產生頻寬控制訊號以指示第一低通濾波器縮小上述之頻寬。
在本發明之一實施例中,上述之第一低通濾波器包括可變電阻以及電容。可變電阻耦接於相位頻率偵測器,用於依據頻寬控制訊號改變其電阻值。電容具有耦接於系統電壓的第一端,以及耦接至可變電阻以輸出濾波訊號的第二端。
在本發明之一實施例中,上述之鎖相迴路電路,更包括電荷泵。電荷泵耦接至相位頻率偵測器,以依據相位頻率偵測器之比較結果來產生控制訊號
在本發明之一實施例中,上述之鎖相迴路電路更包括迴路濾波器。迴路濾波器耦接於電荷泵,用於對電荷泵所輸出之控制訊號進行濾波以提供至粗調低通濾波器模組與壓控振盪器模組。
基於上述,本發明的鎖相迴路電路的粗調低通濾波器模組的頻寬會漸進地被縮小。鎖相迴路電路在進行頻率鎖定時,其粗調低通濾波器模組的頻寬是可動態變動的,而使鎖相迴路電路可以迅速又正確定將其輸出訊號的頻率鎖定在特定的頻率。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
於以下實施例中,在鎖相迴路電路進行鎖定的初期,當中的一粗調低通濾波器模組係被設定為具有較大的頻寬,因此可使輸出訊號的頻率快速地被調整至所預期的頻率附近。此外,在鎖相迴路電路進行鎖定的末期,該粗調低通濾波器模組係被設定為具有較小的頻寬,因此可使輸出訊號的頻率準確地被調整成所預期的頻率。結果,此鎖相迴路電路可以迅速又正確地將其輸出訊號的頻率鎖定在特定的頻率。
請參考圖1,圖1為本發明第一實施例之鎖相迴路電路100的功能方塊圖。相位頻率偵測器110(phase frequency detector,PFD)用以比較輸入訊號Fref及回授訊號Fo的頻率及相位,並依據比較結果,產生升壓控制訊號SU
及降壓控制訊號SD
。
電荷泵730耦接於相位頻率偵測器110,用以接收產生升壓控制訊號SU
及降壓控制訊號SD
,以產生控制訊號SC
。換言之,控制訊號SC
可以指示出輸入訊號Fref及回授訊號Fo的頻率及相位之比較結果。
此外,依據設計要求,鎖相迴路電路100可選擇性地更包括一迴路濾波器740。迴路濾波器740耦接於電荷泵730,用於對電荷泵730所輸出之控制訊號SC
進行濾波。
粗調低通濾波器模組120耦接至相位頻率偵測器110,用以接收指示相位頻率偵測器110的比較結果之控制訊號SC
。如前所述,於一些實施例中,粗調低通濾波器模組120是透過電荷泵730來耦接至相位頻率偵測器110,故控制訊號SC
由電荷泵730接收而得。而於另一些實施例中,則可更透過迴路濾波器740來耦接至相位頻率偵測器110,故控制訊號SC
可由迴路濾波器740接收而得。
粗調低通濾波器模組120用於以一漸進縮小之頻寬,對控制訊號SC
進行低通濾波,而產生濾波訊號SF
。換言之,當鎖相迴路電路100開始運作後,粗調低通濾波器模組120的頻寬會被漸進地縮小。
圖1亦顯示粗調低通濾波器模組120之一細部結構之實施例。如圖1所示,粗調低通濾波器模組120包括第一低通濾波器124以及頻寬控制器122,其中第一低通濾波器124的頻寬即為上述粗調低通濾波器模組120之被逐漸縮小的頻寬。第一低通濾波器124耦接至頻寬控制器122,用於由頻寬控制器122接收一頻寬控制訊號SW
來調整其頻寬。換言之,在頻寬控制訊號SW
的控制之下,第一低通濾波器124的頻寬(即粗調低通濾波器模組120的頻寬)會逐漸地被縮小。此外,第一低通濾波器124可接收控制訊號SC
,以調整後的頻寬來對控制訊號SC
進行低通濾波,而產生濾波訊號SF
,並將濾波訊號SF
提供給壓控振盪模組130。
壓控振盪模組130耦接於粗調低通濾波器模組120與電荷泵730(可透過迴路濾波器740),用於同時根據控制訊號SC
與濾波訊號SF
來產生一輸出訊號Fout。仔細而言,壓控振盪模組130根據控制訊號SC
,而以第一壓控振盪增益K1而來產生第一振盪訊號F1
。此外,壓控振盪模組130並根據濾波訊號SF
,而以第二壓控振盪增益K2來產生第二振盪訊號F2
。較佳地,第二壓控振盪增益K2高於第一壓控振盪增益K1,更佳地,第二壓控振盪增益K2遠高於第一壓控振盪增益K1。壓控振盪模組130再依據第一振盪訊號F1
與第二振盪訊號F2
產生輸出訊號Fout。
圖1亦顯示壓控振盪模組130之一細部結構之實施例。如圖1所示,壓控振盪模組130可包括第一壓控振盪器132、第二壓控振盪器134以及混合器136。第一壓控振盪器132具有上述的第一壓控振盪增益K1,並耦接於相位頻率偵測器110,用以根據控制訊號SC
以產生第一振盪訊號F1
。第二壓控振盪器134具有第二壓控振盪增益K2,並耦接至粗調低通濾波器模組120,用於根據濾波訊號SF
以產生第二振盪訊號F2
。混合器136耦接至第一壓控振盪器132與第二壓控振盪器136,用於混合第一振盪訊號F1
與第二振盪訊號F2
以產生輸出訊號Fout。其中,輸出訊號Fout的頻率等於第一振盪訊號F1
的頻率與第二振盪訊號F2
的頻率的總和。
壓控振盪器模組130更經由一回授路徑140耦接至相位頻率偵測器110。回授路徑140可耦接於壓控振盪器模組130與相位頻率偵測器110之間,用於依據該輸出訊號Fout而提供回授訊號Fo至該相位頻率偵測器。
值得注意的是,在圖1所示之實施例中,輸出訊號Fout與回授訊號Fo是同一個訊號。然而,本發明並不以此為限。例如,在其他實施例中,回授路徑140包含有一至多個除頻器,亦即回授訊號Fo可以是輸出訊號Fout經回授路徑140的除頻器除頻後產生。
在上述配置下,當輸入訊號Fref的頻率及相位與回授訊號Fo的頻率及相位不同時,相位頻率偵測器110會藉由改變控制訊號SC
的電位,來調整壓控振盪模組120所產生的回授訊號Fo之頻率及相位,進一步使回授訊號Fo的頻率及相位趨近於輸入訊號Fref的頻率及相位,並最終使回授訊號Fo及輸入訊號Fref兩者的頻率及相位相同,而完成輸出訊號Fout及回授訊號Fo的鎖定。
仔細而言,藉由相位頻率偵測器110將輸入訊號Fref與回授訊號Fo的頻率及相位相比較,可以依據比較結果來改變控制訊號SC
的電位,並進而利用壓控振盪模組130改變第一振盪訊號F1
的頻率。此外,由於濾波訊號SF
是粗調低通濾波器模組120將控制訊號SC
進行低通濾波而得,亦即濾波訊號SF
的電位與控制訊號SC
的電位之間有某程度的相關。因此,當控制訊號SC
的電位被調整時,濾波訊號SF
之電位亦隨之改變,進而可藉由壓控振盪模組130改變第二振盪訊號F2
的頻率。結果,藉由調整控制訊號SC
的電位,可以同時改變第一振盪訊號F1
與第二振盪訊號F2
之頻率,進而改變回授訊號Fo的頻率與相位。重複上述調整後,回授訊號Fo的頻率及相位即可趨近於輸入訊號Fref的頻率及相位,最終達到輸出訊號Fout及回授訊號Fo的鎖定
必須瞭解的是,由於粗調低通濾波器模組120具有漸進縮小之頻寬,因此鎖相迴路電路100可以迅速又正確定將回授訊號Fo鎖定在特定的頻率。以下將詳細說明其原理。
在鎖相迴路電路100鎖定回授訊號Fo的頻率及相位的過程中,其鎖定的反應速度與粗調低通濾波器模組120的頻寬有關。當粗調低通濾波器模組120的頻寬越大時,鎖相迴路電路100的鎖定反應速度越慢,但鎖定的頻率精確度則較低。反之,當粗調低通濾波器模組120的頻寬越小時,鎖相迴路電路100的鎖定反應速度越快,但卻具有較高的精確度。
在本實施例中,在鎖相迴路電路100開始運作後,粗調低通濾波器模組120之頻寬係設定為漸進地縮小。如此一來,在鎖相迴路電路100在對回授訊號Fo進行鎖定的初期,因粗調低通濾波器模組120有較大的頻寬,回授訊號Fo的頻率可先被快速地被調整至輸入訊號Fref的頻率附近。接下來,在鎖相迴路電路100在對回授訊號Fo進行鎖定的末期,因粗調低通濾波器模組120有較小的頻寬,回授訊號Fo的頻率可準確地被調整成輸入訊號Fref的頻率。結果,鎖相迴路電路100可以迅速又正確定將回授訊號Fo鎖定在特定的頻率。
值得注意的是,圖1所示之細部結構僅作一範例說明之用途。其他種種不同之電路均可採用來實現壓控振盪模組130,只要能夠依據控制訊號SC
與濾波訊號SF
而產生兩個振盪訊號,並再依據此兩個振盪訊號來產生輸出訊號Fout即可。
請參考圖2,圖2為本發明一實施例之頻寬控制器122的功能方塊圖。在本實施例中,頻寬控制器122包括計時器126以及第二低通濾波器128。計時器126用於產生觸發訊號St。第二低通濾波器128耦接至計時器126,用於依據觸發訊號St來產生上述的頻寬控制訊號SW
。
較佳地,計時器126會每隔一預設週期(例如50毫秒)產生觸發訊號St,以使第二低通濾波器128每隔上述的預設週期控制第一低通濾波器124縮小其頻寬。如此一來,第一低通濾波器124的頻寬即可逐次地被調低。此外,此調低操作可一直進行到第一低通濾波器124的頻寬縮小至一預設的最小頻寬為止。必須瞭解的是,上述的預設週期與最小頻寬皆可以依實際的需求,而給予不同的設定,且本發明不以此為限。
為實現上述的操作方式,於一實施例中,計時器126可配置為每隔一預設週期產生觸發訊號St,以觸發第二低通濾波器128每隔預設週期產生頻寬控制訊號SW
。每當第一低通濾波器124接收到頻寬控制訊號SW
時,其頻寬會縮小一既定值。結果,第一低通濾波器124的頻寬(即粗調低通濾波器模組120的頻寬)每隔一預設週期可縮小一既定值
值得注意的是,計時器126可被重設,以令鎖相迴路電路100重新開始鎖定輸入訊號Fref及回授訊號Fo。舉例而言,在一實施例中,當計時器126接收到重設訊號Rst時,即會發出對應的觸發訊號St,以令第二低通濾波器128產生對應的頻寬控制訊號SW
,而使第一低通濾波器124的頻寬恢復成原本尚未縮小的狀態。當計時器126被重設後,即可再次地觸發第二低通濾波器128,以縮小第一低通濾波器124的頻寬。
請參考圖3,圖3是本發明一實施例之第一低通濾波器124之電路圖。第一低通濾波器124包括可變電阻R及電容C。可變電阻R耦接於相位頻率偵測器110。電容C的第一端耦接於第一系統電壓VDD,而電容C的第二端耦接於可變電阻R以輸出濾波訊號SF
。在此配置下,頻寬控制器122可傳送頻寬控制訊號SW
至第一低通濾波器124,以改變可變電阻R的電阻值,進而縮小第一低通濾波器124的頻寬。換言之,可變電阻R係依據頻寬控制訊號SW
改變其本身的電阻值。
請參考圖4,圖4是本發明另一實施例之第一低通濾波器124之電路圖。在本實施例中,第一低通濾波器124包括電阻Ra、多個電容CA
~Cn
以及多個開關S0~SN。電阻Ra耦接於相位頻率偵測器110。每一電容CA
~Cn
的第一端耦接於第一系統電壓VDD,電容CA
的第二端耦接於電阻Ra,而電容CB
~Cn
的第二端透過開關S0~SN耦接於電阻Ra。在本實施例中,上述的頻寬控制訊號SW
為(N+1)位元的數位控制訊號,其每一位元用以控制開關S0~SN當中的其中一個開關。例如:位元SW
[0]用以控制開關S0、位元SW
[1]用以控制開關S1、位元SW
[N]用以控制開關SN。藉由控制開關S0~SN的開啟狀態,即可改變電容CA
~Cn
整體的等效電容值,進而改變第一低通濾波器124的頻寬。
必須瞭解的是,圖3及圖4中的第一低通濾波器124僅為本發明之鎖相迴路電路可使用的各種第一低通濾波器中的兩種,本發明並不以此為限。譬如圖3及圖4可以結合實施。本領域中具有通常知識者應明白第一低通濾波器亦可以利用其他電路形式實施。
請參考圖5,圖5是本發明一實施例之鎖相迴路電路的迴路濾波器740之電路圖。在本實施例中,迴路濾波器740具有電阻R1、第一電容C1及第二電容C2,以構成電阻-電容(RC)迴路。第一電容C1和第二電容C2的一端耦接於第二系統電壓VSS,第一電容C1的另一端耦接於電阻R1的一端,而電阻R1的另一端耦接於電荷泵730。迴路濾波器740的功能在於低通濾波電荷泵730所輸出控制訊號SC
,以濾除控制訊號SC
中的高頻雜訊,進而提升壓控振盪模組120於運作時的穩定度。必須瞭解的是,圖5中的迴路濾波器740僅為本發明之鎖相迴路電路可使用的各種低通濾波器中的一種,本發明並不以此為限。本領域中具有通常知識者應明白本發明各實施例中所使用的低通濾波器可以以其他電路形式實施。
綜上所述,上述實施例的鎖相迴路電路在進行頻率鎖定時,其粗調低通濾波器模組的頻寬是可動態變動的,並會被漸進地被縮小,因此可以迅速又正確地將其輸出訊號的頻率鎖定在特定的頻率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...鎖相迴路電路
110...相位頻率偵測器
120...粗調低通濾波器模組
122...頻寬控制器
124...第一低通濾波器
126...計時器
128...第二低通濾波器
130...壓控振盪模組
132...第一壓控振盪器
134...第二壓控振盪器
136...混合器
140...回授路徑
730...電荷泵
740...迴路濾波器
C...電容
C1...第一電容
C2...第二電容
CA
~Cn
...電容
R...可變電阻
Ra、R1...電阻
Fref...輸入訊號
Fo...回授訊號
F1
...第一振盪訊號
F2
...第二振盪訊號
VDD...第一系統電壓
VSS...第二系統電壓
K1...第一壓控振盪增益
K2...第二壓控振盪增益
S0~SN...開關
SC
...控制訊號
SF
...濾波訊號
St...觸發訊號
SW
...頻寬控制訊號
SW
[0]~SW
[N]...頻寬控制訊號SW
的多個位元
SU
...升壓控制訊號
SD
...降壓控制訊號
Fout...輸出訊號
圖1是本發明第一實施例之鎖相迴路電路的功能方塊圖。
圖2為本發明一實施例之頻寬控制器的功能方塊圖。
圖3是本發明一實施例之第一低通濾波器之電路圖。
圖4是本發明另一實施例之第一低通濾波器之電路圖。
圖5是本發明一實施例之鎖相迴路電路的迴路濾波器之電路圖。
100...鎖相迴路電路
110...相位頻率偵測器
120...粗調低通濾波器模組
122...頻寬控制器
124...第一低通濾波器
130...壓控振盪模組
132...第一壓控振盪器
134...第二壓控振盪器
136...混合器
140...回授路徑
730...電荷泵
740...迴路濾波器
Fref...輸入訊號
Fo...回授訊號
Fout...輸出訊號
F1
...第一振盪訊號
F2
...第二振盪訊號
K1...第一壓控振盪增益
K2...第二壓控振盪增益
SC
...控制訊號
SF
...濾波訊號
SW
...頻寬控制訊號
Claims (9)
- 一種鎖相迴路電路,包括:一相位頻率偵測器,用以比較一輸入訊號及一回授訊號的頻率及相位,以產生一比較結果;一粗調低通濾波器模組,用於以一漸進縮小之頻寬,對指示該比較結果之一控制訊號進行低通濾波,而產生一濾波訊號;一壓控振盪器模組,用於以一第一壓控振盪增益而根據該控制訊號來產生一第一振盪訊號,並用於以一第二壓控振盪增益而根據該濾波訊號來產生一第二振盪訊號,以及依據該第一振盪訊號與該第二振盪訊號產生一輸出訊號,其中該第二壓控振盪增益係高於該第一壓控振盪增益;以及一回授路徑,用於依據該輸出訊號而提供該回授訊號至該相位頻率偵測器。
- 如申請專利範圍第1項所述之鎖相迴路電路,其中該壓控振盪器模組包括:一第一壓控振盪器,其具有該第一壓控振盪增益,並耦接於該相位頻率偵測器,用以根據該控制訊號以產生該第一振盪訊號;一第二壓控振盪器,其具有該第二壓控振盪增益,並耦接至該粗調低通濾波器模組,用於根據該濾波訊號以產生該第二振盪訊號;以及一混合器,耦接至該第一壓控振盪器與該第二壓控振盪器,用於混合該第一振盪訊號與該第二振盪訊號以產生該輸出訊號。
- 如申請專利範圍第1項所述之鎖相迴路電路,其中該粗調低通濾波器模組之該頻寬係每隔一預設週期縮小一既定值。
- 如申請專利範圍第1項所述之鎖相迴路電路,其中該粗調低通濾波器模組包括:一第一低通濾波器,耦接至該壓控振盪器模組,用於依據一頻寬控制訊號來調整該頻寬,並以調整後的該頻寬來對該控制訊號進行低通濾波,而產生該濾波訊號;以及一頻寬控制器,用於產生並提供該頻寬控制訊號至該第一低通濾波器,以漸進地縮小該頻寬。
- 如申請專利範圍第4項所述之鎖相迴路電路,其中該頻寬控制器包括:一計時器,用於產生一觸發訊號;以及一第二低通濾波器,用於依據該觸發訊號來產生該頻寬控制訊號。
- 如申請專利範圍第5項所述之鎖相迴路電路,其中該計時器每隔一預設週期產生該觸發訊號,以使該第二低通濾波器每隔該預設週期產生該頻寬控制訊號以指示該第一低通濾波器縮小該頻寬。
- 如申請專利範圍第4項所述之鎖相迴路電路,其中該第一低通濾波器包括:一可變電阻,耦接於該相位頻率偵測器,用於依據該頻寬控制訊號改變其電阻值;以及一電容,其具有一第一端耦接於一系統電壓,以及一第二端耦接至該可變電阻以輸出該濾波訊號。
- 如申請專利範圍第1項所述之鎖相迴路電路,更包括一電荷泵,耦接至該相位頻率偵測器,以依據該相位頻率偵測器之該比較結果來產生該控制訊號。
- 如申請專利範圍第8項所述之鎖相迴路電路,更包括一迴路濾波器,耦接於該電荷泵,用於對該電荷泵所輸出之該控制訊號進行濾波以提供至該粗調低通濾波器模組與該壓控振盪器模組。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
US13/225,541 US8264258B1 (en) | 2011-05-18 | 2011-09-05 | Phase lock loop circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201249110A TW201249110A (en) | 2012-12-01 |
TWI446722B true TWI446722B (zh) | 2014-07-21 |
Family
ID=46760655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100117429A TWI446722B (zh) | 2011-05-18 | 2011-05-18 | 鎖相迴路電路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8264258B1 (zh) |
TW (1) | TWI446722B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI767593B (zh) * | 2020-06-03 | 2022-06-11 | 聯發科技股份有限公司 | 快速鎖定鎖相環及其相關的快速鎖定方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9548746B2 (en) * | 2014-12-22 | 2017-01-17 | Intel IP Corporation | Coarse tuning selection for phase locked loops |
US9804616B2 (en) * | 2015-02-06 | 2017-10-31 | Stmicroelectronics (Grenoble 2) Sas | Single-shot duty cycle generator for a switched-mode power supply |
TWI640156B (zh) * | 2017-12-26 | 2018-11-01 | 國家中山科學研究院 | Transformer feedback quadrature voltage controlled oscillator |
DE102019101261A1 (de) * | 2019-01-18 | 2020-07-23 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtungen und Verfahren zum Erzeugen eines breitbandigen Frequenzsignals |
CN113890534B (zh) * | 2021-12-07 | 2022-03-29 | 江苏游隼微电子有限公司 | 一种自加速锁定锁相环 |
CN116979960A (zh) * | 2022-04-22 | 2023-10-31 | 罗德施瓦兹两合股份有限公司 | 锁相环电路、电子电路装置和电子设备 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58108832A (ja) * | 1981-12-23 | 1983-06-29 | Toshiba Corp | 信号再生回路 |
US5442593A (en) * | 1993-04-16 | 1995-08-15 | The Charles Stark Draper Laboratory, Inc. | Apparatus and method of nulling discrete frequency noise signals |
US20060012414A1 (en) * | 2004-07-15 | 2006-01-19 | Texas Instruments Incorporated | Circuit and method for generating a polyphase clock signal and system incorporating the same |
US20060141963A1 (en) * | 2004-12-28 | 2006-06-29 | Adrian Maxim | Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation |
US7098754B2 (en) * | 2005-01-31 | 2006-08-29 | Rf Micro Devices, Inc. | Fractional-N offset phase locked loop |
JP2007124508A (ja) * | 2005-10-31 | 2007-05-17 | Matsushita Electric Ind Co Ltd | Pll過渡応答制御システム及び通信システム |
WO2007086502A1 (ja) * | 2006-01-26 | 2007-08-02 | Nihon Dempa Kogyo Co., Ltd. | Vco駆動回路及び周波数シンセサイザ |
US7501867B2 (en) * | 2006-09-14 | 2009-03-10 | Rambus, Inc. | Power supply noise rejection in PLL or DLL circuits |
US7786771B2 (en) * | 2008-05-27 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase lock loop (PLL) with gain control |
US7973612B2 (en) * | 2009-04-26 | 2011-07-05 | Qualcomm Incorporated | Supply-regulated phase-locked loop (PLL) and method of using |
-
2011
- 2011-05-18 TW TW100117429A patent/TWI446722B/zh not_active IP Right Cessation
- 2011-09-05 US US13/225,541 patent/US8264258B1/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI767593B (zh) * | 2020-06-03 | 2022-06-11 | 聯發科技股份有限公司 | 快速鎖定鎖相環及其相關的快速鎖定方法 |
Also Published As
Publication number | Publication date |
---|---|
US8264258B1 (en) | 2012-09-11 |
TW201249110A (en) | 2012-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI446722B (zh) | 鎖相迴路電路 | |
US7564280B2 (en) | Phase locked loop with small size and improved performance | |
US10027333B2 (en) | Phase locked loops having decoupled integral and proportional paths | |
US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
TWI427933B (zh) | 鎖相迴路及其方法 | |
US8368437B2 (en) | Phase locked loop with charge pump | |
WO2018000530A1 (zh) | 锁相环路中压控振荡器的校准系统及方法 | |
CN210899136U (zh) | 一种锁相环电路、芯片、电路板以及电子设备 | |
US10840915B2 (en) | Use of a raw oscillator and frequency locked loop to quicken lock time of frequency locked loop | |
JP2002158538A (ja) | 電圧制御発振器およびその方法 | |
TWI395410B (zh) | 調整鎖相迴路之振盪器的方法與相關之頻率合成器 | |
AU2007325558B2 (en) | System and method for reducing transient responses in a phase lock loop with variable oscillator gain | |
JP2011040943A (ja) | 位相ロックループ回路 | |
CN109586714B (zh) | 使用锁相环和锁频环对压控振荡器进行校准以修整其增益 | |
US9948312B2 (en) | Phase lock loop with a digital charge pump | |
JP2017195543A (ja) | 信号生成回路および信号生成方法 | |
CN102801416B (zh) | 锁相回路电路 | |
CN110855291B (zh) | 一种应用于锁相环系统的锁相加速电路及锁相环系统 | |
KR100842727B1 (ko) | 전압 제어 발진기 및 이를 구비한 위상고정루프회로 | |
US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
US7109763B1 (en) | Phase locked loop operable over a wide frequency range | |
CN116170012B (zh) | 一种具有频率保持和参考频率平滑切换的锁相环电路 | |
JP2004153332A (ja) | クロック発生回路 | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |