JP2012142814A

JP2012142814A - Ｐｌｌ回路

Info

Publication number: JP2012142814A
Application number: JP2011000085A
Authority: JP
Inventors: Hiroshi Yamauchi; 内浩山; Tetsuya Yamaguchi; 口哲哉山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-01-04
Filing date: 2011-01-04
Publication date: 2012-07-26

Abstract

【課題】特性の向上を図ることが可能なＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプを備え、出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗を備え、可変抵抗の他端に一端が接続され、接地に他端が接続され、ローパスフィルタを構成する容量を備え、前記チャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器を備え、リング状に直列に接続された複数のインバータを有し、インバータを動作させるための動作電流が供給され、動作電流に応じて発振周波数が制御される発振信号を出力する電流制御発振器を備え、可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧とを比較する第１の比較回路を備え、その比較信号に基づいて、電流制御発振器のインバータの段数を制御する制御回路を備える。
【選択図】図１

Description

本発明の実施形態は、ＰＬＬ回路に関する。

ＰＬＬ回路の特性（例えば、スタティックフェーズエラー、ジッタ等）向上のためには、ＰＬＬ回路を構成するチャージポンプの充放電電流のマッチングが取れている必要がある。

しかし、近年、電源電圧が低くなるのに伴って、マッチングが取れる領域（ＰＬＬ回路を構成するローパスフィルタの電圧範囲）が狭まっている。この傾向は、特に、ＰＶＴ（プロセス、電圧、温度）特性を変化させた場合に顕著である。

したがって、ＰＬＬ回路の周波数ロックレンジを保証するマージンが少なくなっている。

特公平８−２０２０号公報

特性の向上を図ることが可能なＰＬＬ回路を提供する。

実施例に従ったＰＬＬ回路は、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプを備える。ＰＬＬ回路は、前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗を備える。ＰＬＬ回路は、前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量を備える。ＰＬＬ回路は、前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器を備える。ＰＬＬ回路は、リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器を備える。ＰＬＬ回路は、前記可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第１の比較回路を備える。ＰＬＬ回路は、前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路を備える。

前記第１の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限である。前記第２の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限である。

前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記インバータの段数が多くなるように制御し、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記インバータの段数が少なくなるように制御する。

図１は、実施例１に係るＰＬＬ回路１００の構成の一例を示す図である。図２は、図１に示す電流制御発振器７の構成の一例を示す図である。図３は、図１に示す電流制御発振器７の構成の他の例を示す図である。図４は、図１に示す第１の比較回路４と制御回路５の構成の一例を示す図である。図５は、図４に示す制御回路５の制御信号ＳＣＯＮの論理の一例を示す図である。図６は、図１に示すＰＬＬ回路１００のフィルタ電圧Ｖｌｐｆと、充電電流Ｉｐ、放電電流Ｉｎとの関係を示す図である。図７は、図１に示すＰＬＬ回路１００の電流制御発振器７のインバータの段数を変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。図８は、図１に示すＰＬＬ回路１００の電流制御発振器７の動作電流Ｉｍを変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。図９は、図１に示すＰＬＬ回路１００の電流制御発振器７のインバータの出力に接続された可変容量の容量値を変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。図１０は、図１に示すＰＬＬ回路１００のプロセス特性が異なる場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。

以下、各実施例について図面に基づいて説明する。

図１は、実施例１に係るＰＬＬ回路１００の構成の一例を示す図である。また、図２は、図１に示す電流制御発振器７の構成の一例を示す図である。また、図３は、図１に示す電流制御発振器７の構成の他の例を示す図である。また、図４は、図１に示す第１の比較回路４と制御回路５の構成の一例を示す図である。

図１に示すように、ＰＬＬ回路１００は、チャージポンプ１と、ローパスフィルタ２と、スイッチ回路３と、第１の比較回路４と、制御回路５と、電圧電流変換器６と、電流制御発振器７と、第１の分周器８と、第２の分周器９と、第２の比較回路１０と、第３の分周器１１と、を備える。

チャージポンプ１は、発振信号Ｓ１に基づいた充放電信号Ｓｃｄに応じて、発振信号に基づいた充放電信号に応じて、充放電電流を出力端子１ａに流すようになっている。

このチャージポンプ１は、例えば、図１に示すように、第１の電流源Ｉ１と、第２の電流源Ｉ２と、第１のスイッチ素子（第１のＭＯＳトランジスタ）Ｍ１と、第２のスイッチ素子（第２のＭＯＳトランジスタ）Ｍ２と、を有する。

第１の電流源Ｉ１は、電源に一端が接続されている。

第１のスイッチ素子（第１のＭＯＳトランジスタ）Ｍ１は、第１の電流源Ｉ１の他端に一端（ドレイン）が接続され、出力端子１ａに他端（ソース）が接続されている。

第２のスイッチ素子（第２のＭＯＳトランジスタ）Ｍ２は、出力端子１ａに一端（ドレイン）が接続されている。

第２の電流源Ｉ２は、第２のスイッチ素子Ｍ２の他端（ソース）に一端が接続され、接地に他端が接続されている。

第１のスイッチ素子Ｍ１と第２のスイッチ素子Ｍ２とは、充放電信号Ｓｃｄに応じて、相補的にオン／オフが制御されるようになっている。これにより、出力端子１ａに流れる充電電流Ｉｐと放電電流Ｉｎとが制御されて、出力端子１ａのチャージポンプ電圧Ｖｃｈが制御される。

また、可変抵抗Ｒｘおよび容量Ｃは、ローパスフィルタ２を構成する。

この可変抵抗Ｒｘは、チャージポンプ１の出力端子１ａに一端が接続されている。この可変抵抗Ｒｘは、制御信号ＳＣＯＮに応じて、その抵抗値が変化するようになっている。

容量Ｃは、可変抵抗Ｒｘの他端に一端が接続され、接地に他端が接続されている。

また、電圧電流変換器６は、出力端子１ａのチャージポンプ電圧Ｖｃｈを電流に変換した動作電流Ｉｍを電流制御発振器７に出力するようになっている。

また、電流制御発振器７は、リング状に直列に接続された複数のインバータを有し、このインバータを動作させるための動作電流Ｉｍが供給されるようになっている。この電流制御発振器７は、この動作電流Ｉｍに応じて発振周波数が制御される発振信号Ｓ１を出力するようになっている。

ここで、電流制御発振器７は、例えば、図２に示すように、リング状に直列に接続された複数（奇数個）のインバータ７ａ−１〜７ａ−ｎと、複数のスイッチ回路７ｂ−１〜７ｂ−ｍと、を有する。

この場合、電流制御発振器７は、制御信号ＳＣＯＮに応じて、スイッチ回路７ｂ−１〜７ｂ−ｍの何れか１つをオンし残りをオフすることにより、リング状に接続されるインバータの段数を制御することができるようになっている。なお、リングから外れる残りのインバータは、その動作が停止される。

また、他の例として、電流制御発振器７は、例えば、図３に示すように、リング状に直列に接続された複数（奇数個）のインバータ７ａ−１〜７ａ−ｎと、複数（奇数個）のインバータ７ａ−１〜７ａ−ｎの出力と接地との間に接続された複数（奇数個）の可変容量７ｃ−１〜７ｃ−ｎと、を有する。

この場合、電流制御発振器７は、制御信号ＳＣＯＮに応じて、複数の可変容量７ｃ−１〜７ｃ−ｎの容量値を制御することができるようになっている。

また、図１に示すように、スイッチ回路３は、ローパスフィルタ２の出力端子２ａと第１の比較回路４の入力端子４ａ（第１、第２のコンパレータＣＭＰ１、ＣＭＰ２の反転入力端子）との間に接続されている。このスイッチ回路３は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態なると、ロック信号ＬＯＣＫＤＥＴに応じてオンし、出力端子２ａ（可変抵抗Ｒｘの他端）のフィルタ電圧Ｖｌｐｆが第１の比較回路４の入力端子４ａに供給されるようになっている。

第１の比較回路４は、出力端子２ａ（可変抵抗Ｒｘの他端）のフィルタ電圧Ｖｌｐｆと、第１の基準電圧Ｖ１およびこの第１の基準電圧Ｖ１よりも高い第２の基準電圧Ｖ２と、を比較し、この比較結果に応じた比較信号Ｓｃ１、Ｓｃ２を出力するようになっている。

この第１の基準電圧Ｖ１は、チャージポンプ１の充電電流Ｉｐと放電電流Ｉｎとが等しくなるチャージポンプ電圧Ｖｃｈの下限である。また、第２の基準電圧Ｖ２は、チャージポンプ１の充電電流Ｉｐと放電電流Ｉｎとが等しくなるチャージポンプ電圧Ｖｃｈの上限である。

この第１の第１の比較回路４は、図１に示すように、例えば、電源に一端が接続された第１の分圧抵抗Ｒｄ１と、第１の分圧抵抗Ｒｄ１の他端に一端が接続された第２の分圧抵抗Ｒｄ２と、第２の分圧抵抗Ｒｄ２の他端に一端が接続され、接地に他端が接続された第３の分圧抵抗Ｒｄ３と、を有する。

これらの第１ないし第３の分圧抵抗Ｒｄ１〜Ｒｄ３により電源電圧ＶＤＤを分圧して、第１、第２の基準電圧Ｖ１、Ｖ２を生成している。

また、第１の比較回路４は、第１のコンパレータＣＭＰ１と、第２のコンパレータＣＭＰ２と、を有する。

第１のコンパレータＣＭＰ１は、第１の基準電圧Ｖ１が非反転入力端子に入力され（第２の分圧抵抗Ｒｄ２の他端が非反転入力端子に接続され）、フィルタ電圧Ｖｌｐｆが反転入力端子に入力され（スイッチ回路ＳＷの他端が反転入力端子に接続され）、第１の基準電圧Ｖ１とフィルタ電圧Ｖｌｐｆとを比較した結果に応じた信号Ｓｃ１を制御回路５に出力するようになっている。

また、第２のコンパレータＣＭＰ２は、第２の基準電圧Ｖ２が非反転入力端子に入力され（第１の分圧抵抗Ｒｄ１の他端が非反転入力端子に接続され）、フィルタ電圧Ｖｌｐｆが反転入力端子に入力され（スイッチ回路ＳＷの他端が反転入力端子に接続され）、第２の基準電圧Ｖ２とフィルタ電圧Ｖｌｐｆとを比較した結果に応じた信号Ｓｃ２を制御回路５に出力するようになっている。

制御回路５は、比較信号Ｓｃ１、Ｓｃ２に基づいて、制御信号ＳＣＯＮを出力し、電流制御発振器７のインバータの段数（図２の場合）、インバータの出力と接地との間に接続された可変容量の容量値（図３の場合）、動作電流Ｉｍ、充電電流Ｉｐ、放電電流Ｉｎ、可変抵抗Ｒｘの抵抗値を制御するようになっている。

この制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、インバータの段数が多くなるように制御し、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、インバータの段数が少なくなるように制御する（電流制御発振器７が図２の構成を有する場合）。

または、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、可変容量７ｃ−１〜７ｃ−ｎの容量値が小さくなるように制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、可変容量７ｃ−１〜７ｃ−ｎの容量値が大きくなるように制御する（電流制御発振器７が図３の構成を有する場合）。

または、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、動作電流Ｉｍが大きくなるように制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、動作電流Ｉｍが小さくなるように制御するようにしてもよい。

ここで、上述の３通りの制御動作に加えて、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、チャージポンプ１の充電電流Ｉｐおよび放電電流Ｉｎが大きくなるようにさらに制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、チャージポンプ１の充電電流Ｉｐおよび放電電流Ｉｎが小さくなるようにさらに制御するようになっている。

この制御動作に加えて、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、可変抵抗Ｒｘの抵抗値が大きくなるようにさらに制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、可変抵抗Ｒｘの抵抗値が小さくなるようにさらに制御するようになっている。

なお、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間にある場合には、制御信号ＳＣＯＮを出力しない。

ここで、図４に示すように、制御回路５は、ＮＡＮＤ回路５ａと、インバータ５ｂと、ＮＯＲ回路５ｃと、アップ／ダウンコンバータ５ｄと、を有する。

ＮＡＮＤ回路５ａは、第１、２のコンパレータＣＭＰ１、ＣＭＰ２の出力信号（比較結果信号Ｓｃ１、Ｓｃ２）が入力されるようになっている。

インバータ５ｂは、このＮＡＮＤ回路５ａの出力信号が入力され、アップ信号ＵＰをアップ／ダウンコンバータ５ｄに出力するようになっている。このアップ信号ＵＰは、第１、２のコンパレータＣＭＰ１、ＣＭＰ２の出力信号に基づいて、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合に出力される。

ＮＯＲ回路５ｃは、第１、２のコンパレータＣＭＰ１、ＣＭＰ２の出力信号（比較結果信号Ｓｃ１、Ｓｃ２）が入力され、ダウン信号ＤＯＷＮをアップ／ダウンコンバータ５ｄに出力するようになっている。このダウン信号ＤＯＷＮは、第１、２のコンパレータＣＭＰ１、ＣＭＰ２の出力信号に基づいて、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合に出力される。

また、アップ／ダウンコンバータ５ｄは、アップ信号ＵＰおよびダウン信号ＤＯＷＮに応じて、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）を出力するようになっている。

上述のように、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合に、ダウン信号ＤＯＷＮがアップ／ダウンコンバータ５ｄに入力され、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合に、アップ信号ＵＰがアップ／ダウンコンバータ５ｄに入力される。

ここで、図５は、図４に示す制御回路５の制御信号ＳＣＯＮの論理の一例を示す図である。なお、図５において、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）の初期値は、“１００”である。また、図５では、一例として、制御信号ＳＣＯＮを３桁で表現しているが、必要に応じて、さらに桁数を増加または減少させてもよい。

例えば、アップ／ダウンコンバータ５ｄは、アップ信号ＵＰが入力されると、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）の値に“１”を加算する。これにより、例えば、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）は、“１００”から“１０１”になる（図５）。

一方、アップ／ダウンコンバータ５ｄは、ダウン信号ＤＯＷＮが入力されると、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）の値から“１”を減算する。これより、例えば、制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）は、“１００”から“０１１”になる（図５）。

このようにして設定される制御信号ＳＣＯＮ（論理Ｓ０、Ｓ１、Ｓ２）に応じて、各パラメータ（該インバータの段数（図２の場合）、該容量値（図３の場合）、該動作電流Ｉｍ、充電電流Ｉｐ、放電電流Ｉｎ、該抵抗値）が段階的に制御される。

また、図１に示すように、第１の分周器８は、基準クロック信号ＲｅｆＣｋが入力され、この基準クロック信号ＲｅｆＣｋを分周した第１の分周信号Ｓｄ１を出力するようになっている。

第２の分周器９は、発振信号Ｓ１が入力され、この発振信号Ｓ１を分周した第２の分周信号Ｓｄ２を出力するようになっている。

第２の比較回路１０は、第１の分周信号Ｓｄ１と第２の分周信号Ｓｄ２とを比較し、この比較結果に応じて、第１の分周信号Ｓｄ１に第２の分周信号Ｓｄ２が近づくように、充放電信号Ｓｃｄを出力するようになっている。

第３の分周器１１は、発振信号Ｓ１が入力され、発振信号Ｓ１を分周した出力信号Ｓ２を出力するようになっている。
次に、以上のような構成を有するＰＬＬ回路１００の特性について検討する。

図６は、図１に示すＰＬＬ回路１００のフィルタ電圧Ｖｌｐｆと、充電電流Ｉｐ、放電電流Ｉｎとの関係を示す図である。

図６に示すように、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間にあるとき、充電電流Ｉｐと放電電流Ｉｎとがマッチングしている。すなわち、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間にあるように制御することにより、ＰＬＬ回路１００の特性を向上することができる。

また、図７は、図１に示すＰＬＬ回路１００の電流制御発振器７のインバータの段数を変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。

図７に示すように、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合は、インバータの段数を増加させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に上昇させることができる。

一方、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合は、インバータの段数を減少させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に下降させることができる。

また、図８は、図１に示すＰＬＬ回路１００の電流制御発振器７の動作電流Ｉｍを変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。

図８に示すように、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合は、電流制御発振器７の動作電流Ｉｍを増加させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に上昇させることができる。

一方、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合は、電流制御発振器７の動作電流Ｉｍを減少させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に下降させることができる。

また、図９は、図１に示すＰＬＬ回路１００の電流制御発振器７のインバータの出力に接続された可変容量の容量値を変化させた場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。

図９に示すように、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合は、インバータの出力に接続された可変容量の容量値を減少させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に上昇させることができる。

一方、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合は、インバータの出力に接続された可変容量の容量値を増加させることにより、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に下降させることができる。

また、図１０は、図１に示すＰＬＬ回路１００のプロセス特性が異なる場合における、フィルタ電圧Ｖｌｐｆと、発振信号Ｓ１の発振周波数と、の関係を示す図である。

図１０に示すように、プロセス特性が一般的なＰＬＬ回路の場合（図１０のＴＴ）は、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間にあり、所望のＰＬＬ特性を有する。

プロセス特性がばらついて高速なＰＬＬ回路である場合（図１０のＦＦ）は、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低く、所望の特性を有さない。同様に、プロセス特性がばらついて低速なＰＬＬ回路である場合（図１０のＳＳ）は、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高く、所望の特性を有さない。

プロセス特性がばらついた図１０のＦＦ、ＳＳの場合においても、既述の制御動作によりフィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に調整することにより、所望のＰＬＬ特性を得ることができると考えられる。

次に、本実施例のＰＬＬ回路１００の具体的な動作の一例について説明する。

先ず、ＰＬＬ回路１００の通常の動作により、発振信号Ｓ１の位相がロックされた状態になる。これにより、スイッチ回路３は、Ｐロック信号ＬＯＣＫＤＥＴに応じてオンし、出力端子２ａのフィルタ電圧Ｖｌｐｆが第１の比較回路４の入力端子４ａに供給される。

次に、第１の比較回路４は、出力端子２ａのフィルタ電圧Ｖｌｐｆと、第１の基準電圧Ｖ１およびこの第１の基準電圧Ｖ１よりも高い第２の基準電圧Ｖ２と、を比較し、この比較結果に応じた比較信号Ｓｃ１、Ｓｃ２を出力する。

そして、制御回路５は、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、インバータの段数が多くなるように制御し、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、インバータの段数が少なくなるように制御する（電流制御発振器７が図２の構成を有する場合）。

または、制御回路５は、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、可変容量７ｃ−１〜７ｃ−ｎの容量値が小さくなるように制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、可変容量７ｃ−１〜７ｃ−ｎの容量値が大きくなるように制御する（電流制御発振器７が図３の構成を有する場合）。

ここで、インバータの段数を変更したり、可変容量の容量値を変更したりすると発振信号Ｓ１の発振周波数の傾きが変化して、ＬＢＷ（バンド幅）が変化する。つまり、PLLの特性が変化してしまう。そこで、このＬＢＷを変化させないために、既述のように、充電電流Ｉｐおよび放電電流Ｉｎ、可変抵抗Ｒｘの抵抗値も同時に変更する。

すなわち、制御回路５は、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、チャージポンプ１の充電電流Ｉｐおよび放電電流Ｉｎが大きくなるようにさらに制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、チャージポンプ１の充電電流Ｉｐおよび放電電流Ｉｎが小さくなるようにさらに制御する。

さらにこの制御動作に加えて、制御回路５は、ＰＬＬ回路１００の発振信号Ｓ１の位相がロックされた状態において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合には、可変抵抗Ｒｘの抵抗値が大きくなるようにさらに制御し、一方、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合には、可変抵抗Ｒｘの抵抗値が小さくなるようにさらに制御する。
以上の制御動作により、ＬＢＷを維持しつつ、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第１の基準電圧Ｖ１よりも低い場合は、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に上昇させ、一方、発振信号Ｓ１の発振周波数において、フィルタ電圧Ｖｌｐｆが第２の基準電圧Ｖ２よりも高い場合は、フィルタ電圧Ｖｌｐｆを第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間に下降させることができる。

すなわち、ＰＬＬ回路の周波数ロックレンジを保証するマージンを可能な限り大きくすることができる。

以上のように、本実施例に係るＰＬＬ回路１００によれば、特性の向上を図ることができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１チャージポンプ
２ローパスフィルタ
３スイッチ回路
４第１の比較回路
５制御回路
６電圧電流変換器
７電流制御発振器
８第１の分周器
９第２の分周器
１０第２の比較回路
１１第３の分周器
１００ＰＬＬ回路

Claims

発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、
前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、
前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、
前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、
リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、
前記可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第１の比較回路と、
前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、
前記第１の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、
前記第２の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、
前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記インバータの段数が多くなるように制御し、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記インバータの段数が少なくなるように制御する
ことを特徴とするＰＬＬ回路。
発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、
前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、
前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、
前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、
リング状に直列に接続された複数のインバータと、前記複数のインバータの出力と接地との間に接続された複数の可変容量と、を有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、
前記可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第１の比較回路と、
前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、
前記第１の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、
前記第２の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、
前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記可変容量の容量値が小さくなるように制御し、一方、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記可変容量の容量値が大きくなるように制御する
ことを特徴とするＰＬＬ回路。
発振信号に基づいた充放電信号に応じて、充放電電流を出力端子に流すチャージポンプと、
前記出力端子に一端が接続され、ローパスフィルタを構成する可変抵抗と、
前記可変抵抗の他端に一端が接続され、接地に他端が接続され、前記ローパスフィルタを構成する容量と、
前記出力端子のチャージポンプ電圧を電流に変換した動作電流を出力する電圧電流変換器と、
リング状に直列に接続された複数のインバータを有し、前記インバータを動作させるための前記動作電流が供給され、前記動作電流に応じて発振周波数が制御される前記発振信号を出力する電流制御発振器と、
前記可変抵抗の他端のフィルタ電圧と、第１の基準電圧およびこの第１の基準電圧よりも高い第２の基準電圧と、を比較し、この比較結果に応じた比較信号を出力する第１の比較回路と、
前記比較信号に基づいて、前記電流制御発振器の前記インバータの段数を制御する制御回路と、を備え、
前記第１の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の下限であり、
前記第２の基準電圧は、前記チャージポンプの充電電流と放電電流とが等しくなる前記チャージポンプ電圧の上限であり、
前記発振信号位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記動作電流が大きくなるように制御し、一方、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記動作電流が小さくなるように制御する
ことを特徴とするＰＬＬ回路。
前記位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記チャージポンプの前記充電電流および前記放電電流が大きくなるようにさらに制御し、一方、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記チャージポンプの前記充電電流および前記放電電流が小さくなるようにさらに制御する
ことを特徴とする請求項１ないし３のいずれか一項に記載のＰＬＬ回路。
前記位相がロックされた状態において、前記制御回路は、前記フィルタ電圧が前記第１の基準電圧よりも低い場合には、前記可変抵抗の抵抗値が大きくなるようにさらに制御し、一方、前記フィルタ電圧が前記第２の基準電圧よりも高い場合には、前記可変抵抗の抵抗値が小さくなるようにさらに制御する
ことを特徴とする請求項４に記載のＰＬＬ回路。