JP2015159532A - 発振器 - Google Patents

Abstract

【課題】 開示の実施形態は、発振器及びその調整方法を提供する。
【解決手段】 回路は、遅延要素、電圧調整線、及び制御可能キャパシタンスを有しても良い。遅延要素は、遅延を有しても良く、入力及び出力を有しても良い。入力は出力に結合されても良い。電圧調整線は、遅延要素の遅延を調整するために、遅延要素に調整電圧を供給するよう構成されても良い。制御可能キャパシタンスは、遅延要素の出力に結合されても良く、制御可能キャパシタンスの変化が遅延要素の遅延を調整するように構成されても良い。
【選択図】 図１

Description

本願明細書で議論される実施形態は、発振器に関する。

発振器又は発振回路は、種々の異なる種類の目的のために特定の周波数で信号を生成するよう構成され得る。種々の種類の発振器が存在し、特に、リング発振器、ＬＣタンク発振器、水晶発振器、を含む。リング発振器及びＬＣタンク発振器のような幾つかの種類の発振器は、特定の周波数を有する信号を生成するよう調整され得る。発振器が遭遇する１つの問題は、発振器の周囲の回路内の信号又は他の因子を調整することにより、生成される信号にノイズを導入してしまうことである。

本願明細書で請求される主題は、上述のような欠点を解決する実施形態や上述のような環境でのみ機能する実施形態に限定されない。むしろ、この背景技術は、単に、本願明細書に記載される複数の実施形態が実施される技術分野の一例を説明するために提供される。

開示の実施形態は、発振器及びその調整方法を提供する。

一実施形態の一態様によると、回路は、遅延要素、電圧調整線、及び制御可能キャパシタンスを有しても良い。遅延要素は、遅延を有しても良く、入力及び出力を有しても良い。入力は出力に結合されても良い。電圧調整線は、遅延要素の遅延を調整するために、遅延要素に調整電圧を供給するよう構成されても良い。制御可能キャパシタンスは、遅延要素の出力に結合されても良く、制御可能キャパシタンスの変化が遅延要素の遅延を調整するように構成されても良い。

実施形態の目的及び利点が理解され、少なくとも特に特許請求の範囲で指摘された要素、特徴及び組合せを用いて達成されるだろう。

上述の全体的説明及び以下の詳細な説明の両方は、例示及び説明のためであり、本発明の範囲を限定しないことが理解される。

例示的な実施形態は、添付の図面を用いて、更なる特異性及び詳細事項と共に記載され説明される。
例示的なリング発振器の図である。 別の例示的なリング発振器の図である。 リング発振器内の例示的な段の図である。 リング発振器及び制御ユニットを有する例示的な回路の図である。 リング発振器の周波数を調整する例示的な方法のフローチャートである。 例示的なリング発振器の異なる動作周波数範囲のグラフである。 リング発振器の周波数を調整する例示的な方法のフローチャートである。 リング発振器を含む回路の図である。

一実施形態の一態様によると、電圧調整線及び複数の段を含むリング発振器が開示される。電圧調整線は、複数の段の各々に調整電圧を供給するよう構成されても良い。複数の段は、ある周波数で出力信号を生成するよう構成されても良い。出力信号を生成するために、複数の段は、複数の段の各々の出力が複数の段の別の１つの入力に結合されるよう、結合されても良い。幾つかの実施形態では、複数の段の各々は、遅延を有する遅延要素を有しても良い。複数の段の各々の遅延要素は、電圧調整線上の調整電圧が遅延要素の遅延を調整し得るように構成されても良い。複数の段の各々は、遅延要素の出力に結合される制御可能キャパシタンスを有しても良い。上述及び他の実施形態では、制御可能キャパシタンスの変化は、遅延要素の遅延を調整しても良い。出力信号の周波数は、複数の段の遅延要素の遅延に基づいても良い。したがって、出力信号の周波数は、複数の段の各々の調整電圧及び／又は制御可能キャパシタンスを調整することにより調整されても良い。

幾つかの実施形態では、制御可能キャパシタンスは、特定の動作周波数範囲内の特定の周波数に出力信号の周波数を調整する粗調整メカニズムとして用いられても良い。次に、調整電圧は、特定の動作周波数範囲内の特定の周波数に、出力信号の周波数を調整するために用いられても良い。その結果、リング発振器の調整電圧利得、例えば調整電圧の電圧変化当たりの周波数変化は、調整電圧のみを用いて制御される同様の動作周波数範囲を有する他のリング発振器と比べて、低減されても良い。調整電圧の利得が低減されると、調整電圧によりリング発振器に入力されるノイズも低減され得る。その結果、出力信号の周波数は、調整電圧のみを用いて制御される同様の動作周波数範囲を有する他のリング発振器からの出力信号の周波数と比べて、より一定になり安定する。

本発明の実施形態を、添付の図面を参照して以下に説明する。

図１は、本願明細書に記載の少なくとも１つの実施形態により配置される例示的なリング発振器１００の図を示す。リング発振器１００は、特定の周波数で出力信号１０２を生成するよう構成されても良い。出力信号１０２を生成するために、リング発振器１００は、本願明細書では集合的に段１１０として称される第１、第２及び第３の段１１０ａ、１１０ｂ、１１０ｃを有しても良い。段１１０は、段１１０の各々の入力が段１１０の別の段の出力に結合され、リングを形成するよう、結合されても良い。特に、第１の段１１０ａの入力は、第３の段１１０ｃの出力に結合されても良い。第２の段１１０ｂの入力は、第１の段１１０ａの出力に結合されても良く、第３の段１１０ｃの入力は、第２の段１１０ｂの出力に結合されても良い。図１は３個の段１１０を示すが、リング発振器１００は任意の数の段を有しても良い。例えば、リング発振器１００は、５、１０、３０、１００、１０００，２０００、又はそれ以上の段１１０を有しても良い。リング発振器１００の段１１０の数は、リング発振器１００の特徴の中でも特にリング発振器１００の出力信号１０２の特定の周波数のような、リング発振器１００の１又は複数の所望の特性に基づいても良い。

段１１０がリングを形成するために一緒に結合されると、ノイズ又は特定の他のソースにより段１１０のうちの１つに導入される信号は、出力信号１０２を生成するために段１１０の各々により増幅され遅延され得る。ある周波数で段１１０が飽和し及び出力信号１０２が安定するまで、出力信号１０２は増幅され、段１１０を通じてフィードバックされ得る。

段１１０の各々は、遅延要素１１２と、遅延要素１１２の出力に結合される制御可能キャパシタンス１１４と、を有しても良い。例えば、第１の段１１０ａは、第１の遅延要素１１２ａと、第１の遅延要素１１２ａの出力に結合される第１の制御可能キャパシタンス１１４ａを有しても良い。第２の段１１０ｂは、第２の遅延要素１１２ｂと、第２の遅延要素１１２ｂの出力に結合される第２の制御可能キャパシタンス１１４ｂを有しても良い。第３の段１１０ｃは、第３の遅延要素１１２ｃと、第３の遅延要素１１２ｃの出力に結合される第３の制御可能キャパシタンス１１４ｃを有しても良い。

遅延要素１１２は、それぞれ、遅延が出力信号１０２の生成をもたらすように、リング発振器１００に導入される信号を遅延するよう構成されても良い。遅延要素１１２の遅延は、ほぼ等しい又は等しくても良い。遅延要素１１２の遅延量及び遅延要素１１２の数は、出力信号１０２の周波数を決定する際に役立ち得る。例えば、幾つかの実施形態では、出力信号１０２の周波数は、次式に基づき決定されても良い。

ここで、Ｆは出力信号１０２の周波数であり、ｎは遅延要素１１２の数であり、Ｔは各遅延要素１１２の遅延である。したがって、出力信号１０２の周波数は、遅延要素１１２の遅延を調整することにより調整できる。幾つかの実施形態では、遅延要素１１２の遅延は、遅延要素１１２に適用される電圧を調整することにより調整されても良い。

制御可能キャパシタンス１１４は、遅延要素１１２の遅延を調整するよう構成されても良い。例えば、制御可能キャパシタンス１１４がより大きなキャパシタンスを有するとき、遅延要素１１２の遅延は増大し得る。代替で、制御可能キャパシタンス１１４がより小さなキャパシタンスを有するとき、遅延要素１１２の遅延は減少し得る。

リング発振器１００は、電圧調整線１４０と、キャパシタンス調整線１５０とを有しても良い。電圧調整線１４０及びキャパシタンス調整線１５０の両方は、段１１０の各々に結合されても良い。電圧調整線１４０は、複数の段１１０の各々に調整電圧を供給するよう構成されても良い。特に、電圧調整線１４０は、遅延要素１１２の各々の遅延を調整するために、遅延要素１１２の各々に調整電圧を供給するよう構成されても良い。

キャパシタンス調整線１５０は、複数の段１１０の各々にキャパシタンス調整信号を供給するよう構成されても良い。特に、キャパシタンス調整線１５０は、遅延要素１１２の出力に結合されるキャパシタンス量を調整し、したがって遅延要素１１２の遅延を調整するために、制御可能キャパシタンス１１４の各々にキャパシタンス調整信号を供給するよう構成されても良い。その結果、遅延要素１１２の遅延及び出力信号１０２の周波数は、調整電圧及びキャパシタンス調整信号の一方又は両方を用いて調整可能である。

幾つかの実施形態では、調整電圧は、遅延要素１１２の遅延の微調整を提供しても良く、キャパシタンス調整信号は遅延要素１１２の遅延の粗調整を提供しても良い。遅延要素１１２の遅延の粗調整は、遅延の変化の粒度又はキャパシタンス調整信号の２つの隣接設定間の遅延の変化量が、変化の粒度又は調整電圧の２つの隣接設定間の遅延の変化量より大きいことを示しても良い。

本開示の範囲から逸脱することなくリング発振器１００に対し変更、追加又は省略が行われても良い。例えば、幾つかの実施形態では、リング発振器１００は、調整電圧及び制御可能キャパシタンスを供給するよう構成される制御部を有しても良い。

図２は、本願明細書に記載の少なくとも１つの実施形態により配置される別の例示的なリング発振器２００の図を示す。リング発振器２００は、特定の周波数で出力信号２０２を生成するよう構成されても良い。出力信号２０２を生成するために、リング発振器２００は、本願明細書では集合的に段２１０として称される第１、第２及び第３の段２１０ａ、２１０ｂ、２１０ｃを有しても良い。段２１０は、図１の段１１０がリング構成に結合されるのと同様の方法で、リング構成に結合されても良い。

段２１０の各々は、インバータ２１２と、インバータ２１２の出力に結合される制御可能キャパシタンス２１４と、を有しても良い。例えば、第１の段２１０ａは、第１のインバータ２１２ａと、第１のインバータ２１２ａの出力に結合される第１の制御可能キャパシタンス２１４ａを有しても良い。第２の段２１０ｂは、第２のインバータ２１２ｂと、第２のインバータ２１２ｂの出力に結合される第２の制御可能キャパシタンス２１４ｂを有しても良い。第３の段２１０ｃは、第３のインバータ２１２ｃと、第３のインバータ２１２ｃの出力に結合される第３の制御可能キャパシタンス２１４ｃを有しても良い。

インバータ２１２は、それぞれ、それらの入力で受信された信号を反転するよう構成されても良い。さらに、インバータ２１２は、それぞれ、それらの入力で受信された信号を遅延するよう構成されても良い。段２１０及びインバータ２１２はリング構成に構成されているので、インバータ２１２は、インバータ２１２が飽和するまで、段２１０に導入される信号を連続的に反転し増幅しても良い。インバータ２１２が飽和すると、出力信号２０２になる、インバータ２１２により増幅される信号は、安定し得る。インバータ２１２内の遅延により、出力信号２０２は、５０％にほぼ等しい又はそれに等しいデューティーサイクルを有する発振信号であっても良い。出力信号２０２の周波数は、上述のようなインバータ２１２の遅延に基づいても良い。

インバータ２１２の各々は、電圧調整線２４０に結合されても良い。電圧調整線２４０は、インバータ２１２に調整電圧を供給するよう構成されても良い。インバータ２１２に供給される調整電圧の変化は、インバータ２１２の遅延を調整しても良い。例えば、調整電圧の増大は、インバータ２１２の遅延を減少しても良く、調整電圧の減少は、インバータ２１２の遅延を増大しても良い。

インバータ２１２の出力に結合される制御可能キャパシタンス２１４は、インバータ２１２の遅延に影響を与え得る。例えば、インバータ２１２の出力におけるキャパシタンスの増大は、インバータ２１２の遅延を増大しても良く、一方で、インバータ２１２の出力におけるキャパシタンスの減少は、インバータ２１２の遅延を減少しても良い。

制御可能キャパシタンス２１４の各々は、キャパシタンス調整線２５０に結合されても良い。キャパシタンス調整線２５０は、制御可能キャパシタンス２１４にキャパシタンス調整信号を供給するよう構成されても良い。制御可能キャパシタンス２１４によりインバータ２１２の出力に結合されるキャパシタンス量は、キャパシタンス調整信号により制御されても良い。幾つかの実施形態では、制御可能キャパシタンス２１４の各々は、キャパシタのスイッチドアレイであっても良い。上述及び他の実施形態では、スイッチドアレイの各々の中のキャパシタは、全て同じ若しくは同様のキャパシタンス又は異なるキャパシタンスを有しても良い。代替又は追加で、制御可能キャパシタンス２１４は、それぞれ、電圧制御バラクタ又はデジタルバラクタのような可変キャパシタンスであっても良い。

本開示の範囲から逸脱することなくリング発振器２００に対し変更、追加又は省略が行われても良い。例えば、幾つかの実施形態では、リング発振器２００は、調整電圧及び制御可能キャパシタンスを供給するよう構成される制御部を有しても良い。代替又は追加で、上述のように、リング発振器２００は複数の他の段を有しても良い。

図３は、本願明細書に記載の少なくとも１つの実施形態により配置されるリング発振器内の例示的な段３００の図を示す。段３００は、インバータ３１０と、制御可能キャパシタンス３２０と、を有しても良い。段３００は、１又は複数の同様に構成される段を有して、リングに結合され、図１及び２のリング発振器１００又は２００のようなリング発振器を形成しても良い。

インバータ３１０は、入力ノード３０４、出力ノード３０２、電圧ノード３４０を有する。インバータ３１０は、本願明細書では集合的にトランジスタ３１２と称されるｐ型トランジスタ３１２ａ及びｎ型トランジスタ３１２ｂを更に有する。各トランジスタ３１２は、ゲート、ドレイン、ソースを有する。トランジスタ３１２のゲートは、入力ノード３０４に結合される。トランジスタ３１２のドレインは、出力ノード３０２に結合される。ｐ型トランジスタ３１２ａのソースは、電圧ノード３４０に結合されても良い。ｎ型トランジスタ３１２ｂのソースは、グランドに結合されても良い。

制御可能キャパシタンス３２０は、インバータ３１０の出力ノード３０２に結合される。制御可能キャパシタンス３２０は、本願明細書では集合的にスイッチ３２２と称される第１、第２、第３、及び第４のスイッチ３２２ａ、３２２ｂ、３２２ｃ、及び３２２ｄを有する。制御可能キャパシタンス３２０は、本願明細書では集合的にキャパシタ３３０と称される第１、第２、第３、及び第４のキャパシタ３３０ａ、３３０ｂ、３３０ｃ、及び３３０ｄを有する。各スイッチ３２２は、インバータ３１０の出力ノード３０２と図３に示すようなキャパシタ３３０のうちの１つとの間に結合される。キャパシタ３３０は、スイッチ３２２とグランドとの間に結合される。各スイッチ３２２は、各スイッチ３２２にキャパシタンス調整信号を供給するよう構成されるキャパシタンス調整線３５０に結合される。キャパシタンス調整信号は、出力ノード３０２におけるキャパシタンスを調整するために出力ノード３０２に１又は複数のキャパシタ３３０を結合するために、スイッチ３２２を開閉しても良い。幾つかの実施形態では、スイッチ３２２は、トランジスタ、特定の他の種類のスイッチ、又はスイッチの種類の特定の組合せであっても良い。

キャパシタ３３０は、それぞれ、等しい又はほぼ等しいキャパシタンスを有しても良い。代替又は追加で、キャパシタ３３０は、それぞれ異なるキャパシタンスを有しても良く、キャパシタンス３３０のうちの１又は複数は、異なる若しくは同じキャパシタンスを有しても良い。幾つかの実施形態では、キャパシタ３３０は、バイナリアルゴリズムを用いて出力ノード３０２にキャパシタンスを結合させるために、キャパシタ３３０がそれぞれ２の冪乗で増大するキャパシタンスを有するよう、構成されても良い。例えば、第２のキャパシタ３３０ｂのキャパシタンスは第１のキャパシタ３３０ａのキャパシタンスの２倍であっても良く、第３のキャパシタ３３０ｃのキャパシタンスは第２のキャパシタ３３０ｂのキャパシタンスの２倍であっても良く、第４のキャパシタ３３０ｄのキャパシタンスは第３のキャパシタ３３０ｃのキャパシタンスの２倍であっても良い。

段３００の動作の一例は次の通りである。信号は、入力ノード３０４で受信され、トランジスタ３１２に供給されても良い。トランジスタ３１２は、信号を増幅し反転しても良い。トランジスタ３１２は、信号を遅延させても良い。信号の遅延量は、電圧ノード３４０に適用される電圧により影響され得る、トランジスタ３１２の立ち上がり及び／又は立ち下がり時間に基づいても良い。例えば、電圧ノード３４０に適用される高い電圧は信号の遅延を減少しても良く、一方で、電圧ノード３４０に適用される低い電圧は信号の遅延を増大しても良い。

トランジスタ３１２の立ち下がり及び／又は立ち下がり時間は、出力ノード３０２におけるキャパシタンスによっても影響を受け得る。出力ノード３０２におけるキャパシタンスの増大は、トランジスタ３１２の立ち上がり及び／又は立ち下がり時間を増大し、これは、信号の遅延の増大をもたらし得る。出力ノード３０２におけるキャパシタンスの減少は、トランジスタ３１２の立ち上がり及び／又は立ち下がり時間を減少し、これは、信号の遅延の減少をもたらし得る。

信号の発振周波数は、インバータ３１０により引き起こされる遅延の量に基づいても良い。したがって、信号の発振周波数を増大するために、電圧ノード３４０における電圧は増大されても良く、及び／又は制御可能キャパシタンス３２０により出力ノード３０２に結合されるキャパシタンスは、スイッチ３２２の１又は複数を開くことにより減少されても良い。信号の発振周波数を減少するために、電圧ノード３４０における電圧は減少されても良く、及び／又は制御可能キャパシタンス３２０により出力ノード３０２に結合されるキャパシタンスは、スイッチ３２２の１又は複数を閉じることにより増大されても良い。

本開示の範囲から逸脱することなく段３００に対し変更、追加又は省略が行われても良い。例えば、幾つかの実施形態では、段３００は、４個より多いキャパシタンスを有しても良い。段３００は、２、６、８、１２、２０、５０、１００、又はそれより多くのキャパシタ、又は特定の他の数のキャパシタを有しても良い。代替又は追加で、インバータ３１０は、図３に示したものと異なる構成を有しても良い。

図４は、本願明細書に記載の少なくとも１つの実施形態により配置されるリング発振器４１０及び制御ユニット４３０を含む例示的な回路４００の図を示す。リング発振器４１０は、出力信号４０２を生成するよう構成されても良い。リング発振器４１０は、本願明細書では集合的にインバータ４１２と称される第１のインバータ４１２ａ、第２のインバータ４１２ｂ、第３のインバータ４１２ｃを有しても良い。インバータ４１２は、インバータ４１２の各々の入力がインバータ４１２の別のものの出力に結合されるよう、リング構成に構成されても良い。

リング発振器４１０は、本願明細書では集合的に制御可能キャパシタンス４１４と称される第１の制御可能キャパシタンス４１４ａ、第２の制御可能キャパシタンス４１４ｂ、第３の制御可能キャパシタンス４１４ｃを更に有しても良い。第１の制御可能キャパシタンス４１４ａは第１のインバータ４１２ａの出力に結合されても良く、第２の制御可能キャパシタンス４１４ｂは第２のインバータ４１２ｂの出力に結合されても良く、第３の制御可能キャパシタンス４１４ｃは第３のインバータ４１２ｃの出力に結合されても良い。リング発振器４１０は、図２のリング発振器２００と同様の方法で機能しても良い。

電圧調整線４４０は、制御ユニット４３０及びインバータ４１２に通信可能に結合されても良い。キャパシタンス調整線４５０は、制御ユニット４３０及び制御可能キャパシタンス４１４に通信可能に結合されても良い。

制御ユニット４３０は、電圧調整線４４０に沿ってインバータ４１２に供給される調整電圧を生成するよう構成されても良い。調整電圧は、インバータ４１２の遅延を調整するよう構成されても良い。制御ユニット４３０は、キャパシタンス調整線に沿って制御可能キャパシタンス４１４に供給されるキャパシタンス調整信号を生成するよう構成されても良い。キャパシタンス調整信号は、制御可能キャパシタンス４１４のキャパシタンスを調整し、それによりインバータ４１２の遅延を調整するよう構成されても良い。インバータ４１２の遅延を調整することにより、制御ユニット４３０は、出力信号４０２の周波数を調整するよう構成されても良い。

幾つかの実施形態では、制御ユニット４３０は、出力信号４０２の周波数を調整するよう構成されても良い。出力信号４０２の周波数を調整するために、制御ユニット４３０は、調整電圧及びキャパシタンス調整信号を調整するよう構成されても良い。幾つかの実施形態では、キャパシタンス調整信号は、出力信号４０２の周波数を粗調整するために用いられても良く、調整電圧は、出力信号４０２の周波数を微調整するために用いられても良い。例えば、制御ユニット４３０は、出力信号４０２の動作周波数範囲を選択するためにキャパシタンス調整信号を用い、選択した動作周波数範囲の中の特定の周波数に出力信号４０２の周波数を調整するために調整電圧を用いるよう構成されても良い。動作周波数範囲は、図６に関連して更に説明される。

幾つかの実施形態では、制御ユニット４３０は、出力信号４０２の周波数を特定の周波数に調整するために、キャパシタンス調整信号及び調整電圧を調整しても良い。上述及び他の実施形態では、制御ユニット４３０は、出力信号４０２を受信しても良く、出力信号４０２の周波数を検出しても良い。出力信号４０２の検出された周波数に基づき、制御ユニット４３０は、出力信号４０２の周波数が特定の周波数にほぼ等しく又はそれに等しくなるまで、キャパシタンス調整信号及び調整電圧を調整しても良い。

幾つかの実施形態では、制御ユニット４３０は、出力信号４０２の周波数と特定の周波数との間の差に基づき、キャパシタンス調整信号及び調整電圧を調整しても良い。上述の及び他の実施形態では、制御ユニット４３０は、特定の周波数が選択された発振周波数範囲の範囲内になるまで、選択した動作周波数範囲を調整するために、キャパシタンス調整信号を調整しても良い。次に、制御ユニット４３０は、出力信号４０２の周波数が特定の周波数にほぼ等しい又はそれに等しくなるまで、調整電圧を調整しても良い。

幾つかの実施形態では、制御ユニット４３０は、特定の周波数が選択した動作周波数範囲の範囲内になるまで、キャパシタンス調整信号を増大又は減少することにより、キャパシタンス調整信号を調整しても良い。代替又は追加で、制御ユニット４３０は、特定の周波数を含む動作周波数範囲を見付けるために、二分制御法に基づきキャパシタンス調整信号を調整しても良い。

幾つかの実施形態では、出力信号４０２の周波数が特定の周波数にほぼ等しい又はそれに等しくなるように、キャパシタンス調整信号及び調整電圧を調整した後に、制御ユニット４３０は、出力信号４０２の周波数と特定の周波数との間の差をモニタし続けても良い。出力信号４０２の周波数と特定の周波数との間の差が閾より大きくなると、制御ユニット４３０は、キャパシタンス調整信号及び／又は調整電圧を調整しても良い。上述及び他の実施形態では、閾はゼロ又は特定の他の数値であっても良い。

幾つかの実施形態では、制御ユニット４３０は、調整電圧の範囲内の調整電圧の位置に基づき、リング発振器４１０の動作中、選択した動作周波数範囲の中で切り替えるよう構成されても良い。例えば、調整電圧は、０乃至１ボルト（Ｖ）の間の範囲を有しても良い。調整電圧が０．９Ｖより高い又は０．１Ｖより低いとき、制御ユニット４３０は、調整電圧が調整電圧の範囲の中央値のより近くで動作するよう、選択した動作周波数範囲を調整しても良い。上述及び他の実施形態では、動作周波数範囲の範囲は重複しても良い。

本開示の範囲から逸脱することなく回路４００に対し変更、追加又は省略が行われても良い。例えば、幾つかの実施形態では、制御ユニット４３０は、調整電圧４４０又はキャパシタンス調整信号４５０のうちの一方を供給しても良く、別の回路又はコンポーネントは、調整電圧４４０又はキャパシタンス調整信号４５０の他方を供給しても良い。

幾つかの実施形態では、制御ユニット４３０は、リング発振器４１０に上述のように出力信号４０２の周波数を調整させるために動作を実行するよう構成されるハードウェアを有しても良い。上述及び他の実施形態では、ハードウェアは、メモリ又は他のコンピュータ可読媒体に格納される命令を実行することにより動作を実行しても良い。代替又は追加で、ハードウェアは、制御ユニット４３０に上述の動作を実行させる動作を実行するよう構成されるＡＳＩＣ（application−specific integrated circuit）又はＦＰＧＡ（field−programmable gate array）であっても良い。代替又は追加で、ハードウェアは、ＡＳＩＣ／ＦＰＧＡにより実行される実行、他のハードウェア、及びメモリに格納された命令により実行される実行の組合せを用いて動作を実行しても良い。

メモリは、本願明細書に記載のような任意のコンピュータ可読媒体であっても良い。このようなコンピュータ可読媒体は、汎用、特定目的コンピュータ（例えば、プロセッサ）、又は記載のハードウェアによりアクセスできる利用可能な媒体であっても良い。例として且つ限定ではなく、このようなコンピュータ可読媒体は、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read−Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read−Only Memory）、ＣＤ−ＲＯＭ（Compact Disc Read−Only Memory）又は他の光ディスク記憶装置、磁気ディスク記憶装置又は他の磁気記憶装置を含む非一時的若しくは有形コンピュータ可読記憶媒体、又はコンピュータにより実行可能な命令若しくはデータ構造の形式で所望のプログラムコード手段を伝える若しくは格納するために用いられる他の媒体を有し得る。上述の組合せも、コンピュータ可読媒体の範囲に包含され得る。

図５は、本願明細書に記載の少なくとも１つの実施形態に従って配置された、リング発振器の周波数を調整する例示的な方法５００のフローチャートを示す。方法５００は、幾つかの実施形態では、図４の回路４００のような回路により実施されても良い。別個のブロックとして示したが、所望の実装に依存して、種々のブロックは、更なるブロックに分割され、少ないブロックに結合され、又は除去されても良い。

方法５００は、ブロック５０２で開始しても良い。ブロック５０２で、初期周波数範囲及び初期調整電圧は、リング発振器のために選択されても良い。初期周波数範囲は、キャパシタンス調整信号を用いてリング発振器の制御可能キャパシタンスを調整することにより、選択されても良い。幾つかの実施形態では、初期周波数範囲は、最高周波数範囲であっても良い。上述及び他の実施形態では、最小量の制御可能キャパシタンスがリング発振器に結合されても良い。幾つかの実施形態では、初期調整電圧は、調整電圧の範囲の中央電圧であっても良い。調整電圧は、リング発振器内のインバータに供給されても良い。上述及び他の実施形態では、調整電圧は、インバータの遅延を調整しても良い。初期周波数範囲及び初期調整電圧は、出力信号にある周波数を持たせても良い。

ブロック５０４で、出力信号の周波数は、基準信号の周波数と比較されても良い。出力信号の周波数が基準信号の周波数より大きいとき、方法５００はブロック５０６に進んでも良い。出力信号の周波数が基準信号の周波数より小さいとき、方法５００はブロック５０８に進んでも良い。

ブロック５０６で、動作周波数範囲は調整されても良い。動作周波数範囲は、キャパシタンス調整信号を調整して、制御可能キャパシタンスによりリング発振器に結合されるキャパシタンスの量を変化させることにより、調整されても良い。幾つかの実施形態では、動作周波数範囲は、隣接する動作周波数範囲に調整されても良い。幾つかの実施形態では、動作周波数範囲は、制御可能キャパシタンスからのより大きなキャパシタンスをリング発振器に結合することにより、隣接するより低い動作周波数範囲に調整されても良い。より低い動作周波数範囲へと調整することにより、出力信号の周波数はより低くなり得る。

ブロック５０８で、調整電圧は増大されても良い。調整電圧の増大は、リング発振器内のインバータの遅延を増大させ得る。インバータの遅延の減少は、出力信号の周波数を増大し得る。

ブロック５１０で、出力信号の周波数は、基準信号の周波数と比較されても良い。出力信号の周波数が基準信号の周波数より大きいとき、方法５００はブロック５１２に進んでも良い。出力信号の周波数が基準信号の周波数より小さいとき、方法５００はブロック５０８に進んでも良い。

ブロック５１２で、調整電圧は減少されても良い。調整電圧の減少は、リング発振器内のインバータの遅延を増大させ得る。インバータの遅延の増大は、出力信号の周波数を減少し得る。

当業者は、この処理及び本願明細書に開始した他の処理及び方法において、その処理及び方法で実行される機能が異なる順序で実施されても良いことを理解するだろう。さらに、概略のステップ及び動作は、単に例として提供され、幾つかのステップ及び動作は、開示の実施形態の本質から逸脱することなく、任意であり、より少ないステップ及び動作に組み合わされ、又は追加ステップ及び動作に拡張されても良い。

例えば、ブロック５１０は、出力信号の周波数と特定の周波数との間の差が閾より大きいときを決定するステップを更に有しても良い。上述及び他の実施形態では、方法５００は、ブロック５０４に戻っても良い。

図６は、本願明細書に記載の少なくとも１つの実施形態により配置される例示的なリング発振器の異なる動作周波数範囲のグラフ６００を示す。グラフ６００は、本願明細書では集合的に動作周波数範囲６０２と称される第１、第２、第３、第４、第５、及び第６の動作周波数範囲６０２ａ〜６０２ｆを示す。グラフ６００は、６個の動作周波数範囲６０２を示すが、限定を意図しない。例示的なリング発振器は、６個より少ない又は多い動作周波数範囲６０２を有しても良い。

グラフ６００のｙ軸は、図１、２及び４の出力信号１０２、２０２、又は４０２の周波数のような、リング発振器の出力信号の周波数に対応する。グラフ６００のｘ軸は、それぞれ図１、２、４の遅延要素１１２及び／又はインバータ２１２、４１２のような、リング発振器内のインバータに適用され得る調整電圧の電圧に対応する。

図６に示すように、６個の動作周波数範囲の各々で、調整電圧が増大するにつれ、出力信号の周波数は増大し、調整電圧が減少するにつれ、出力信号の周波数は減少する。したがって、調整電圧の調整は、動作周波数範囲６０２のうちの選択された１つの範囲内で、出力信号の周波数を調整可能にする。動作周波数範囲６０２のうちの選択された１つの範囲内での調整は、本願明細書では微調整と称され得る。幾つかの実施形態では、微調整は、動作周波数範囲６０２のうちの選択された１つの範囲の中の周波数の範囲内で連続的又は離散的であっても良い。

選択された動作周波数範囲６０２を超えて出力信号の周波数を調整するために、別の動作周波数範囲６０２が選択されても良い。動作周波数範囲６０２のうちの異なる範囲間での調整は、本願明細書では粗調整と称され得る。上述及び他の実施形態では、粗調整は、微調整より、隣接する選択可能な周波数間の周波数ステップが大きくても良い。

動作周波数範囲６０２は、特定の周波数の重複を有するよう構成されても良い。例えば、第３の動作周波数範囲６０２ｃ内の最高周波数は、第２の動作周波数範囲６０２ｂ内の最低周波数よりも高くても良い。動作周波数範囲６０２間の重複を設けることにより、出力信号は、第６の動作周波数範囲６０２ｆ内の最低周波数と第１の動作周波数範囲６０２ａ内の最高周波数との間の周波数に調整されても良い。幾つかの実施形態では、動作周波数範囲６０２は、各周波数が少なくとも２つの異なる動作周波数範囲６０２から選択できるように、重複しても良い。

図７は、本願明細書に記載の少なくとも１つの実施形態に従って配置された、リング発振器の周波数を調整する例示的な方法７００のフローチャートを示す。方法７００は、幾つかの実施形態では、図４の回路４００のような回路により実施されても良い。別個のブロックとして示したが、所望の実装に依存して、種々のブロックは、更なるブロックに分割され、少ないブロックに結合され、又は除去されても良い。

方法７００はブロック７０２で開始しても良い。ブロック７０２で、リング発振器のある段の中の遅延要素の出力に結合された制御可能キャパシタンスは、リング発振器の出力信号の周波数が調整されるように、遅延要素の遅延を調整するよう調整されても良い。幾つかの実施形態では、制御可能キャパシタンスの調整は、遅延要素の出力に結合するために、スイッチドキャパシタンスアレイから１又は複数のキャパシタンスを選択するステップを有しても良い。幾つかの実施形態では、制御可能キャパシタンスの増大は、出力信号の周波数が減少するように、遅延要素の遅延を増大しても良い。

ブロック７０４で、遅延要素に適用される調整電圧は、出力信号の周波数が調整されるように、遅延要素の遅延を調整するために調整されても良い。幾つかの実施形態では、調整電圧の増大は、出力信号の周波数が増大するように、遅延要素の遅延を減少しても良い。

例えば、方法７００は、複数の動作周波数範囲から出力信号の動作周波数範囲を選択するステップを更に有しても良い。上述及び他の実施形態では、制御可能キャパシタンスは、選択された動作周波数範囲に基づき調整されても良い。方法７００は、選択された動作周波数範囲内の特定の周波数を選択するステップを更に有しても良い。上述及び他の実施形態では、調整電圧は、特定の周波数に基づき調整されても良い。

図８は、本願明細書に記載の少なくとも１つの実施形態により配置されるリング発振器８２０を有する回路８００の図を示す。回路８００は、リング発振器８２０に結合されるコンポーネント８１２を有しても良い。コンポーネント８１２は、調整電圧８４０及びキャパシタンス調整信号８５０をリング発振器８２０に供給するよう構成されても良い。リング発振器８２０は、それぞれ図１、２、４のリング発振器１００、２００、及び／又は４１０と同様であっても良い。リング発振器８２０は、コンポーネント８１２により供給される調整電圧８４０及びキャパシタンス調整信号８５０に基づき、ある周波数を有する出力信号８０２を出力するよう構成されても良い。

幾つかの実施形態では、回路８００は、位相ロックループ（phase−locked−loop：ＰＬＬ）回路であっても良い。上述及び他の実施形態では、コンポーネント８１２は、出力信号８０２の周波数と基準信号との間の比較に基づき調整電圧８４０を供給するよう構成される、位相検出器、チャージポンプ、ループフィルタを有しても良い。コンポーネント８１２は、キャパシタンス調整信号８５０を供給するよう構成され得る追加ロジック及び／又はハードウェアを有しても良い。

幾つかの実施形態では、回路８００は、デジタルロックループ（digital−locked−loop：ＤＬＬ）回路であっても良い。上述及び他の実施形態では、コンポーネント８１２は、出力信号８０２の周波数と基準信号との間の比較に基づき調整電圧８４０を供給するよう構成される、デジタル位相検出器及びデジタルループフィルタを有しても良い。コンポーネント８１２は、キャパシタンス調整信号８５０を供給するよう構成され得る追加ロジック及び／又はハードウェアを有しても良い。

幾つかの実施形態では、回路８００は、クロック及びデータリカバリ（clock and data recovery：ＣＤＲ）回路であっても良い。上述及び他の実施形態では、コンポーネント８１２は、データ信号からクロック信号を抽出する回路を有しても良い。上述及び他の実施形態では、調整電圧８４０は、データ信号から抽出されたクロック信号の周波数に基づいても良い。コンポーネント８１２は、キャパシタンス調整信号８５０を供給するよう構成され得る追加ロジック及び／又はハードウェアを有しても良い。本開示の範囲から逸脱することなく回路８００に対し変更、追加又は省略が行われても良い。

本願明細書で用いられるように、用語「モジュール」、「コンポーネント」又は「ユニット」は、モジュール若しくはコンポーネントの動作を実行するよう構成される特定ハードウェア実装、及び／又はコンピューティングシステムの汎用ハードウェア（例えばコンピュータ可読媒体、処理装置、等）に格納され及び／又はそれらにより実行され得るソフトウェアオブジェクト若しくはソフトウェアルーチンを表しても良い。幾つかの実施形態では、本願明細書に記載されたのと異なるコンポーネント、モジュール、エンジン及びサービスは、（例えば、別個のスレッドとして）コンピューティングシステムで実行されるオブジェクト又は処理として実施されても良い。本願明細書に記載のシステム及び方法の幾つかは概して（汎用ハードウェアに格納される及び／又はそれにより実行される）ソフトウェアで実装されるように記載されたが、専用ハードウェアの実装又はソフトウェアと専用ハードウェアの組み合わせの実装も可能であり考えられる。この説明では、「コンピュータエンティティ」は、本願明細書で先に定められたようにコンピューティングシステム、又はコンピューティングシステムで実行されるモジュール若しくはモジュールの組合せであっても良い。

本発明の主題は構造的特徴及び／又は方法論的動作に特有の言葉で記載されたが、本発明の主題は、特許請求の範囲に定められる上述の特定の特徴又は動作に限定されないことが理解されるべきである。むしろ、上述の特定の特徴及び動作は、特許請求の範囲の実施の例示的携帯として開示されたものである。

本願明細書に記載された全ての例及び条件文は、教育上の目的で、読者が本発明の原理及び発明者により考案された概念を理解するのを助け、技術を促進させるためであり、これらの特に記載された例及び条件に限定されないものと考えられるべきである。本発明の実施形態が詳細に記載されたが、種々の変更、置換及び修正が本発明の精神及び範囲から逸脱することなく行われうることが理解されるべきである。

１００、４１０ リング発振器
１１０、２１０、３００ 段
１１２ 遅延要素
１１４、２１４、３２０、４１４ 制御可能キャパシタンス
３１０ インバータ
４３０ 制御ユニット
４００、８００ 回路
８１２ コンポーネント
８２０ 発振器

Claims (20)

1. 遅延を有し入力と出力とを有する遅延要素であって、前記入力は前記出力に結合される、遅延要素と、
   前記遅延要素の前記遅延を調整するために、前記遅延要素に調整電圧を供給するよう構成される電圧調整線と、
   前記遅延要素の前記出力に結合される制御可能キャパシタンスであって、前記制御可能キャパシタンスは、前記制御可能キャパシタンスの変化が前記遅延要素の前記遅延を調整するよう構成される、制御可能キャパシタンスと、
   を有する回路。
2. 前記遅延要素はインバータを有する、請求項１に記載の回路。
3. 前記遅延要素は、第１の遅延要素を有し、前記回路は、前記第１の遅延要素の出力と入力との間に結合される複数の第２の遅延要素を更に有する、請求項１に記載の回路。
4. 前記制御可能キャパシタンスは、第１の制御可能キャパシタンスを有し、前記電圧調整線は、前記複数の第２の遅延要素の各々に前記調整電圧を供給するよう構成され、前記第２の遅延要素の各々の出力は、複数の第２の制御可能キャパシタンスのうちの１つに結合される、請求項３に記載の回路。
5. 前記制御可能キャパシタンスは、スイッチドキャパシタのアレイを有する、請求項１に記載の回路。
6. 前記調整電圧は、前記遅延要素の前記遅延の微調整を提供し、前記制御可能キャパシタンスは、前記遅延要素の前記遅延の粗調整を提供する、請求項１に記載の回路。
7. 前記遅延要素は、前記遅延要素の前記遅延に基づく周波数を有する出力信号を生成するよう構成され、前記調整電圧及び前記制御可能キャパシタンスは、前記出力信号の前記周波数を制御するよう構成される、請求項１に記載の回路。
8. 前記回路は、位相ロックループ、デジタルロックループ、又はクロック及びデータリカバリ回路内の発振器であり、前記位相ロックループ、前記デジタルロックループ、又は前記クロック及びデータリカバリ回路は、前記電圧調整線に前記調整電圧を供給するよう構成される、請求項１に記載の回路。
9. 調整電圧を供給するよう構成される電圧調整線と、
   前記電圧調整線に結合され、ある周波数で出力信号を生成するよう構成される複数の段であって、前記複数の段は、前記複数の段の各々の出力が前記複数の段の別の段の入力に結合されるように一緒に結合され、前記複数の段の各々は、
   遅延を有する遅延要素であって、前記遅延要素は、前記電圧調整線上の前記調整電圧が前記遅延要素の前記遅延を調整するように、前記電圧調整線に結合される、遅延要素と、
   前記遅延要素の出力に結合される制御可能キャパシタンスであって、前記制御可能キャパシタンスの変化は、前記遅延要素の前記遅延を調整し、前記出力信号の前記周波数は前記複数の段の前記遅延要素の前記遅延に基づく、制御可能キャパシタンスと、
   を有する複数の段と、
   を有する回路。
10. 前記遅延要素はインバータを有する、請求項９に記載の回路。
11. 前記複数の段は、奇数個の段を有する、請求項９に記載の回路。
12. 前記複数の段の各々の中の前記制御可能キャパシタンスは、スイッチドキャパシタのアレイを有する、請求項９に記載の回路。
13. 前記調整電圧は、前記遅延要素の前記遅延の微調整を提供し、前記制御可能キャパシタンスは、前記遅延要素の前記遅延の粗調整を提供する、請求項９に記載の回路。
14. 前記回路は、位相ロックループ、デジタルロックループ、又はクロック及びデータリカバリ回路内の発振器であり、前記位相ロックループ、前記デジタルロックループ、又は前記クロック及びデータリカバリ回路は、前記電圧調整線に前記調整電圧を供給するよう構成される、請求項９に記載の回路。
15. 発振器の周波数を調整する方法であって、
    リング発振器の段の中の遅延要素の出力に結合される制御可能キャパシタンスを調整するステップであって、前記遅延要素の遅延を調整して、前記リング発振器の出力信号の周波数が調整されるようする、ステップと、
    前記遅延要素に供給される調整電圧を調整するステップであって、前記遅延要素の前記遅延を調整して、前記出力信号の前記周波数が調整されるようにする、ステップと、
    を有する方法。
16. 複数の動作周波数範囲から前記出力信号の動作周波数範囲を選択するステップを更に有し、前記制御可能キャパシタンスは、前記選択された動作周波数範囲に基づき調整される、請求項１５に記載の方法。
17. 前記選択された動作周波数範囲の範囲内の特定の周波数を選択するステップを更に有し、前記調整電圧は、前記特定の周波数に基づき調整される、請求項１６に記載の方法。
18. 前記制御可能キャパシタンスを調整するステップは、前記遅延要素の前記出力に結合するために、スイッチドキャパシタンスアレイから１又は複数のキャパシタンスを選択するステップを有する、請求項１５に記載の方法。
19. 前記制御可能キャパシタンスの増大は、前記出力信号の前記周波数が減少するように、前記遅延要素の前記遅延を増大する、請求項１５に記載の方法。
20. 前記調整電圧の増大は、前記出力信号の前記周波数が増大するように、前記遅延要素の前記遅延を減少する、請求項１５に記載の方法。

Images