TWI489781B - 差動電荷泵電路 - Google Patents

差動電荷泵電路 Download PDF

Info

Publication number
TWI489781B
TWI489781B TW101106743A TW101106743A TWI489781B TW I489781 B TWI489781 B TW I489781B TW 101106743 A TW101106743 A TW 101106743A TW 101106743 A TW101106743 A TW 101106743A TW I489781 B TWI489781 B TW I489781B
Authority
TW
Taiwan
Prior art keywords
switch
common mode
coupled
unit
charge pump
Prior art date
Application number
TW101106743A
Other languages
English (en)
Other versions
TW201332296A (zh
Inventor
Hsin Chia Su
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW201332296A publication Critical patent/TW201332296A/zh
Application granted granted Critical
Publication of TWI489781B publication Critical patent/TWI489781B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0896Details of the current generators the current generators being controlled by differential up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

差動電荷泵電路
本發明是有關於一種電子電路,且特別是有關於一種差動電荷泵電路。
鎖相迴路(Phase Lock Loop,PLL)電路的發展過程由來已久,而至今仍為技術研討之要角,主要因其應用範圍甚廣且擁有高度的發展潛力。簡言之,鎖相迴路電路的基本功能為利用變動量極低的振盪源作為基準參考,並經由閉迴路控制系統的回授作用,驅動可變頻率之元件的動作,使其能快速且持續穩定地與振盪源維持在同相位的狀態,即相位鎖定(Phase Locked)。
電荷泵(Charg Pump,CP)為鎖相迴路電路中的一個重要的部份,其用以提供實時電壓至壓控振盪器(Voltage Control Oscillator,VCO)。對電荷泵電路而言,其所需求的電壓係由相位頻率檢測器(Phase Frequency Detector,PFD)調變的訊號所控制。此電壓決定壓控振盪器的振盪頻率。一旦振盪頻率過低,由相位頻率檢測器所控制的電荷泵將提升電壓,使壓控振盪器的振盪頻率得以增加。相反地,一旦振盪頻率過高,電荷泵將降低電壓,以進一步減少壓控振盪器的振盪頻率。
另一方面,鎖相迴路的電路設計可區分為單端架構以及差動架構。差動架構的鎖相迴路可使壓控振盪器的調變範圍擴大,但是電荷泵電路的設計也必須改為對應的差動架構。然而,傳統的差動電荷泵電路需要較大的電流以維持所需之電壓,造成了傳統的差動電荷泵電路的功率消耗過大。此外,不匹配的問題也可能會造成大電流,而使得功率消耗增加。
本發明提供一種差動電荷泵電路,其利用結合單端架構與差動架構的方式,提供性能較佳之電荷泵特性。
本發明提出一種差動電荷泵電路,包括共模偏壓單元、第一單端電荷泵單元以及第二單端電荷泵單元。共模偏壓單元包括第一端與第二端,其經由第一端與第二端提供差動訊號至低通濾波器(Low Pass Filter,LPF)。第一單端電荷泵單元耦接共模偏壓單元的第一端。第一單端電荷泵單元根據上訊號與下訊號,提供第一電流至共模偏壓單元,或經由共模偏壓單元的第一端汲取第一電流。第二單端電荷泵單元耦接共模偏壓單元的第二端。第二單端電荷泵單元根據上訊號與下訊號,提供第二電流至共模偏壓單元,或經由共模偏壓單元的第二端汲取第二電流。第一單端電荷泵單元與第二單端電荷泵單元分別對共模偏壓單元的第一端與第二端充電或放電,使得共模偏壓單元提供差動訊號至低通濾波器。
在本發明之一實施例中,當第一單端電荷泵單元經由第一端提供第一電流至共模偏壓單元時,第二單端電荷泵單元經由共模偏壓單元的第二端汲取第二電流。
在本發明之一實施例中,當第二單端電荷泵單元經由第二端提供第二電流至共模偏壓單元時,第一單端電荷泵單元經由共模偏壓單元的第一端汲取第一電流。
在本發明之一實施例中,上述之共模偏壓單元藉由一第三電流,將第一端與第二端偏壓至一共用電壓。第三電流的電流值小於第一電流與第二電流的電流值。
在本發明之一實施例中,上述之第一電流的電流值等於第二電流的電流值。
在本發明之一實施例中,上述之共模偏壓單元包括第一共模偏壓路徑以及第二共模偏壓路徑。共模偏壓單元的第一端配置於第一共模偏壓路徑上。共模偏壓單元的第二端配置於第二共模偏壓路徑上。第一與第二共模偏壓路徑各提供一個單端訊號以形成差動訊號,且此兩個單端訊號互為反相。
在本發明之一實施例中,上述之第一共模偏壓路徑包括第一偏壓電流源以及第二偏壓電流源。第一偏壓電流源包括第一端與第二端,提供第三電流至共模偏壓單元的第一端。第一偏壓電流源的第一端耦接第一電壓,且第一偏壓電流源的第二端耦接共模偏壓單元的第一端。第二偏壓電流源包括第一端與第二端,並自共模偏壓單元的第一端汲取第三電流。第二偏壓電流源的第一端耦接共模偏壓單元的第一端,且第二偏壓電流源的第二端耦接第二電壓。
在本發明之一實施例中,上述之第二共模偏壓路徑包括第三偏壓電流源以及第四偏壓電流源。第三偏壓電流源包括第一端與第二端,提供第三電流至共模偏壓單元的第二端。第三偏壓電流源的第一端耦接第一電壓,且第三偏壓電流源的第二端耦接共模偏壓單元的第二端。第四偏壓電流源包括第一端與第二端,並自共模偏壓單元的第二端汲取第三電流。第四偏壓電流源的第一端耦接共模偏壓單元的第二端,且第四偏壓電流源的第二端耦接第二電壓。
在本發明之一實施例中,上述之第一單端電荷泵單元包括第一開關模組。第一開關模組耦接共模偏壓單元的第一端。第一開關模組根據上訊號與下訊號,提供第一電流至共模偏壓單元,或經由共模偏壓單元的第一端汲取第一電流。
在本發明之一實施例中,上述之第一單端電荷泵單元包括第一充電電流源以及第一放電電流源。第一充電電流源包括第一端與第二端,經由第一開關模組提供第一電流至共模偏壓單元的第一端。第一充電電流源的第一端耦接第一電壓,且第一充電電流源的第二端耦接第一開關模組。第一放電電流源包括第一端與第二端,經由第一開關模組自共模偏壓單元的第一端汲取第一電流。第一放電電流源的第一端耦接第一開關模組,且第一放電電流源的第二端耦接第二電壓。
在本發明之一實施例中,上述之第一開關模組包括第一開關、第二開關、第三開關以及第四開關。第一開關包括第一端、第二端以及控制端。第一開關的第一端耦接第一充電電流源的第二端,第一開關的第二端耦接共模偏壓單元的第一端,且第一開關的控制端係受控於上訊號。第二開關包括第一端、第二端以及控制端。第二開關的第一端耦接共模偏壓單元的第一端,第二開關的第二端耦接第一放電電流源的第一端,且第二開關的控制端係受控於下訊號。第三開關包括第一端、第二端以及控制端。第三開關的第一端耦接第一充電電流源的第二端,且第三開關的控制端係受控於上訊號之反相訊號。第四開關包括第一端、第二端以及控制端。第四開關的第一端耦接第三開關的第二端,第四開關的第二端耦接第一放電電流源的第一端,且第四開關的控制端係受控於下訊號之反相訊號。
在本發明之一實施例中,上述之第一單端電荷泵單元包括第一電壓隨耦器。第一電壓隨耦器包括輸入端與輸出端。輸入端耦接共模偏壓單元的第一端,且輸出端耦接第三開關的第二端。
在本發明之一實施例中,上述之第二單端電荷泵單元包括第二開關模組。第二開關模組耦接共模偏壓單元的第二端,根據上訊號與下訊號,提供第二電流至共模偏壓單元,或經由共模偏壓單元的第二端汲取第二電流。
在本發明之一實施例中,上述之第二單端電荷泵單元包括第二充電電流源以及第二放電電流源。第二充電電流源包括第一端與第二端,經由第二開關模組提供第二電流至共模偏壓單元的第二端。第二充電電流源的第一端耦接第一電壓,且第二充電電流源的第二端耦接第二開關模組。第二放電電流源包括第一端與第二端,經由第二開關模組自共模偏壓單元的第二端汲取第二電流。第二放電電流源的第一端耦接第二開關模組,且第二放電電流源的第二端耦接第二電壓。
在本發明之一實施例中,上述之第二開關模組包括第五開關、第六開關、第七開關以及第八開關。第五開關包括第一端、第二端以及控制端。第五開關的第一端耦接第二充電電流源的第二端,第五開關的第二端耦接共模偏壓單元的第二端,且第五開關的控制端係受控於下訊號。第六開關包括第一端、第二端以及控制端。第六開關的第一端耦接共模偏壓單元的第二端,第六開關的第二端耦接第二放電電流源的第一端,且第六開關的控制端係受控於上訊號。第七開關包括第一端、第二端以及控制端。第七開關的第一端耦接第二充電電流源的第二端,且第七開關的控制端係受控於下訊號之反相訊號。第八開關包括第一端、第二端以及控制端。第八開關的第一端耦接第七開關的第二端,第八開關的第二端耦接第二放電電流源的第一端,且第八開關的控制端係受控於上訊號之反相訊號。
在本發明之一實施例中,上述之第二單端電荷泵單元包括第二電壓隨耦器。第二電壓隨耦器包括輸入端與輸出端。輸入端耦接共模偏壓單元的第二端,且輸出端耦接第七開關的第二端。
基於上述,本發明之範例實施例之差動電荷泵電路結合了差動架構的共模偏壓單元與兩個單端架構的電荷泵單元,使得所述之差動電荷泵電路相較於傳統的差動電荷泵電路具有較低的電流消耗。因此,本揭露之差動電荷泵電路提供了一個性能較佳之電荷泵特性。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1繪示本發明一實施例之差動電荷泵電路的示意圖。請參照圖1,本實施例之差動電荷泵電路100包括共模偏壓單元110、第一單端電荷泵單元120以及第二單端電荷泵單元130。共模偏壓單元110包括第一端與第二端,並分別耦接第一單端電荷泵120與第二單端電荷泵130。
共模偏壓單元提供差動訊號Vd至低通濾波器300。第一單端電荷泵單元120耦接共模偏壓單元110的第一端。第一單端電荷泵單元120根據上訊號UP與下訊號DN提供第一電流I1至共模偏壓單元110,以對共模偏壓單元110的第一端充電。或者,在某些情況下,第一單端電荷泵單元120亦可根據上訊號UP與下訊號DN,自共模偏壓單元110汲取第一電流I1,以對共模偏壓單元110的第一端放電。
此外,第二單端電荷泵單元130耦接共模偏壓單元110的第二端,並提供第二電流I2至共模偏壓單元110,以對共模偏壓單元110的第二端充電。或者,在某些情況下,第二單端電荷泵單元130亦可根據上訊號UP與下訊號DN,自共模偏壓單元110汲取第二電流I2,以對共模偏壓單元110的第二端放電。換言之,第一單端電荷泵單元120與第二單端電荷泵單元130根據上訊號UP與下訊號DN,分別對共模偏壓單元110的第一端與第二端充電或放電,使得共模偏壓單元110提供差動訊號Vd至低通濾波器300。
具體而言,在本實施例中,當第一單端電荷泵單元120經由共模偏壓單元110的第一端提供第一電流I1時,第二單端電荷泵單元130同時經由共模偏壓單元110的第二端汲取第二電流I2。相反地,當第二單端電荷泵130經由共模偏壓單元110的第二端提供第二電流I2時,第一單端電荷泵單元120經由共模偏壓單元110的第一端汲取第一電流I1。因此,在共模偏壓單元110中的第一端與第二端提供了兩個反相的單端訊號,藉以形成傳輸至低通濾波器300的差動訊號Vd。
在本實施例中,第一單端電荷泵單元120提供一個單端訊號,例如第一電流I1,且第一單端電荷泵單元120係以單端架構設計。類似地,第二單端電荷泵單元130提供另一個單端訊號,例如第二電流I2,且第二單端電荷泵單元130亦以單端架構所設計。另一方面,共模偏壓單元110提供差動訊號Vd至低通濾波器300,且共模偏壓單元110係以差動架構設計。換言之,本實施例之差動電荷泵電路100結合了基於差動架構來設計的共模偏壓單元110以及基於單端架構來設計的兩個電荷泵單元120以及130。
此外,用以控制第一電荷泵單元120與第二電荷泵單元130的上訊號UP與下訊號DN係由鎖相迴路電路(未繪示出)中的相位頻率檢測器(phase frequency detector)所提供。差動電荷泵電路100以及低通濾波器300皆應用於相同的鎖相迴路電路。
圖2繪示本發明另一實施例之差動電荷泵電路的示意圖。請參照圖2,本實施例之差動電荷泵電路200包括共模偏壓單元210、第一單端電荷泵單元220以及第二單端電荷泵單元230。
在本實施例中,共模偏壓單元210包括第一共模偏壓路徑212a以及第二共模偏壓路徑212b。共模偏壓單元210的第一端VC配置於第一共模偏壓路徑212a上。共模偏壓單元210的第二端VCB配置於第二共模偏壓路徑212b。第一共模偏壓路徑212a與第二共模偏壓路徑212b各提供一個單端訊號,亦即分別位於第一端VC與第二端VCB的電壓訊號,並據以形成差動訊號Vd。在圖2中,兩個反相的單端訊號Vd+與Vd-代表所述之差動訊號Vd。
第一共模偏壓路徑212a包括第一偏壓電流源213a以及第二偏壓電流源213b。第一偏壓電流源213a提供第三電流至共模偏壓單元210的第一端VC,以將第一端VC偏壓至特定的共用電壓,例如1伏特或1.5伏特。此共用電壓值可根據設計需求來設定。第一偏壓電流源213a的第一端耦接第一電壓,例如系統電壓VDD ,並且第一偏壓電流源213a的第二端耦接共模偏壓單元210的第一端VC。在此,以六分之一的單位電流作為第一偏壓電流源213a所提供之第三電流的電流值,例如I/6。然而,此第三電流與單位電流的比例值,以及單位電流的電流值皆可根據設計需求來設定,本發明不僅限於此。此外,第二偏壓電流源213b自共模偏壓單元210的第一端VC汲取第三電流。第二偏壓電流源213b的第一端耦接共模偏壓單元210的第一端VC,並且第二偏壓電流源213b的第二端耦接第二電壓。在此,第二偏壓電流源213b的第二端接地。
類似地,第二共模偏壓路徑212b包括第三偏壓電流源213c以及第四偏壓電流源213d。第三偏壓電流源亦提供第三電流至共模偏壓單元210的第二端VCB。在此,第二端VCB偏壓在與第一端VC相同之特定的共用電壓下。第三偏壓電流源213c的第一端耦接系統電壓VDD ,並且第三偏壓電流源213c的第二端耦接共模偏壓單元210的第二端VCB。第四偏壓電流源213d亦自共模偏壓單元210的第二端VCB汲取第三電流。第四偏壓電流源213d的第一端耦接共模偏壓單元210的第二端,並且第四偏壓電流源213d的第二端接地。
另一方面,在本實施例中,第一單端電荷泵單元220包括第一開關模組、第一充電電流源223a、第一放電電流源223b以及第一電壓隨耦器224。第一開關模組根據上訊號UP與下訊號DN,提供第一電流I1至共模偏壓模組210,或經由共模偏壓單元210的第一端VC汲取第一電流I1。
詳細而言,第一開關模組包括第一開關222a、第二開關222b、第三開關222c以及第四開關222d。第一開關222a包括第一端、第二端以及控制端。第一開關222a的第一端耦接第一充電電流源223a的第二端,第二開關222a的第二端耦接共模偏壓單元210的第一端VC,且第一開關222a的控制端係受控於上訊號UP。第二開關222b包括第一端、第二端以及控制端。第二開關222b的第一端耦接共模偏壓單元210的第一端VC,第二開關222b的第二端耦接第一放電電流源223b的第一端,且第二開關222b的控制端係受控於下訊號DN。第三開關222c包括第一端、第二端以及控制端。第三開關222c的第一端耦接第一充電電流源223a的第二端,且第三開關222c的控制端係受控於反相上訊號UPB,即與上訊號UP邏輯反相的訊號。第四開關222d包括第一端、第二端以及控制端。第四開關222d的第一端耦接第三開關222c的第二端,第四開關222d的第二端耦接第一放電電流源223b的第一端,且第四開關222d的控制端係受控於反向下訊號DNB,即與下訊號DN邏輯反相的訊號。
第一充電電流源223a經由第一開關222a提供第一電流I1至共模偏壓單元210的第一端VC,以使上訊號UP導通第一開關222a時,對共模偏壓單元210的第一端VC充電。第一充電電流源223a的第一端耦接系統電壓VDD ,且第一充電電流源223a的第二端耦接第一開關222a與第三開關222c的第一端。第一放電電流源223b經由第二開關222b自共模偏壓單元210的第一端VC汲取第一電流I1,以使下訊號DN導通第二開關222b時,對第一端VC放電。第一放電電流源223b的第一端耦接第二開關222b與第四開關222d的第二端,且第一放電電流源223b的第二端接地。在本實施例中,單位電流I為第一電流I1之範例值,其分別由第一充電電流源223a與第一放電電流源223b所提供,第一電流I1的電流值與單位電流的電流值之比例可根據設計需求來設定,本發明不以此為限。
此外,第一電壓隨耦器224包括輸入端與輸出端。其輸入端耦接共模偏壓單元210的第一端VC,且其輸出端耦接第三開關222c的第二端以及第四開關222d的第一端。在此,第一電壓隨耦器224係以運算放大器為例,但本發明不以此為限。運算放大器的非反相端作為第一電壓隨耦器224的輸入端,且運算放大器的輸出端連接於反相端,以形成閉迴路迴授,並做為第一電壓隨耦器224的輸出端。
另一方面,在本實施例中,第二單端電荷泵單元230包括第二開關模組、第二充電電流源233a、第二放電電流源233b以及第二電壓隨耦器234。第二開關模組根據上訊號UP與下訊號DN,提供第二電流I2至共模偏壓模組210,或經由共模偏壓單元210的第二端VCB汲取第二電流I2。
詳細而言,第一開關模組包括第五開關232a、第六開關232b、第七開關232c以及第八開關242d。第五開關232a包括第一端、第二端以及控制端。第五開關232a的第一端耦接第二充電電流源233a的第二端,第五開關232a的第二端耦接共模偏壓單元210的第二端VCB,且第五開關232a的控制端係受控於下訊號DN。第六開關232b包括第一端、第二端以及控制端。第六開關232b的第一端耦接共模偏壓單元210的第二端VCB,第六開關232b的第二端耦接第二放電電流源233b的第一端,且第六開關232b的控制端係受控於上訊號UP。第七開關232c包括第一端、第二端以及控制端。第七開關232c的第一端耦接第二充電電流源233a的第二端,且第七開關的控制端係受控於反相下訊號DNB。第八開關232d包括第一端、第二端以及控制端。第八開關232d的第一端耦接第七開關232c的第二端,第八開關232d的第二端耦接第二放電電流源233b的第一端,且第八開關232d的控制端係受控於反向上訊號UPB。
第二充電電流源233a經由第五開關232a提供第二電流I2至共模偏壓單元210的第二端VCB,以使下訊號DN導通第五開關232a時,對共模偏壓單元210的第二端VCB充電。第二充電電流源223a的第一端耦接系統電壓VDD ,且第二充電電流源233a的第二端耦接第五開關232a與第七開關232c的第一端。第二放電電流源233b經由第六開關232b自共模偏壓單元210的第二端VCB汲取第二電流I2,以使上訊號UP導通第六開關232b時,對第二端VCB放電。第二放電電流源233b的第一端耦接第六開關232b與第八開關232d的第二端,且第二放電電流源233b的第二端接地。在本實施例中,單位電流I亦為第二電流I2之範例值,其分別由第二充電電流源233a與第二放電電流源233b所提供,但本發明並不限於此。多個第二電流I2與單位電流的電流值之比例可根據設計需求來設定。值得注意的是,所述之第一電流I1與第二電流I2的電流值相等,而在本實施例中,第三電流I3的電流值小於第一電流I1與第二電流I2的電流值。
此外,第二電壓隨耦器234包括輸入端與輸出端。其輸入端耦接共模偏壓單元210的第二端VCB,且其輸出端耦接第七開關232c的第二端以及第八開關232d的第一端。在此,第二電壓隨耦器234係以運算放大器為例,但本發明不以此為限。運算放大器的非反相端作為第二電壓隨耦器234的輸入端,且運算放大器的輸出端連接於反相端,以形成閉迴路迴授,並做為第二電壓隨耦器234的輸出端。
圖3繪示圖2之實施例的上訊號與下訊號的波形示意圖。請參照圖2與圖3,在時間Ta時,上訊號UP與下訊號DN位於低準位。此時對第一單端電荷泵單元220而言,第一開關222a與第二開關222b皆不導通,且同時第三開關222c與第四開關222d皆導通。因此,所提供的第一電流I1自第一充電電流源223a經過第三開關222c、節點VCT以及第四開關222d流至第一放電電流源223b。此電流路徑係用以保持第一充電電流源223a與第一放電電流源223b隨時處於開啟的狀態。另一方面,對第二單端電荷泵單元230而言,在時間Ta時,第五開關232a與第六開關232b皆不導通,且第七開關232c與第八開關232d皆導通。所提供的第二電流I2自第二充電電流源233a經過第七開關232c、節點VCBT以及第八開關232d流至第二放電電流源233b。此電流路徑亦係用以保持第二充電電流源233a與第二放電電流源233b隨時處於開啟的狀態。在時間Ta時,共模偏壓單元210的第一端VC與第二端VCB皆未被充電或放電。
在時間Tb時,上訊號UP轉態為高準位,但下訊號DN仍位於低準位。此時,第一開關222a與第六開關232b根據上訊號UP的控制而導通,而第二開關222b與第五開關232a根據下訊號DN的控制而不導通。第一電流I1流至共模偏壓單元210以對第一端VC充電,使得第一端VC的電壓增加而高於共用電壓。相反地,第二電流I2自共模偏壓單元210被汲取,以對第二端VCB放電,使得第二端VCB的電壓減少而低於相同的共用電壓。因此,兩單端訊號Vd+與Vd-互為反相而形成差動訊號Vd。
在時間Tc時,上訊號UP與下訊號DN皆位於高準位。對第一單端電荷泵單元220而言,第一開關222a與第二開關222b皆導通,且同時第三開關222c與第四開關222d皆不導通。因此所提供的第一電流I1自第一充電電流源223a經過第一開關222a以及第二開關222b流至第一放電電流源223b。對第二單端電荷泵單元230而言,第五開關232a與第六開關232b皆導通,且在時間Tc時,第七開關232c以及第八開關232d皆不導通。因此所提供的第二電流I2自第二充電電流源233a經過第五開關232a以及第六開關232b流至第二放電電流源233b的電流路徑。在時間Tc時,共模偏壓單元210的第一端VC與第二端VCB皆未被充電或放電。
在時間Td時,上訊號UP轉態為低準位,而下訊號DN仍位於高準位。此時,第一開關222a與第六開關232b根據上訊號UP的控制不導通,而第二開關222b與第五開關232a根據下訊號DN的控制而導通。第一電流I1自共模偏壓單元210被汲取,以對第一端VC放電,使得第一端VC的電壓減少而低於共用電壓。相反地,第二電流I2流至共模偏壓單元210以對第二端VCB充電,使得第二端VCB的電壓增加而高於相同的共用電壓。因此,兩單端訊號Vd+與Vd-仍互為反相而形成差動訊號Vd。
綜上所述,在本發明之範例實施例中,差動電荷泵電路結合了根據差動架構來設計的共模偏壓單元以及兩個根據單端架構來設計的電荷泵單元,並且藉由共模偏壓單元所提供的偏壓電流小於兩電荷泵單元所提供的充電電流或放電電流,使得差動電荷泵電路相較於傳統的差動電荷泵電路具有較低的電流消耗。因此,本揭露所述之差動電荷泵電路提供了一個性能較佳之電荷泵特性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200...差動電荷泵電路
110、210...共模偏壓單元
120、220...第一單端電荷泵單元
130、230...第二單端電荷泵單元
212a...第一共模偏壓路徑
212b...第二共模偏壓路徑
213a...第一偏壓電流源
213b...第二偏壓電流源
213c...第三偏壓電流源
213d...第四偏壓電流源
222a...第一開關
222b...第二開關
222c...第三開關
222d...第四開關
223a...第一充電電流源
223b...第一放電電流源
224...第一電壓隨耦器
232a...第五開關
232b...第六開關
232c...第七開關
232d...第八開關
233a...第二充電電流源
233b...第二放電電流源
234...第二電壓隨耦器
300...低通濾波器
I...單位電流
I1...第一電流
I2...第二電流
Ta、Tb、Tc、Td...時間
DN...下訊號
UP...上訊號
DNB...反相下訊號
UPB...反相上訊號
VC...共模偏壓單元的第一端
VCB...共模偏壓單元的第二端
VCT、VCBT...節點
VDD ...系統電壓
圖1繪示本發明一實施例之差動電荷泵電路的示意圖。
圖2繪示本發明另一實施例之差動電荷泵電路的示意圖。
圖3繪示圖2之實施例的上訊號與下訊號的波形示意圖。
100...差動電荷泵電路
110...共模偏壓單元
120...第一單端電荷泵單元
130...第二單端電荷泵單元
300...低通濾波器
I1...第一電流
I2...第二電流
UP...上訊號
DN...下訊號

Claims (16)

  1. 一種差動電荷泵電路,包括:一共模偏壓單元,包括一第一端與一第二端,經由該第一端與該第二端提供一差動訊號至一低通濾波器;一第一單端電荷泵單元,耦接該第一端,根據一上訊號與一下訊號,提供一第一電流至該共模偏壓單元,或經由該共模偏壓單元的該第一端汲取該第一電流;以及一第二單端電荷泵單元,耦接該第二端,根據該上訊號與該下訊號,提供一第二電流至該共模偏壓單元,或經由該共模偏壓單元的該第二端汲取該第二電流,其中該第一單端電荷泵單元與該第二單端電荷泵單元分別對該共模偏壓單元的該第一端與該第二端充電或放電,使得該共模偏壓單元提供該差動訊號至該低通濾波器。
  2. 如申請專利範圍第1項所述之差動電荷泵電路,其中當該第一單端電荷泵單元經由該第一端提供該第一電流至該共模偏壓單元時,該第二單端電荷泵單元經由該共模偏壓單元的該第二端汲取該第二電流。
  3. 如申請專利範圍第1項所述之差動電荷泵電路,其中當該第二單端電荷泵單元經由該第二端提供該第二電流至該共模偏壓單元時,該第一單端電荷泵單元經由該共模偏壓單元的該第一端汲取該第一電流。
  4. 如申請專利範圍第1項所述之差動電荷泵電路,其中該共模偏壓單元藉由一第三電流,將該第一端與該第二端偏壓至一共用電壓,其中該第三電流的電流值小於該第一電流與該第二電流的電流值。
  5. 如申請專利範圍第1項所述之差動電荷泵電路,其中該第一電流的電流值等於該第二電流的電流值。
  6. 如申請專利範圍第1項所述之差動電荷泵電路,其中該共模偏壓單元包括:一第一共模偏壓路徑,其中該共模偏壓單元的該第一端配置於該第一共模偏壓路徑上;以及一第二共模偏壓路徑,其中該共模偏壓單元的該第二端配置於該第二共模偏壓路徑上,其中各該第一與第二共模偏壓路徑提供一單端訊號以形成該差動訊號,且該二單端訊號互為反相。
  7. 如申請專利範圍第6項所述之差動電荷泵電路,其中該第一共模偏壓路徑包括:一第一偏壓電流源,包括一第一端與一第二端,提供一第三電流至該共模偏壓單元的該第一端,其中該第一偏壓電流源的該第一端耦接一第一電壓,且該第一偏壓電流源的該第二端耦接該共模偏壓單元的該第一端;以及一第二偏壓電流源,包括一第一端與一第二端,自該共模偏壓單元的該第一端汲取該第三電流,其中該第二偏壓電流源的該第一端耦接該共模偏壓單元的該第一端,且該第二偏壓電流源的該第二端耦接一第二電壓。
  8. 如申請專利範圍第6項所述之差動電荷泵電路,其中該第二共模偏壓路徑包括:一第三偏壓電流源,包括一第一端與一第二端,提供一第三電流至該共模偏壓單元的該第二端,其中該第三偏壓電流源的該第一端耦接一第一電壓,且該第三偏壓電流源的該第二端耦接該共模偏壓單元的該第二端;以及一第四偏壓電流源,包括一第一端與一第二端,自該共模偏壓單元的該第二端汲取該第三電流,其中該第四偏壓電流源的該第一端耦接該共模偏壓單元的該第二端,且該第四偏壓電流源的該第二端耦接一第二電壓。
  9. 如申請專利範圍第6項所述之差動電荷泵電路,其中該第一單端電荷泵單元包括:一第一開關模組,耦接該共模偏壓單元的該第一端,根據該上訊號與該下訊號,提供該第一電流至該共模偏壓單元,或經由該共模偏壓單元的該第一端汲取該第一電流。
  10. 如申請專利範圍第9項所述之差動電荷泵電路,其中該第一單端電荷泵單元包括:一第一充電電流源,包括一第一端與一第二端,經由該第一開關模組提供該第一電流至該共模偏壓單元的該第一端,其中該第一充電電流源的該第一端耦接一第一電壓,且該第一充電電流源的該第二端耦接該第一開關模組;以及一第一放電電流源,包括一第一端與一第二端,經由該第一開關模組自該共模偏壓單元的該第一端汲取該第一電流,其中該第一放電電流源的該第一端耦接該第一開關模組,且該第一放電電流源的該第二端耦接一第二電壓。
  11. 如申請專利範圍第10項所述之差動電荷泵電路,其中該第一開關模組包括:一第一開關,包括一第一端、一第二端以及一控制端,其中該第一開關的該第一端耦接該第一充電電流源的該第二端,該第一開關的該第二端耦接該共模偏壓單元的該第一端,且該第一開關的該控制端係受控於該上訊號;一第二開關,包括一第一端、一第二端以及一控制端,其中該第二開關的該第一端耦接該共模偏壓單元的該第一端,該第二開關的該第二端耦接該第一放電電流源的該第一端,且該第二開關的該控制端係受控於該下訊號;一第三開關,包括一第一端、一第二端以及一控制端,其中該第三開關的該第一端耦接該第一充電電流源的該第二端,且該第三開關的該控制端係受控於該上訊號之一反相訊號;以及一第四開關,包括一第一端、一第二端以及一控制端,其中該第四開關的該第一端耦接該第三開關的該第二端,該第四開關的該第二端耦接該第一放電電流源的該第一端,且該第四開關的該控制端係受控於該下訊號之一反相訊號。
  12. 如申請專利範圍第11項所述之差動電荷泵電路,其中該第一單端電荷泵單元包括:一第一電壓隨耦器,包括一輸入端與一輸出端,其中該輸入端耦接該共模偏壓單元的該第一端,且該輸出端耦接該第三開關的該第二端。
  13. 如申請專利範圍第6項所述之差動電荷泵電路,其中該第二單端電荷泵單元包括:一第二開關模組,耦接該共模偏壓單元的該第二端,根據該上訊號與該下訊號,提供該第二電流至該共模偏壓單元,或經由該共模偏壓單元的該第二端汲取該第二電流。
  14. 如申請專利範圍第13項所述之差動電荷泵電路,其中該第二單端電荷泵單元包括:一第二充電電流源,包括一第一端與一第二端,經由該第二開關模組提供該第二電流至該共模偏壓單元的該第二端,其中該第二充電電流源的該第一端耦接一第一電壓,且該第二充電電流源的該第二端耦接該第二開關模組;以及一第二放電電流源,包括一第一端與一第二端,經由該第二開關模組自該共模偏壓單元的該第二端汲取該第二電流,其中該第二放電電流源的該第一端耦接該第二開關模組,且該第二放電電流源的該第二端耦接一第二電壓。
  15. 如申請專利範圍第14項所述之差動電荷泵電路,其中該第二開關模組包括:一第五開關,包括一第一端、一第二端以及一控制端,其中該第五開關的該第一端耦接該第二充電電流源的該第二端,該第五開關的該第二端耦接該共模偏壓單元的該第二端,且該第五開關的該控制端係受控於該下訊號;一第六開關,包括一第一端、一第二端以及一控制端,其中該第六開關的該第一端耦接該共模偏壓單元的該第二端,該第六開關的該第二端耦接該第二放電電流源的該第一端,且該第六開關的該控制端係受控於該上訊號;一第七開關,包括一第一端、一第二端以及一控制端,其中該第七開關的該第一端耦接該第二充電電流源的該第二端,且該第七開關的該控制端係受控於該下訊號之一反相訊號;以及一第八開關,包括一第一端、一第二端以及一控制端,其中該第八開關的該第一端耦接該第七開關的該第二端,該第八開關的該第二端耦接該第二放電電流源的該第一端,且該第八開關的該控制端係受控於該上訊號之一反相訊號。
  16. 如申請專利範圍第15項所述之差動電荷泵電路,其中該第二單端電荷泵單元包括:一第二電壓隨耦器,包括一輸入端與一輸出端,其中該輸入端耦接該共模偏壓單元的該第二端,且該輸出端耦接該第七開關的該第二端。
TW101106743A 2012-01-17 2012-03-01 差動電荷泵電路 TWI489781B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/351,879 US8368443B1 (en) 2012-01-17 2012-01-17 Differential charge pump circuit

Publications (2)

Publication Number Publication Date
TW201332296A TW201332296A (zh) 2013-08-01
TWI489781B true TWI489781B (zh) 2015-06-21

Family

ID=47604589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106743A TWI489781B (zh) 2012-01-17 2012-03-01 差動電荷泵電路

Country Status (2)

Country Link
US (1) US8368443B1 (zh)
TW (1) TWI489781B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496880B1 (en) 2015-08-14 2016-11-15 Qualcomm Incorporated Fully differential charge pump with switched-capacitor common-mode feedback
US9742415B1 (en) 2016-09-30 2017-08-22 Quantenna Communications, Inc. Apparatus for linearizing a differential charge pump
US10243570B1 (en) * 2017-07-28 2019-03-26 Inphi Corporation Charge pump circuits for clock and data recovery
TWI657664B (zh) * 2018-10-05 2019-04-21 國立交通大學 電路開關的二階段開關方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188205A1 (en) * 2006-02-16 2007-08-16 Realtek Semiconductor Corp. Differential charge pump
US20100090734A1 (en) * 2008-10-11 2010-04-15 Mehmet Mustafa Eker Wide dynamic range charge pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60239542D1 (de) * 2001-08-16 2011-05-05 St Ericsson Sa Differenz-ladungspumpe
KR100512937B1 (ko) * 2003-01-14 2005-09-07 삼성전자주식회사 차동 전하 펌프 및 방법, 이를 이용한 위상 동기 루프 및방법
US6903585B2 (en) * 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
EP1738465B1 (en) * 2004-03-29 2010-06-02 Nxp B.V. Fast phase-frequency detector arrangement
US7274232B2 (en) * 2005-03-17 2007-09-25 Realtek Semiconductor Corp. Variable delay clock synthesizer
US7514972B2 (en) * 2006-01-27 2009-04-07 Honeywell International, Inc. Differential charge pump with open loop common mode
US7583116B2 (en) * 2007-08-03 2009-09-01 International Business Machines Corporation High output resistance, wide swing charge pump
US7705640B2 (en) * 2008-01-25 2010-04-27 International Business Machines Corporation Common-mode feedback method using a current starved replica biasing
US7768326B2 (en) * 2008-09-18 2010-08-03 Kabushiki Kaisha Toshiba Wide range operational charge pump circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070188205A1 (en) * 2006-02-16 2007-08-16 Realtek Semiconductor Corp. Differential charge pump
US20100090734A1 (en) * 2008-10-11 2010-04-15 Mehmet Mustafa Eker Wide dynamic range charge pump

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Boerstler, D.W., "A low-jitter PLL clock generator for microprocessors with lock range of 340-612 MHz," Solid-State Circuits, IEEE Journal of , vol.34, no.4, pp.513,519, Apr 1999 *
Hao Shang; Rogers, J.W.M.; Chiu, J., "A Fully Differential 24GHz Transmit PLL in a 0.13μm CMOS Technology," Circuits and Systems, 2006 IEEE North-East Workshop on , vol., no., pp.45,48, 18-21 June 2006 *

Also Published As

Publication number Publication date
TW201332296A (zh) 2013-08-01
US8368443B1 (en) 2013-02-05

Similar Documents

Publication Publication Date Title
CN104202048A (zh) 一种宽带全集成锁相环频率综合器
JPWO2009057289A1 (ja) スペクトラム拡散クロック発生装置
WO2010096832A2 (en) Symmetric load delay cell oscillator
TWI489781B (zh) 差動電荷泵電路
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
CN101895192A (zh) 一种可解决电荷分配和电流失配问题的电荷泵
CN101414784A (zh) 电荷泵
Cai et al. A dividerless PLL with low power and low reference spur by aperture-phase detector and phase-to-analog converter
JP2014183531A (ja) 位相同期回路及びクロック・データ・リカバリ回路
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
CN106506001B (zh) 一种应用于pll的高性能vco电路
CN109660253B (zh) 一种数字振幅控制的压控振荡器
CN101944909A (zh) 用于锁相环路的鉴频鉴相器及电荷泵电路
JP2005318122A (ja) チャージポンプ回路及びこのチャージポンプ回路を用いたpll回路
US8067988B2 (en) Low jitter and wide-range frequency synthesizer for low voltage operation
CN104641560A (zh) Rf逻辑分频器
CN108123715B (zh) 倍频电路
CN208015709U (zh) 锁相环电路以及集成电路芯片
CN201754557U (zh) 可解决电荷分配和电流失配问题的电荷泵
US7659785B2 (en) Voltage controlled oscillator and PLL having the same
TWI715462B (zh) 時脈資料回復裝置與時脈資料回復方法
CN209805792U (zh) 锁相环频率综合器
Park et al. A 1-V, 1.4-2.5 GHz charge-pump-less PLL for a phase interpolator based CDR
TWI474622B (zh) 應用雜訊濾波技巧的非整數頻率合成器及其操作方法
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery