CN208015709U - 锁相环电路以及集成电路芯片 - Google Patents

锁相环电路以及集成电路芯片 Download PDF

Info

Publication number
CN208015709U
CN208015709U CN201721473651.8U CN201721473651U CN208015709U CN 208015709 U CN208015709 U CN 208015709U CN 201721473651 U CN201721473651 U CN 201721473651U CN 208015709 U CN208015709 U CN 208015709U
Authority
CN
China
Prior art keywords
signal
control
frequency
linear
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721473651.8U
Other languages
English (en)
Inventor
E·欧萨利维利
M·爱玛克
T·达克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of CN208015709U publication Critical patent/CN208015709U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型涉及锁相环电路以及集成电路芯片。一个示例包括锁相环(PLL)电路(10)。电路(10)包括经配置以基于输入信号和PLL输出信号生成多个非重叠开关信号的分频器(12)和相位检测器(14)。电路(10)还包括线性频率‑电流(F2I)转换器(16、18)，其经配置以生成具有基于多个非重叠开关信号的振幅的控制电流。电路(10)进一步包括线性电流受控振荡器(22)，其经配置以基于控制电流的振幅生成PLL输出信号以具有近似等于输入信号的频率和相位。

Description

锁相环电路以及集成电路芯片
技术领域
本公开通常涉及电子系统，并且更具体地涉及锁相环(PLL)电路。
背景技术
锁相环(PLL)电路用在各种各样的电子系统中。PLL可生成振荡输出信号，其相位与振荡输入信号的相位相关。如一个示例，PLL可包括可变频率振荡器和相位检测器(PD)。可变频率振荡器生成周期信号，并且PD比较该信号的相位与输入周期信号的相位，调节振荡器输出频率和相位以保持相位匹配。当用于同步信号时，PLL可追踪输入频率并保持输入和输出频率和相位相同。此外，当用于频率合成时，PLL也可生成输入频率的倍数的频率。PLL可通过使用由四个基本元件(即，相位检测器、低通滤波器、可变频率振荡器和反馈路径)组成的模拟或数字电路实施。数字PLL采用时间-数字转换器、数字环路滤波器、数字受控振荡器电路，而不是电荷泵、模拟滤波器和电压/电流受控振荡器电路。
对于不具有数字核心或处理器的集成电路(如独立电压/电流模式受控的开关调节器IC)，模拟PLL通常被用来将开关频率同步到外部时钟。这些应用具有宽的开关频率，其范围可以在100kHz至3MHz之间或更高。在这些系统中也采用PLL来锁定外部输入时钟的相位和频率以实现多相操作、消除拍频噪声和确保电源噪声保持敏感的频带。在这些系统中，解决方案尺寸 (solution size)和管芯面积(die area)(成本)，稳定时间，调谐范围是非常重要的设计参数。在低输入频率下的模拟PLL的设计导致尺寸和稳定时间的增加。例如，基于电荷泵的模拟PLL的更少稳定时间需要更宽的回路带宽。但是，当用于100kHz或更低的输入频率时，PLL必须通过限制其带宽和增加其滤波器组件尺寸来满足其稳定性要求。结果是，由于更大的环路滤波器组件，PLL管芯面积显著增长且PLL稳定时间变长。随着低成本和更小的电路解决方案变得越来越需要，需要具有更小的管芯面积和稳定时间的PLL的替代解决方案。
实用新型内容
一个示例包括锁相环(PLL)电路。电路包括经配置以基于输入信号生成第一组非重叠(non-overlapping)开关信号的分频器。电路还包括经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号的相位检测器。电路还包括经配置以生成控制信号的至少一个线性频率-模拟转换器，该控制信号具有基于第一组和第二组非重叠开关信号的振幅。电路进一步包括经配置以基于控制信号的振幅生成PLL输出信号以具有近似输入信号的频率和相位的线性振荡器。
另一个示例包括集成电路(IC)芯片，其包括上述的PLL电路。
在又一个示例中，所述至少一个线性频率-模拟转换器被配置为至少一个线性频率-电流转换器，所述至少一个线性频率-电流转换器被配置以基于所述输入信号的频率生成所述控制信号作为控制电流，并且进一步被配置以基于所述输入信号与所述PLL输出信号之间的相位差以反馈的方式调节所述控制电流的振幅以将所述PLL输出信号与所述输入信号基本上相位对齐。优选地，所述分频器和所述相位检测器被配置以生成对应于所述输入信号的频率的比率的第一组非重叠开关信号和对应于所述输入信号与所述PLL输出信号之间的相位差的第二组非重叠开关信号。优选地，所述分频器包括经配置以生成所述第一组非重叠开关信号作为第一开关信号和第二开关信号的逻辑，所述第一开关信号和第二开关信号具有近似等于所述输入信号的频率的频率并且具有近似50％的占空比，其中所述相位检测器包括经配置以生成所述第二组非重叠开关信号作为第三开关信号和第四开关信号的逻辑，在稳定状态下，所述第三开关信号和第四开关信号具有近似等于所述输入信号的频率的一半的频率并且具有基于所述输入信号和所述PLL输出信号的频率之间的相位差的占空比。
另一个示例包括PLL电路。电路包括经配置以基于输入信号生成第一组非重叠开关信号的分频器。电路还包括经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号的相位检测器。电路还包括经配置以经由第一组非重叠开关信号生成第一控制信号部分的第一线性频率-模拟转换器。第一控制信号具有基于输入信号的频率的振幅。电路还包括经配置以经由第二组非重叠开关信号生成第二控制信号部分的第二线性频率-模拟转换器。第二控制信号具有基于输入信号与PLL输出信号之间的相位差的振幅。电路进一步包括经配置以基于控制信号生成PLL输出信号的线性振荡器，该控制信号具有是第一与第二控制信号部分之间的差值的振幅。优选地，所述第一线性频率-模拟转换器包括输出滤波器，所述输出滤波器互连第一控制信号生成器和第一控制信号输出晶体管装置，所述第一控制信号输出晶体管装置被布置为相对于所述第一控制信号生成器的电流镜以向所述输出节点提供所述第一控制信号部分，并且其中所述第二线性频率-模拟转换器包括第二控制信号生成器和第二控制信号输出晶体管装置，所述第二控制信号输出晶体管装置被布置为相对于所述第二控制信号生成器的电流镜以提供来自所述输出节点的第二控制信号。优选地，所述第一线性频率-模拟转换器和所述第二线性频率- 模拟转换器被布置使得在稳态期间所述第一控制信号部分的振幅近似所述第二控制信号的振幅的两倍。优选地，所述第一线性频率-模拟转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电流源，所述第一开关电容器电流源被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性频率-模拟转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器电流源，所述第二开关电容器电流源被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。
在又一个示例中，线性振荡器被配置为线性电流受控振荡器，该线性电流受控振荡器包括：输出逻辑，其经配置以基于振荡信号生成所述PLL输出信号；振荡器电路，其经由所述输出逻辑控制以基于对应于所述控制信号的控制电流设定电容器电压的振幅；比较器，其经配置以接收所述电容器电压和振荡器参考电压并生成所述振荡信号。
又一个示例包括PLL电路，该电路包括：
分频器，其经配置以基于输入信号生成第一组非重叠开关信号；
相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；
第一线性频率-模拟转换器，其经配置以经由所述第一组非重叠开关信号生成第一控制信号部分，所述第一控制信号具有基于所述输入信号的频率的振幅；
第二线性频率-模拟转换器，其经配置以经由所述第二组非重叠开关信号生成第二控制信号部分，所述第二控制信号具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅；以及
线性振荡器，其经配置以基于控制信号生成所述PLL输出信号，所述控制信号具有是所述第一控制信号部分和所述第二控制信号部分之间的差值的振幅。
优选地，所述第一线性频率-模拟转换器被配置为第一线性频率-电流转换器即第一线性F2I转换器，所述第一线性F2I转换器经配置以基于所述第一组非重叠开关信号，生成具有基于所述输入信号的频率的振幅的第一F2I控制电流部分；并且其中所述第二线性频率-模拟转换器被配置为第二线性F2I转换器，所述第二线性F2I转换器经配置以基于所述输入信号和所述第二组非重叠开关信号的频率，生成具有基于所述输入信号与所述PLL输出信号之间的相位差的振幅的第二F2I控制电流部分，其中生成所述控制信号作为控制电流，所述控制电流具有等于所述第一F2I控制电流部分和所述第二F2I控制电流部分的差值的振幅。优选地，所述线性F2I转换器的所述第一线性频率-模拟转换器包括互连第一控制电流生成器和第一控制电流输出晶体管装置的输出滤波器，所述第一控制电流输出晶体管装置被布置为相对于所述第一控制电流生成器的电流镜以向所述输出节点提供所述第一F2I控制电流部分，并且其中所述线性F2I转换器的所述第二线性频率-模拟转换器包括第二控制电流生成器和第二控制电流输出晶体管装置，所述第二控制电流输出晶体管装置被布置为相对于所述第二控制电流生成器的电流镜以传导来自所述输出节点的所述第二F2I控制电流部分。优选地，所述第一线性F2I转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电阻器电路和第一开关电容器积分器电路，所述第一开关电容器积分器电路被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性F2I转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器积分器电路，所述第二开关电容器积分器电路被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。优选地，所述线性振荡器被配置为线性电流受控振荡器，其包括：经配置以基于振荡信号生成所述PLL输出信号的输出逻辑；振荡器电路，其经由所述输出逻辑控制以基于对应于所述控制信号的控制电流设定电容器电压的振幅；以及比较器，其经配置以接收所述电容器电压和振荡器参考电压并且生成所述振荡信号。
另一个示例包括PLL电路。电路包括经配置以基于输入信号生成第一组非重叠开关信号的分频器。电路还包括经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号的相位检测器。电路还包括经配置以经由第一组非重叠开关信号生成第一线性频率-电流(F2I)控制电流部分的第一线性 F2I转换器。第一F2I控制电流部分具有基于输入信号的频率的振幅。电路还包括经配置以经由第二组非重叠开关信号生成第二F2I控制电流部分的第二线性F2I转换器。第二F2I控制电流部分具有基于输入信号与PLL输出信号之间的相位差的振幅，其中控制电流的振幅等于第一F2I控制电流部分与第二 F2I控制电流部分的差值。电路进一步包括经配置以基于控制电流的振幅生成 PLL输出信号以具有近似输入信号的频率和相位的线性电流受控振荡器。优选地，所述分频器包括经配置以生成所述第一组非重叠开关信号作为第一开关信号和第二开关信号的逻辑，所述第一开关信号和第二开关信号具有近似等于所述输入信号的频率的一半的频率并且具有近似50％的占空比；并且其中所述相位检测器包括经配置以生成所述第二组非重叠开关信号作为第三开关信号和第四开关信号的逻辑，所述第三开关信号和第四开关信号具有近似等于所述输入信号的频率的频率并且具有基于所述输入信号与所述PLL输出信号的频率之间的相位差的占空比。优选地，所述第一线性F2I转换器包括输出滤波器，所述输出滤波器互连第一控制电流生成器和第一控制电流输出晶体管装置，所述第一控制电流输出晶体管装置被布置为相对于所述第一控制电流生成器的电流镜以向所述输出节点提供所述第一F2I控制电流部分，并且其中所述第二线性F2I转换器包括第二控制电流生成器和第二控制电流输出晶体管装置，所述第二控制电流输出晶体管装置被布置为相对于所述第二控制电流生成器的电流镜以传导来自所述输出节点的所述第二F2I控制电流部分。优选地，所述第一线性F2I转换器和所述第二线性F2I转换器被布置使得在稳态期间所述第一F2I控制电流部分的振幅近似所述第二F2I控制电流部分的振幅的两倍。优选地，所述第一线性F2I转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电阻器电路和第一开关电容器积分器电路，所述第一开关电容器积分器电路被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性F2I转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器积分器电路，所述第二开关电容器积分器电路被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。
附图说明
图1说明了PLL电路的一个示例。
图2说明了PLL电路的另一个示例。
图3说明了分频器和相位检测器的一个示例。
图4说明了时序图的一个示例。
图5说明了第一线性频率-电流转换器和第二线性频率-电流转换器的一个示例。
图6说明了线性电流受控振荡器的一个示例。
图7说明了时序图的一个示例。
具体实施方式
本公开通常涉及电子系统，并且更具体地涉及锁相环(PLL)电路。PLL 电路包括经配置以基于输入信号和由线性振荡器生成的PLL输出信号生成多个开关信号的分频器和相位检测器。如一个示例，分频器可基于输入信号生成第一组非重叠开关信号，使得第一组非重叠开关信号具有基于输入信号(例如，近似输入信号的一半)的频率和具有近似50％的占空比。如另一个示例，相位检测器可基于输入信号与PLL输出信号之间的相位差生成第二组非重叠开关信号，使得第二组非重叠开关信号具有基于输入信号的频率和具有基于相位差的占空比。例如，在稳态下，第二组非重叠信号的频率可由输入信号的频率设定。而且，如果由线性F2I转换器和线性振荡器在控制信号的转换中没有非线性，那么占空比变为近似50％。在转换中的非线性可显示为PLL输出信号中的相位误差。在这种情况下，第二组非重叠开关信号的占空比与50％不同。
PLL电路还包括被采用以生成控制信号(例如，控制电流)的线性频率- 模拟转换器(例如，线性频率-电流(F2I)转换器)，该控制信号基于开关输入信号频率和输入信号与PLL输出信号之间的相位差的线性函数。如一个示例，第一线性F2I转换器可基于第一组非重叠开关信号生成第一电流部分。设计线性F2I转换器和线性振荡器(例如，线性电流受控振荡器)使得当只有第一F2I控制电流部分被馈送到线性振荡器时，线性振荡器可生成具有输入信号的开关频率的两倍的振荡器输出信号。如另一个示例，第二线性频率-电流转换器可基于第二组非重叠开关信号的频率和占空比生成第二F2I控制电流部分。在稳态期间，第二线性F2I转换器可生成近似第一F2I控制电流部分的振幅的一半的第二F2I控制电流部分，使得第一和第二F2I控制电流部分之间的差值设定线性振荡器以产生具有与输入信号相同的开关频率的PLL输出信号。在稳态下，当通过第一和第二线性F2I转换器将两组非重叠开关信号转换成控制电流并且将控制电流转换成在感兴趣的频率范围内的PLL输出信号时没有非线性时，PLL输出信号具有与输入信号相同的开关频率和相位。结果是，第二组非重叠开关信号的占空比变为近似50％。但是，当在对应转换中有非线性时，那么PLL输出信号仍然具有与输入信号相同的开关频率，但是在输入信号和PLL输出信号之间显示相位误差来补偿非线性以强制对齐输入信号和PLL输出信号的频率。这个非线性和相位误差导致第二组非重叠开关信号的占空比与50％不同，和相位误差一样偏离相同量。
因此，线性F2I转换器可提供控制电流作为第一和第二F2I控制电流部分的差值。通过这种方式，基于与PLL输出信号相关联的反馈提供控制电流的振幅。PLL电路进一步包括基于控制电流的振幅生成PLL输出信号的线性电流受控振荡器，使得线性F2I转换器设定控制电流的振幅以将PLL输出信号的开关频率和相位设定为输入信号的开关频率和相位。
图1说明了PLL电路10的一个示例。在各种各样的电路应用中(如在 DC-DC电源转换器或通信系统中)可采用PLL电路10。如一个示例，PLL 电路10可以在集成电路(IC)芯片中或作为集成电路(IC)芯片的一部分来实现。PLL电路10被配置以基于振荡输入信号IN(例如，时钟信号)生成 PLL输出信号OUTPLL，使得PLL输出信号具有与输入信号IN对齐的频率与相位。
PLL电路10包括分频器12和相位检测器14。分频器12被配置以基于输入信号IN生成第一组非重叠开关信号Φ1和Φ2。如一个示例，第一组非重叠开关信号Φ1和Φ2可基于输入信号IN被生成，使得第一组非重叠开关信号Φ1和Φ2可具有基于输入信号IN的频率的频率(例如，近似输入信号IN 的频率的一半)并且可具有近似50％的占空比。相位检测器14被配置以基于输入信号IN和PLL输出信号OUTPLL生成第二组非重叠开关信号Φ3和Φ4。如一个示例，第二组非重叠开关信号Φ3和Φ4可基于输入信号IN的频率和输入信号IN与PLL输出信号OUTPLL之间的相位差被生成。由此，在稳态下，第二组非重叠开关信号Φ3和Φ4可具有基于输入信号IN的频率的频率并且可具有基于输入信号IN与PLL输出信号OUTPLL之间的相位差变化的占空比。如本文中所述的，输入信号IN与PLL输出信号OUTPLL之间的相位差的变化对应于来自第二组非重叠开关信号Φ3和Φ4的相对于彼此的互补激活的50％占空比的偏差。
提供非重叠开关信号Φ1和Φ2给第一线性频率-模拟转换器16，并且提供非重叠开关信号Φ3和Φ4给第二线性频率-模拟转换器18。第一线性频率- 模拟转换器16被配置以生成具有基于数字非重叠开关信号Φ1和Φ2并且由此基于输入信号IN的频率的振幅的第一模拟控制信号部分SIG1。类似地，第二线性频率-模拟转换器18被配置以生成具有基于数字非重叠开关信号Φ3和Φ4并且由此基于相对于输入信号IN的PLL输出信号OUTPLL的相位反馈的振幅的第二模拟控制信号部分SIG2。提供第一模拟控制信号部分SIG1和第二模拟控制信号部分SIG2给减法器20以生成控制信号CTRL，其是第一模拟控制信号部分SIG1和第二模拟控制信号部分SIG2之间的差值。
如一个示例，第一线性频率-模拟转换器16可包括开关电容器电流源以控制电流的振幅。类似地，第二线性频率-模拟转换器18也可包括开关电容器电流源以控制经由电流生成器生成的电流的振幅。电流生成器可以从相关联的输出节点镜像第二控制信号部分SIG2，使得第二控制信号部分SIG2从第一控制信号部分SIG1减去。因此，控制信号CTRL可对应于相对于与线性频率- 模拟转换器16和18相关联的输出节点的第一信号部分SIG1和第二信号部分 SIG2的差值。通过这种方式，第二控制信号部分SIG2可基于输入信号IN的频率和输入信号IN与PLL输出信号OUTPLL之间的相位差变化，如经由第二组非重叠开关信号Φ3和Φ4提供的，其提供反馈以改变控制信号CTRL的振幅。
从减法器20提供控制信号CTRL给线性振荡器22。线性振荡器22被配置以基于模拟控制信号CTRL的振幅生成数字PLL输出信号OUTPLL，使得 PLL输出信号OUTPLL的频率以线性方式基于控制信号CTRL的振幅。如一个示例，线性振荡器22可被配置为线性电流受控振荡器，使得线性振荡器22 可基于模拟控制电流ICTRL生成PLL输出信号OUTPLL。替换地，线性振荡器 22可被配置为电压受控线性振荡器，使得线性振荡器22可基于模拟控制电压 VCTRL生成PLL输出信号OUTPLL。
例如，线性振荡器22可包括数字逻辑和模拟电路系统以基于经由比较器生成的振荡信号和通过电容器积分的电流生成PLL输出信号OUTPLL。线性振荡器22可包括控制电路系统以基于控制信号CTRL(例如，控制电流)、参考电压和一个或更多个电容器尺寸设定PLL输出信号OUTPLL的振荡频率。由此，电容器电压可经由比较器与预定的振荡器的参考电压进行比较。由此，比较器可基于比较生成振荡信号。振荡信号可具有基于控制信号CTRL的振幅的频率，使得PLL输出信号OUTPLL同样具有基于控制信号CTRL的振幅的频率。由此，线性振荡器22被配置以在生成PLL输出信号OUTPLL时，将与输入信号IN和PLL输出信号OUTPLL相关联的频率和相位信息从模拟域(如经由模拟控制信号CTRL提供的)转换回到数字域。因此，PLL电路10可以反馈的方式生成与输入信号IN相位对齐的PLL输出信号OUTPLL。
图2说明了PLL电路50的一个示例。在各种各样的电路应用中(如在 DC-DC电源转换器或通信系统中)可采用PLL电路50。如一个示例，PLL 电路50可以在集成电路(IC)芯片中或作为集成电路(IC)芯片的一部分来实现。PLL电路50被配置以基于振荡输入信号IN(例如，时钟信号)生成 PLL输出信号OUTPLL，使得PLL输出信号具有与输入信号IN对齐的频率与相位。
PLL电路50包括分频器52和相位检测器54。分频器52被配置以基于输入信号IN生成第一组非重叠开关信号Φ1和Φ2。如一个示例，第一组非重叠开关信号Φ1和Φ2可基于输入信号IN被生成，使得第一组非重叠开关信号Φ1和Φ2可具有基于输入信号IN的频率(例如，近似输入信号IN的频率的一半)并且可具有近似50％的占空比。相位检测器54被配置以基于输入信号IN和PLL输出信号OUTPLL生成第二组非重叠开关信号Φ3和Φ4。如一个示例，第二组非重叠开关信号Φ3和Φ4可基于输入信号IN和输入信号IN与 PLL输出信号OUTPLL之间的相位差被生成。由此，在稳态下，第二组非重叠开关信号Φ3和Φ4可具有基于输入信号IN的频率的频率并且可具有基于输入信号IN与PLL输出信号OUTPLL之间的相位差变化的占空比。如本文中所述的，输入信号IN与PLL输出信号OUTPLL之间的相位差的变化对应于来自第二组非重叠开关信号Φ3和Φ4的相对于彼此的互补激活的50％占空比的偏差。
提供非重叠开关信号Φ1和Φ2给第一线性频率-电流转换器56，并且提供非重叠开关信号Φ3和Φ4给第二线性频率-电流转换器58。第一线性频率- 电流转换器56被配置以生成具有基于数字非重叠开关信号Φ1和Φ2并且由此基于输入信号IN的频率的振幅的第一F2I控制电流部分IC1。类似地，第二线性频率-电流转换器58被配置以生成具有基于数字非重叠开关信号Φ3和Φ4并且由此基于相对于输入信号IN的PLL输出信号OUTPLL的相位反馈的振幅的第二F2I控制电流部分IC2。提供第一F2I控制电流部分IC1和第二F2I 控制电流部分IC2给减法器60以生成控制电流ICTRL，其是第一F2I控制电流部分IC1和第二F2I控制电流部分IC2之间的差值。
如一个示例，第一线性频率-电流转换器56可包括开关电容器电阻器和开关电容器积分器电路来设定控制电压的振幅以控制经由电流生成器生成的输出电流的振幅。类似地，第二线性频率-电流转换器58包括开关电容器电阻器和开关电容器积分器电路来设定控制电压以控制电流生成器。第二线性频率- 电流转换器58还可包括经配置以从相关联的输出节点镜像第二控制电流部分 IC2的电流生成器，使得从第一控制电流部分IC1减去第二控制电流部分IC2。因此，控制电流ICTRL可对应于相对于与线性频率-电流转换器56和58相关联的输出节点的第一电流部分IC1和第二电流部分IC2的差值。通过这种方式，第二控制电流部分IC2可基于输入信号IN的频率和输入信号IN与PLL输出信号OUTPLL之间的相位差变化，如经由第二组开关信号Φ3和Φ4提供的，其提供反馈以改变控制电流ICTRL的振幅。
从减法器60提供控制电流ICTRL给线性电流受控振荡器62。线性电流受控振荡器62被配置以基于控制电流ICTRL的振幅生成PLL输出信号OUTPLL，使得PLL输出信号OUTPLL的频率以线性的方式基于控制电流ICTRL的振幅。例如，线性电流受控振荡器62可包括生成PLL输出信号OUTPLL的数字逻辑和模拟电路系统。线性电流受控振荡器62还可包括控制电路系统以基于控制信号CTRL(例如，控制电流)、参考电压和一个或更多个电容器尺寸设定PLL 输出信号OUTPLL的振荡频率。控制电流ICTRL在电容器上积分直到电容器电压超过参考电压振幅。当电容器之一的电压超过参考电压时，比较器输出改变状态并且改变振荡输出信号的状态以使电容器电压被放电至零并且在另一个电容器上开始电流积分。积分时间设定振荡器频率的一半。由此，比较器可基于比较生成振荡输出信号。振荡输出信号可具有基于控制电流ICTRL、振荡器参考电压和一个或更多个电容器尺寸的频率。虽然参考电压和一个或更多个电容器尺寸是固定的，但是控制电流ICTRL的振幅变化，使得PLL输出信号OUTPLL同样具有基于控制电流ICTRL的振幅的频率。由此，线性电流受控振荡器62被配置以在生成PLL输出信号OUTPLL时，将与输入信号IN和PLL 输出信号OUTPLL相关联的频率和相位信息从模拟域(如经由模拟控制电流 ICTRL提供)转换回到数字域。因此，PLL电路50可以反馈的方式生成与输入信号IN相位对齐的PLL输出信号OUTPLL。
尽管图2的示例描述了使用线性F2I转换器56和58以及线性电流受控振荡器62，但是应该理解，作为替换，线性频率-电流转换器56和58可替代地被配置为线性频率-电压(F2V)转换器，使得模拟电流ICTRL可被替代为模拟控制电压VCTRL被提供。另外，线性电流受控振荡器62可替代地被配置为线性电压受控振荡器以从模拟控制电压VCTRL生成PLL输出信号OUTPLL。因此， PLL电路10和PLL电路50可通过多种方式被配置。
图3说明了分频器100和相位检测器102的一个示例。分频器100和相位检测器102可对应于图1的示例中的分频器和相位检测器12。因此，参考图1的示例，在下面描述图3的示例。
分频器100和相位检测器102被共同配置以基于输入信号IN、使能信号 EN和PLL输出信号OUTPLL，生成四个开关信号，在图3的示例中示为Φ1、Φ2、Φ3和Φ4。分频器100被配置以生成非重叠开关信号Φ1和Φ2，并且相位检测器102被配置以生成非重叠开关信号Φ3和Φ4。分频器100包括锁存器 104，并且相位检测器102包括锁存器106。如一个示例，锁存器104和106 中的每个可被配置为D-锁存器。锁存器104(例如，在相应的“CLK”和“CLRZ”输入端)接收输入信号IN和使能信号EN，和提供给输入端(例如，“D”输入端)的反相输出。
锁存器106(例如，在相应“CLK”和“CLRZ”输入端)接收输入信号 IN和信号OPLL，和提供有预定电压的输入(例如，“D”输入端)。信号OPLL经由包括接收PLL输出信号OUTPLL的反相器110的输入电路108生成。输入电路还包括相对于反相PLL输出信号OUTPLL提供延迟的RC滤波器112和被配置为接收延迟的反相PLL输出信号OUTPLL和PLL输出信号OUTPLL的反相版本的或门114。因此，响应于PLL输出信号OUTPLL的下降沿，信号OPLL被去断言(de-assert)，并且在RC滤波器延迟期满后被重新断言。结果是，信号OPLL作为重置信号被提供给锁存器106。
由此，锁存器104生成具有响应于输入信号IN的上升沿的上升沿和下降沿的第一时钟信号CLK1。第一时钟信号CLK1被提供给被配置以生成非重叠开关信号Φ1和Φ2的一组逻辑。相反地，锁存器106生成具有响应于输入信号IN的上升沿的上升沿和响应于信号OPLL的下降沿的下降沿的第二时钟信号 CLK2。第二时钟信号CLK2被提供给被配置以生成非重叠开关信号Φ3和Φ4的一组逻辑。
在图3的示例中，与分频器100和相位检测器102相关联的每组逻辑被类似配置。例如，每组逻辑包括第一NAND(与非)门116和第二NAND门 118，其每个接收第一时钟信号CLK1和第二时钟信号CLK2中的相应一个，第二NAND门118在其反相输入端接收第一时钟信号CLK1和第二时钟信号 CLK2中的相应一个。NAND门116和118提供经由相应RC滤波器120过滤以向本文中的逻辑信号添加延迟，经由缓冲器122缓冲，并经由反相器124 反相的相应输出信号，以生成相应开关信号Φ1、Φ2、Φ3和Φ4。在缓冲器122 的输出端的缓冲信号将相应的反馈信号提供回相应其它NAND门118和116 的输入端。因此，与分频器100相关联的NAND门116生成开关信号Φ1，并且与分频器100相关联的NAND门118生成开关信号Φ2。类似地，与相位检测器102相关联NAND门116生成开关信号Φ3，与相位检测器102相关联 NAND门118生成开关信号Φ4。
因为第一时钟信号CLK1经由输入信号IN和使能信号EN生成，如基本上恒定地处于逻辑高状态，非重叠开关信号Φ1和Φ2可具有等于输入信号IN 的频率的一半的频率，并且可具有近似50％的占空比。但是，因为第二时钟信号CLK2经由输入信号IN和经由PLL输出信号OUTPLL生成，锁存器106 可被配置以将输入信号IN的相位与PLL输出信号OUTPLL的相位进行比较。因此，在稳态下，非重叠开关信号Φ3和Φ4可具有等于输入信号IN的频率，并且可具有基于输入信号IN与PLL输出信号OUTPLL之间的相位差变化的占空比。特别地，因为锁存器106生成第二时钟信号CLK2以具有响应于输入信号IN的上升沿的上升沿和响应于信号OPLL的下降沿的下降沿，非重叠开关信号Φ3和Φ4可具有基于输入信号IN与PLL输出信号OUTPLL之间的相位差偏离50％的占空比。
在图4的示例中示出了非重叠开关信号Φ3和Φ4的相对时序。图4说明了时序图150的一个示例，应该理解，时序图150以简化的形式示出，使得时序可能不按比例相对于本文中描述的信号。时序图150示出了输入信号IN、PLL输出信号OUTPLL和非重叠开关信号Φ3和Φ4。在图4的示例中，输入信号IN和PLL输出信号OUTPLL被示出为相位非对齐，使得输入信号IN具有在PLL输出信号OUTPLL的上升沿之前发生的上升沿，并且输入信号IN具有在PLL输出信号OUTPLL的下降沿之前发生的下降沿。因此，基于相位检测器102的操作，开关信号Φ3具有与输入信号IN近似重合的上升沿，但是具有与PLL输出信号OUTPLL近似重合的下降沿。开关信号Φ4被示出为具有相对于开关信号Φ3的反逻辑状态。因此，非重叠开关信号Φ3和Φ4具有基于输入信号IN与PLL输出信号OUTPLL之间的相位差偏离50％的占空比。由此相位检测器102基于如何生成非重叠开关信号Φ3和Φ4检测输入信号IN和 PLL输出信号OUTPLL之间的相位差。
图5说明了线性F2I转换器系统200的一个示例。线性F2I转换器系统 200可对应于图1的示例中的第一线性频率-模拟转换器16和第二线性频率- 模拟转换器18以及减法器20。因此，参考图1的示例，在下面描述图5的示例。另外，虽然图5的示例描述了线性F2I转换器系统200是生成控制电流的线性F2I转换器，但是应该理解，线性频率-模拟转换器可替代地被配置为生成控制电压的线性频率-电压转换器。
线性F2I转换器系统200被配置以生成具有基于开关信号Φ1、Φ2、Φ3和Φ4的振幅的控制电流ICTRL。在图5的示例中，线性F2I转换器系统200包括第一线性F2I转换器202和第二线性F2I转换器204。第一线性F2I转换器 202被配置以基于开关信号Φ1和Φ2生成第一控制电流部分IC1。第一线性 F2I转换器202包括互连节点206和输入电源电压VCC的第一P沟道场效应晶体管设备(P-FET)P1，并且电流IIN1流过P1。例如，P-FET P1与P-FET P2被布置在电流镜的配置中，P-FET P2互连输入电源电压VCC和控制节点208。 P-FET P1和P2以反馈的方式镜像回生成的电流为电流IIN1。节点206耦合到由开关SW1和SW5和电容器C1A形成的开关电容器电阻器电路210。然后电容器C1A上的电压通过由开关电容器电阻器、放大器212和反馈电容器C3形成的开关电容器积分器电路210积分。开关SW3、SW4和电容器C2A形成用于积分器的开关电容器电阻器。这些开关电容器电阻器电路210和放大器212 协同作为开关电容器电阻器和开关电容器积分器，其被配置以在节点214处设定电压VR1为近似等于参考电压VREF_F2I，如本文中更详细的描述。在图5 的示例中，开关电容器电阻器电路210包括可被布置为各种各样不同类型的开关(如，晶体管、晶闸管或其它类型的开关)中的任何一个的多个开关。
开关电容器电阻器电路210包括经由开关信号Φ1控制的开关SW1和经由开关信号Φ2控制的开关SW2。由开关信号Φ1控制的开关SW3互连第一接地电容器C1A和第二接地电容器C2A，且由开关信号Φ2控制的开关SW4互连第二电容器C2A和节点214。由开关信号Φ2控制的开关SW5为电容器C1A提供接地路径。另外，由开关信号Φ2控制的开关SW6互连第三接地电容器C1B和第四接地电容器C2B，并且由开关信号Φ1控制的开关SW7互连第四电容器 C2B和节点214。如一个示例，电容器C1B和C2B可具有分别近似等于电容器 C1A和C2A的电容值。由开关信号Φ1控制的开关SW8耦合到开关SW2并向电容器C1B提供接地路径。
节点214耦合到在其非反相输入端也接收参考电压VREF_F2I的放大器212 的反相输入端。在图5的示例中，放大器212被配置在相对于连接在放大器输出端和其反相输入端(节点214)之间的电容器C3的反馈布置中。开关SW1和SW5与电容器C1A一起，以及开关SW2和SW8与电容器C1B一起形成开关电容器电阻器。此外，开关SW3和SW4与电容器C2A一起，以及开关SW6和 SW7与电容器C2B一起形成一组开关电容器电阻器。当与反相放大器214和反馈电容器C3组合时，这些部件形成开关电容器积分器电路。放大器212被配置以设定被连接以驱动晶体管设备，被示出为N沟道FET N1的栅极的第一栅极电压VG1的振幅。N-FET N1在二极管连接的P-FET P2的栅极/源极互连控制节点208，并且由此互连P-FET P1的栅极与接地。因此，N-FETN1和P-FET P2被配置为电流生成器。控制节点208耦合到电阻器R1和电容器C4的RC滤波器布置，其耦合到P-FET P3的栅极，P-FET P3被配置以生成流向输出节点218 的第一F2I控制电流部分IC1，来自输出节点218的控制电流ICTRL被提供为来自线性F2I转换器系统200的输出。因此，N-FET N1和P-FET P2被配置以生成电流IG1，IG1被镜像到P-FET P3并且经由RC滤波器滤波以生成第一F2I控制电流部分IC1。
开关电容器电阻器电路210具有由非重叠开关信号Φ1和Φ2的开关频率设定的电阻值。开关电容器电阻器电路210的电阻在非重叠的开关信号Φ1和Φ2的较高频率处具有较小的值，并且在非重叠的开关信号Φ1和Φ2的较低频率处具有较大的值。因此，开关电容器积分器的时间常数变得更小，并且线性F2I转换器电路202在较高频率时会更快地反应和稳定。类似地，开关电容器电阻器积分器的时间常数变得更大，并且线性F2I转换器电路202在较低频率时会更慢地反应和稳定。
如一个示例，在稳态操作中，当开关信号Φ2被激活时，基于放大器212 的反馈回路和通过电流镜的反馈，电容器C1A放电，同时电容器C2A被强制到参考电压VREF_F2I的振幅。当经由开关信号Φ1启动开关SW1和SW3的闭合时，电容器C2A上的电荷在电容器C1A和C2A之间共享，使得相应电容器C1A和C2A的电压VC1A和VC2A可被定义为：
VC1A＝VC2A＝(C2A*VREF_F2I)/(C1A+C2A) 方程1
在开关SW1和SW3经由开关信号Φ1闭合期间，通过电容器C1A和C2A积分电流IIN1，导致电压VC1A和VC2A线性增加，使得在开关SW1、SW3和SW7经由第一开关信号Φ1闭合结束时的电压VC1A和VC2A可被定义为：
VC2＝(C2*VREF_F2I+IIN1*ΔT1)/(C1+C2) 方程2
其中：ΔT1对应于开关信号Φ1的导通时间，并且由此对应于开关 SW1和SW3的激活时间。
在开关信号Φ2的激活的导通时间期间，电容器C2A的额外的电荷被放电给电容器C3，由此以提供第一电压VR1，并且电容器C1A经由开关SW5被放电到接地。因为输入信号IN的占空比可能不是准确的50％，所以输入信号IN的频率除以二以确保开关信号Φ1和Φ2具有近似50％的占空比。由此，基于第一电压VR1被设定近似等于参考电压VREF_F2I，电压VG1的振幅被设定，并且由此电流IG1被设定。由此电流IG1影响电流IIN1的振幅，其可被定义为：
IIN1＝FCLK*C1A*VREF_F2I 方程3
其中：FCLK对应于输入信号IN的频率和非重叠开关信号Φ1和Φ2的开关频率的两倍。
当由电流镜从P-FET P2镜像到P-FET P3时，通过使P-FET P3的尺寸是P-FET P2的尺寸的两倍，电流IG1＝IIN1被乘以(例如，4)。因此，基于开关电容器电流源的上面描述的操作，第一控制电流部分IC1可被表述为:
IC1＝4*IIN1＝4*(C1A*VREF_F2I)/ΔT1＝4*VREF_F2I*C1A*FCLK 方程4
由此，相对于开关SW6，SW7和SW8，在开关信号Φ1和Φ2的相反状态中，前面的操作也以基本相同的方式工作。
第二线性F2I转换器204被配置以基于开关信号Φ3和Φ4生成第二控制电流部分IC2。在图5的示例中，第二线性F2I转换器204被以与第一线性F2I 转换器202基本上类似的方式配置。例如，第二线性F2I转换器204包括互连节点220和输入电源电压VCC的P-FET P4，并且电流IIN2流过P-FET P4。P-FET P4与P-FET P5被布置在电流镜的配置中，P-FET P5互连输入电源电压VCC和控制节点222。节点220耦合到被配置以设定第二电压VG2的振幅的开关电容器电阻器和积分器电路224。
开关电容器电阻器电路224包括经由开关信号Φ4控制的开关SW9和经由开关信号Φ3控制的开关SW10。由开关信号Φ4控制的开关SW11互连第一接地电容器C5和第二接地电容器C6，并且由开关信号Φ3控制的开关SW12互连第二电容器C6和节点226。由开关信号Φ3控制的开关SW13为电容器C5提供接地路径。
节点226耦合到在其非反相输入端也接收参考电压VREF_F2I的放大器228 的反相输入端。在图5的示例中，放大器228布置在相对于连接在输出端和在节点226的反相输入端之间的电容器C7的反馈布置中。开关SW9和SW13与电容器C5一起形成开关电容器电阻器。此外，开关SW11和SW12与电容器 C6一起形成另一个开关电容器电阻器。当与反相放大器228和反馈电容器C7组合时，这些组件形成开关电容器积分器电路。开关电容器积分器被配置以设定驱动N沟道FET N2的栅极的第二栅极电压VG2的振幅。N-FET N2互连是 P-FET P5的栅极/源极的控制节点222，并且由此互连P-FET P4的栅极与接地。因此，N-FET N2和P-FET P5被配置为电流生成器。控制节点222耦合到P-FET P6的栅极，P-FET P6被配置以生成从输出节点218流来的第二控制电流部分 IC2，来自输出节点218的控制电流ICTRL被提供为来自线性F2I转换器系统200 的输出。因此，控制电流ICTRL具有等于相对于输出节点218的第一控制电流部分IC1与第二控制电流部分IC2的差值(即，减法)的振幅。因此，N-FET N2和P-FET P5被配置以生成电流IG2，电流IG2被镜像到N-FET N3，其同样被布置为相对于传导第二控制电流部分IC2的N-FET N4的电流镜。
在第二线性F2I转换器204中的开关电容器电阻器电路224具有由开关信号Φ3和Φ4的频率和占空比设定的电阻值，类似于相对于第一线性F2I转换器202的前面描述。例如，在稳态操作时，当开关信号Φ3被激活时，基于电路的反馈回路，电容器C5放电，同时电容器C6被强制到参考电压VREF_F2I的振幅。当经由开关信号Φ4启动开关SW9和SW11的闭合时，电容器C6上的额外的电荷在电容器C5和C6之间共享，使得相应电容器C5和C6的电压VC5和 VC6可被定义为：
VC5＝VC6＝(C6*VREF_F2I)/(C5+C6) 方程5
在开关SW9和SW11经由开关信号Φ4闭合期间，电流IIN2相对于电容器C5和 C6被积分，导致电压VC5和VC6线性增加，使得在开关SW9和SW11经由第一开关信号Φ4闭合结束时的电压VC5和VC6可被定义为：
VC6＝(C6*VREF_F2I+IIN2*ΔT4)/(C5+C6) 方程6
其中：ΔT4对应于开关信号Φ4的导通时间，并且由此对应于开关 SW9和SW11的激活时间。
在开关信号Φ3的激活的导通时间期间，电容器C6的电荷被放电给电容器C7，由此以提供第二电压VG2，并且电容器C5经由开关SW13放电到接地。结果是，类似于如前所述，第二控制电流部分IC2的振幅可被表述如下：
IC2＝(C5*VREF_F2I)/ΔT4＝C5*VREF_F2I*FCLK/D 方程7
其中：D是信号Φ4的占空比。
如一个示例，基于线性F2I转换器系统200的晶体管设备的配置(例如，相对的栅极尺寸)，在稳态期间，第一F2I控制电流部分IC1可具有近似第二 F2I控制电流部分IC2的振幅的两倍的振幅，其中PLL输出信号OUTPLL与输入信号IN基本上相位对齐，并且非重叠开关信号Φ3和Φ4具有近似50％的占空比。因此，在稳态下，控制电流ICTRL具有近似等于第二F2I控制电流部分IC2的振幅，并且由此近似等于第一F2I控制电流部分IC1的振幅的一半的振幅。但是，当PLL输出信号OUTPLL相对于输入信号IN是异相时，非重叠开关信号Φ3和Φ4具有非50％的占空比。非重叠开关信号Φ3和Φ4的占空比的变化由此可导致第二F2I控制电流部分IC2的振幅的变化小于或大于其在稳态下的振幅，由此导致控制电流ICTRL的振幅的变化同样小于或大于稳态下的振幅。因此，控制电流ICTRL可基于输入信号IN与PLL输出信号OUTPLL之间的相位差变化，使得图1的示例中的线性振荡器22可变化PLL输出信号 OUTPLL的相位，如本文中的描述。
图6说明了线性电流受控振荡器250的一个示例。线性电流受控振荡器 250可对应于图1的示例中的线性振荡器22。因此，参考图1的示例，在下面描述图6的示例。另外，虽然图6的示例描述了线性振荡器是线性电流受控振荡器，但是应该理解，线性振荡器可替换地被配置为以线性方式生成PLL 输出信号OUTPLL的电压受控线性振荡器。
线性电流受控振荡器250被配置以基于控制电流ICTRL的振幅生成PLL输出信号OUTPLL，如以线性方式。在图6的示例中，线性电流受控振荡器250 包括互连电流输入电源电压VCC与对应于控制电流ICTRL的电流源252的第一 P-FET P7。P-FET P7与P-FET P8被布置在电流镜的配置中，P-FET P8互连输入电源电压VCC和控制节点254。节点254耦合到配置为振荡器电路256的一组开关和电容器，振荡器电路256被配置以对控制电流ICTRL进行积分。
振荡器电路256包括经由开关信号OUT1控制并且互连节点254和接地电容器C8的开关SW14，以及经由反相开关信号OUT2控制并且互连节点254和接地电容器C9的开关SW15。如一个示例，电容器C8和C9的电容可近似相等。由开关信号OUT1控制的开关SW16为电容器C8提供接地路径，并且由开关信号OUT2控制的开关SW17为电容器C9提供接地路径。另外，由开关信号OUT1控制的开关SW18互连电容器C9与控制节点258，并且由开关信号OUT2控制的开关SW19互连电容器C8与控制节点258。
控制节点258耦合到在非反相输入端也接收参考电压VREF_OSC的比较器 260的反相输入端。在图6的示例中，比较器260被配置以生成提供给第一 NOR(或非)门262和第二NOR门264的逻辑布置的振荡信号OS，其中，第二NOR门264具有生成第一开关信号OUT1的输出并且第一NOR门262 具有生成第二开关信号OUT2的输出。提供第二开关信号OUT2给被配置以生成PLL输出信号OUTPLL的输出缓冲器266。因此，基于控制电流ICTRL的振幅、电容器尺寸和参考电压VREF_OSC可设定振荡信号OS的频率。因此，以线性的方式生成PLL输出信号OUTPLL，并且其可与输入信号IN相位对齐，如本文中的描述。
例如，PLL输出信号OUTPLL的频率FOSC可被表述如下：
FOSC＝ICTRL/(2*C8*VREF_OSC) 方程6
如一个示例，参考电压VREF_OSC可近似等于参考电压VREF_F2I，使得，对于线性电流受控振荡器以线性的方式操作，频率FOSC可被表述如下：
FOSC＝(2*C1*VREF_F2I)/(2*C8*VREF_OSC)＝C1*FCLK/C8 方程7
当电容器C1和C8被选择为彼此相等时，振荡信号OS的频率等于输入信号IN 的频率。F2I转换器的尺寸可小于电荷泵，并且需要大的滤波器以实施其它模拟PLL。F2I转换器的尺寸主要由电容器的尺寸确定。F2I转换器的总面积可被优化满足其稳定性条件，以便正确的电路运行，如下：
其中：gm(N1)是N1的跨导。
方程8还确定电容器的最小需要的尺寸以使电路稳定。基于方程7通过将其等效于振荡器电容选择电容C1，使输入和输出频率匹配。通过使用电容C2的小电容器值，电容C3可基于方程8在最低开关频率被计算。
虽然线性电流受控振荡器250被示出为包括振荡器电路256、比较器260 和从NOR门262和264形成的输出逻辑，但是应该理解，线性电流受控振荡器250可被以任何各种各样不同的方式布置以基于控制电流ICTRL的振幅以线性的方式提供PLL输出信号OUTPLL。因此，线性电流受控振荡器250并不限制于图6的示例中示出的布置。
如本文中的描述，基于线性F2I电路的紧凑设计以及通过线性化PLL的电路块实现的简化设计，PLL电路10和50为典型的模拟或数字PLL设计提供了更多的管芯面积的有效率且更有效的替代方案。通过实施线性频率-模拟转换器16和18(例如，线性F2I转换器202和204)，PLL电路10和50实现相比电荷泵和被其它模拟PLL电路使用的大的低通滤波器更小的复杂度和更小的设计。F2I转换器可通过使用导致非常紧凑的设计的小的电容器实施，并且可在相对于典型的基于电荷泵的模拟PLL设计的更紧凑的管芯面积中实施。另外，在以线性方式将与输入信号IN和PLL输出信号OUTPLL相关联的频率和相位信息从数字域转换到模拟域，然后回到数字域时组合线性频率-模拟转换器16和18与线性振荡器22(例如，线性电流受控振荡器250)，与典型PLL设计的补偿相比，提供了对环路补偿的解除(ease of)。由此，PLL电路10和50的紧凑的设计和快速稳定能力可提供与开关稳压器适当的集成或通信系统中的相位误差校正。
此外，线性频率-模拟转换器16和18还提供相比其它模拟或数字PLL设计更快的稳定时间，如图7的示例中示出的。图7说明了时序图300的一个示例。时序图300示出频率(以MHz为单位)，绘制为时间的函数(以毫秒为单位)。时序图300示出了如本文中所述的PLL电路的阶跃响应302，如在图1和图2的相应示例中的PLL电路10或PLL电路50，如实施图5的示例中实施F2I转换器202和204。时序图300还示出了实施与本文中所述的频率 -模拟转换器相对的电荷泵的典型的PLL电路的阶跃响应304。由此，与实施基于电荷泵的设计的典型的PLL电路相比，时序图300示出了如本文中所述的基于利用使用操作频率的缩放的带宽和响应时间的PLL电路10和50的更快的频率响应。
上面已被描述的是本公开的示例。为了描述本公开的目的，当然不可能描述组件或方法的每个可想到的组合，但是本领域的普通技术人员将理解，本公开的许多进一步的组合和排列是可能的。因此，本公开意在包含落入本申请(包括随附权利要求)的范围内的所有这样的改变、修改和变化。

Claims (20)

1.一种锁相环电路，其特征在于包括：
分频器，其经配置以基于输入信号生成第一组非重叠开关信号；
相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；
至少一个线性频率-模拟转换器，其经配置以生成具有基于所述第一组非重叠开关信号和所述第二组非重叠开关信号的振幅的控制信号；以及
线性振荡器，其经配置以基于所述控制信号的振幅生成所述PLL输出信号以具有近似所述输入信号的频率和相位。
2.根据权利要求1所述的锁相环电路，其特征在于，所述至少一个线性频率-模拟转换器被配置为至少一个线性频率-电流转换器，所述至少一个线性频率-电流转换器被配置以基于所述输入信号的频率生成所述控制信号作为控制电流，并且进一步被配置以基于所述输入信号与所述PLL输出信号之间的相位差以反馈的方式调节所述控制电流的振幅以将所述PLL输出信号与所述输入信号基本上相位对齐。
3.根据权利要求1所述的锁相环电路，其特征在于，所述分频器和所述相位检测器被配置以生成对应于所述输入信号的频率的比率的第一组非重叠开关信号和对应于所述输入信号与所述PLL输出信号之间的相位差的第二组非重叠开关信号。
4.根据权利要求3所述的锁相环电路，其特征在于，所述分频器包括经配置以生成所述第一组非重叠开关信号作为第一开关信号和第二开关信号的逻辑，所述第一开关信号和第二开关信号具有近似等于所述输入信号的频率的频率并且具有近似50％的占空比，其中所述相位检测器包括经配置以生成所述第二组非重叠开关信号作为第三开关信号和第四开关信号的逻辑，在稳定状态下，所述第三开关信号和第四开关信号具有近似等于所述输入信号的频率的一半的频率并且具有基于所述输入信号和所述PLL输出信号的频率之间的相位差的占空比。
5.根据权利要求1所述的锁相环电路，其特征在于所述至少一个线性频率- 模拟转换器包括：
第一线性频率-模拟转换器，其经配置以基于第一组非重叠开关信号生成第一控制信号部分，所述第一控制信号部分具有基于所述输入信号的频率的振幅；以及
第二线性频率-模拟转换器，其经配置以基于第二组非重叠开关信号生成第二控制信号部分，所述第二控制信号部分具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅，其中所述控制信号的振幅等于所述第一控制信号部分和所述第二控制信号部分相对于输出节点的差值。
6.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器包括输出滤波器，所述输出滤波器互连第一控制信号生成器和第一控制信号输出晶体管装置，所述第一控制信号输出晶体管装置被布置为相对于所述第一控制信号生成器的电流镜以向所述输出节点提供所述第一控制信号部分，并且其中所述第二线性频率-模拟转换器包括第二控制信号生成器和第二控制信号输出晶体管装置，所述第二控制信号输出晶体管装置被布置为相对于所述第二控制信号生成器的电流镜以提供来自所述输出节点的第二控制信号。
7.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器和所述第二线性频率-模拟转换器被布置使得在稳态期间所述第一控制信号部分的振幅近似所述第二控制信号的振幅的两倍。
8.根据权利要求5所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电流源，所述第一开关电容器电流源被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性频率-模拟转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器电流源，所述第二开关电容器电流源被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。
9.根据权利要求1所述的锁相环电路，其特征在于所述线性振荡器被配置为线性电流受控振荡器，其包括：
输出逻辑，其经配置以基于振荡信号生成所述PLL输出信号；
振荡器电路，其经由所述输出逻辑控制以基于对应于所述控制信号的控制电流设定电容器电压的振幅；
比较器，其经配置以接收所述电容器电压和振荡器参考电压并生成所述振荡信号。
10.一种集成电路芯片，其包括根据权利要求1所述的锁相环电路。
11.一种锁相环电路，其特征在于包括：
分频器，其经配置以基于输入信号生成第一组非重叠开关信号；
相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；
第一线性频率-模拟转换器，其经配置以经由所述第一组非重叠开关信号生成第一控制信号部分，所述第一控制信号具有基于所述输入信号的频率的振幅；
第二线性频率-模拟转换器，其经配置以经由所述第二组非重叠开关信号生成第二控制信号部分，所述第二控制信号具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅；以及
线性振荡器，其经配置以基于控制信号生成所述PLL输出信号，所述控制信号具有是所述第一控制信号部分和所述第二控制信号部分之间的差值的振幅。
12.根据权利要求11所述的锁相环电路，其特征在于，所述第一线性频率-模拟转换器被配置为第一线性频率-电流转换器即第一线性F2I转换器，所述第一线性F2I转换器经配置以基于所述第一组非重叠开关信号，生成具有基于所述输入信号的频率的振幅的第一F2I控制电流部分；并且其中所述第二线性频率-模拟转换器被配置为第二线性F2I转换器，所述第二线性F2I转换器经配置以基于所述输入信号和所述第二组非重叠开关信号的频率，生成具有基于所述输入信号与所述PLL输出信号之间的相位差的振幅的第二F2I控制电流部分，其中生成所述控制信号作为控制电流，所述控制电流具有等于所述第一F2I控制电流部分和所述第二F2I控制电流部分的差值的振幅。
13.根据权利要求12所述的锁相环电路，其特征在于，所述线性F2I转换器的所述第一线性频率-模拟转换器包括互连第一控制电流生成器和第一控制电流输出晶体管装置的输出滤波器，所述第一控制电流输出晶体管装置被布置为相对于所述第一控制电流生成器的电流镜以向所述输出节点提供所述第一F2I控制电流部分，并且其中所述线性F2I转换器的所述第二线性频率-模拟转换器包括第二控制电流生成器和第二控制电流输出晶体管装置，所述第二控制电流输出晶体管装置被布置为相对于所述第二控制电流生成器的电流镜以传导来自所述输出节点的所述第二F2I控制电流部分。
14.根据权利要求12所述的锁相环电路，其特征在于，所述第一线性F2I转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电阻器电路和第一开关电容器积分器电路，所述第一开关电容器积分器电路被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性F2I转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器积分器电路，所述第二开关电容器积分器电路被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。
15.根据权利要求13所述的锁相环电路，其特征在于，所述线性振荡器被配置为线性电流受控振荡器，其包括：
输出逻辑，其经配置以基于振荡信号生成所述PLL输出信号；
振荡器电路，其经由所述输出逻辑控制以基于对应于所述控制信号的控制电流设定电容器电压的振幅；
比较器，其经配置以接收所述电容器电压和振荡器参考电压并且生成所述振荡信号。
16.一种锁相环电路，其特征在于包括：
分频器，其经配置以基于输入信号生成第一组非重叠开关信号；
相位检测器，其经配置以基于输入信号和PLL输出信号生成第二组非重叠开关信号；
第一线性频率-电流转换器即第一线性F2I转换器，其经配置以经由所述第一组非重叠开关信号生成第一F2I控制电流部分，所述第一F2I控制电流部分具有基于所述输入信号的频率的振幅；
第二线性F2I转换器，其经配置以经由所述第二组非重叠开关信号生成第二F2I控制电流部分，所述第二F2I控制电流部分具有基于所述输入信号的频率和所述输入信号与所述PLL输出信号之间的相位差的振幅，其中所述控制电流的振幅等于所述第一F2I控制电流部分与所述第二F2I控制电流部分的差值；
线性电流受控振荡器，其经配置以基于所述控制电流的振幅生成所述PLL输出信号以具有近似所述输入信号的频率和相位。
17.根据权利要求16所述的锁相环电路，其特征在于，所述分频器包括经配置以生成所述第一组非重叠开关信号作为第一开关信号和第二开关信号的逻辑，所述第一开关信号和第二开关信号具有近似等于所述输入信号的频率的一半的频率并且具有近似50％的占空比；并且其中所述相位检测器包括经配置以生成所述第二组非重叠开关信号作为第三开关信号和第四开关信号的逻辑，所述第三开关信号和第四开关信号具有近似等于所述输入信号的频率的频率并且具有基于所述输入信号与所述PLL输出信号的频率之间的相位差的占空比。
18.根据权利要求16所述的锁相环电路，其特征在于，所述第一线性F2I转换器包括输出滤波器，所述输出滤波器互连第一控制电流生成器和第一控制电流输出晶体管装置，所述第一控制电流输出晶体管装置被布置为相对于所述第一控制电流生成器的电流镜以向所述输出节点提供所述第一F2I控制电流部分，并且其中所述第二线性F2I转换器包括第二控制电流生成器和第二控制电流输出晶体管装置，所述第二控制电流输出晶体管装置被布置为相对于所述第二控制电流生成器的电流镜以传导来自所述输出节点的所述第二F2I控制电流部分。
19.根据权利要求18所述的锁相环电路，其特征在于，所述第一线性F2I转换器和所述第二线性F2I转换器被布置使得在稳态期间所述第一F2I控制电流部分的振幅近似所述第二F2I控制电流部分的振幅的两倍。
20.根据权利要求16所述的锁相环电路，其特征在于，所述第一线性F2I转换器包括经由所述第一组非重叠开关信号控制的第一开关电容器电阻器电路和第一开关电容器积分器电路，所述第一开关电容器积分器电路被配置以生成与第一控制晶体管装置相关联的第一栅极电压以设定所述第一控制信号部分的振幅，并且其中所述第二线性F2I转换器包括经由所述第二组非重叠开关信号控制的第二开关电容器积分器电路，所述第二开关电容器积分器电路被配置以生成与第二控制晶体管装置相关联的第二栅极电压以设定所述第二控制信号部分的振幅。
CN201721473651.8U 2016-11-08 2017-11-08 锁相环电路以及集成电路芯片 Active CN208015709U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/346,248 2016-11-08
US15/346,248 US10200048B2 (en) 2016-11-08 2016-11-08 Phase-locked loop (PLL) circuit

Publications (1)

Publication Number Publication Date
CN208015709U true CN208015709U (zh) 2018-10-26

Family

ID=62064150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721473651.8U Active CN208015709U (zh) 2016-11-08 2017-11-08 锁相环电路以及集成电路芯片

Country Status (2)

Country Link
US (2) US10200048B2 (zh)
CN (1) CN208015709U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112994682A (zh) * 2021-05-10 2021-06-18 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路
CN113992004A (zh) * 2021-12-02 2022-01-28 屹世半导体(上海)有限公司 双模式开关频率控制系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10938403B2 (en) 2018-06-29 2021-03-02 Texas Instruments Incorporated Battery charging and measurement circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW507421B (en) * 1998-01-19 2002-10-21 Myson Century Inc CMOS digital-analog converter and temperature sensing apparatus using the converter
WO2000045515A1 (fr) * 1999-01-29 2000-08-03 Sanyo Electric Co., Ltd. Appareil a boucle a phase asservie (pll) et dispositif de repartition en frequence variable
US20060119443A1 (en) * 2004-12-08 2006-06-08 Via Technologies Inc. Damping coefficient variation mechanism in a phase locked loop
JP4598691B2 (ja) * 2006-02-22 2010-12-15 富士通セミコンダクター株式会社 Ｐｌｌ回路及び半導体装置
US8259890B2 (en) * 2009-02-18 2012-09-04 Mediatek Inc. Phase-locked loop circuit and related phase locking method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112994682A (zh) * 2021-05-10 2021-06-18 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路
CN112994682B (zh) * 2021-05-10 2021-08-03 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路
CN113992004A (zh) * 2021-12-02 2022-01-28 屹世半导体(上海)有限公司 双模式开关频率控制系统

Also Published As

Publication number Publication date
US20190109596A1 (en) 2019-04-11
US11101807B2 (en) 2021-08-24
US20180131377A1 (en) 2018-05-10
US10200048B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN111133681B (zh) 具有电荷泵斩波功能的差分pll
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
US7379521B2 (en) Delay circuit with timing adjustment function
CN105743493B (zh) 具有频率控制环路的振荡器
JP2001119296A (ja) Ｐｌｌ回路
CN208015709U (zh) 锁相环电路以及集成电路芯片
US9106128B2 (en) Charge pump circuit and phase-locked loop including the charge pump circuit
US10615803B2 (en) Compact phase-locked loop with low jitter and reference spurs
US6255872B1 (en) Charge pump circuit for PLL
CN110572150B (zh) 时钟产生电路及时钟产生方法
JP2010252094A (ja) Ｐｌｌ回路
JP2011078054A (ja) 電流源、電子機器および集積回路
WO2005093952A1 (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
US20140210529A1 (en) Phase Locked Loop and Method for Operating the Same
JP2008113434A (ja) チャージポンプがない位相固定ループ回路及びこれを含む集積回路
US7215209B2 (en) Controllable idle time current mirror circuit for switching regulators, phase-locked loops, and delay-locked loops
US7271645B2 (en) Smart charge-pump circuit for phase-locked loops
US8970311B2 (en) Voltage-controlled oscillator with amplitude and frequency independent of process variations and temperature
US9742413B2 (en) Electronic device and information processing apparatus
CN112087132A (zh) 电源电路及集成电路、电源电压的供给方法
JP5053413B2 (ja) 同期回路
GB2436951A (en) A voltage controlled oscillator, VCO, and phase locked loop, PLL.
US6744326B2 (en) Interleaved VCO with balanced feedforward

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant