CN105743493B - 具有频率控制环路的振荡器 - Google Patents

具有频率控制环路的振荡器 Download PDF

Info

Publication number
CN105743493B
CN105743493B CN201511017380.0A CN201511017380A CN105743493B CN 105743493 B CN105743493 B CN 105743493B CN 201511017380 A CN201511017380 A CN 201511017380A CN 105743493 B CN105743493 B CN 105743493B
Authority
CN
China
Prior art keywords
circuit
output
voltage
oscillator
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511017380.0A
Other languages
English (en)
Other versions
CN105743493A (zh
Inventor
S·萨玛拉
V·米什拉
M·S·文克蒂斯沃然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN105743493A publication Critical patent/CN105743493A/zh
Application granted granted Critical
Publication of CN105743493B publication Critical patent/CN105743493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及具有频率控制环路的振荡器。用于提供振荡输出信号的电路系统(400)。该电路系统包括具有第一输入端、第二输入端和输出端的跨导电路(432)。该电路系统还包括经耦合以接收来自跨导电路的输出端的电压的振荡器电路(450)，其中，振荡输出信号对振荡器电路的输出有响应。还包括电路系统(440)和频率受控电路(410)，电路系统(440)用于向跨导电路的第一输入端提供第一电压，频率受控电路(410)用于向跨导电路的第二输入端提供第二电压。第二电压是频率受控电路的操作频率的响应，并且频率受控电路的操作频率对来自振荡器电路输出端的反馈有响应。

Description

具有频率控制环路的振荡器
技术领域
优选的实施方式涉及电子振荡器。
背景技术
电子振荡器是可操作以产生振荡输出信号的一种众所周知的装置，其中在弛豫振荡器的情况下，输出是非正弦的(诸如三角波或方波)。如下面进一步详细说明的，典型的弛豫振荡器包括反馈环路和一个或更多个电容器，它们通过电容器(一个或更多)的充电和放电并响应于电容器(一个或更多)的充电和放电的时间控制振荡器输出的频率。因此，当电容器(一个或更多)的状态在充电和放电之间切换时，弛豫振荡器输出改变状态(例如，从上升跳变变成下降跳变)。
电子振荡器用于定时和同步也是已知的并且其出现在许多电子电路、装置和行业中。在很多这些应用中，各种或全部振荡器组件被组合到集成电路中。如此，设计要素考虑振荡器和整个集成电路。例如，对于振荡器，关键要素在于降低振荡器中的非理想效应并确保输出频率的误差的所需精度或没有误差。作为另一个示例，对于集成电路，并且当然该集成电路包括振荡器，应当使功率消耗最小化，尤其是振荡器正操作的装置具有有限或可消耗功率的情况(例如，在电池操作的应用中)。
作为进一步背景，图1示出典型现有技术的弛豫振荡器10的原理图。振荡器10包括电流级100、充电级200和比较器/输出级300。
电流/参考级100包括差分放大器102，其具有经连接以接收偏置电压VBG的非反相输入端和耦合至电阻器R1以及p沟道晶体管(P1)的漏极的反相输入端。放大器102的输出端连接至p沟道晶体管P1的栅极并且还连接至p沟道功率晶体管MP1和MP2的每个的相应栅极，p沟道功率晶体管MP1和MP2与p沟道晶体管P1都具有连接至来自低压差电压源的电源电压(VDDLDO)的源极。晶体管MP1的漏极连接至充电级200的节点202，并且晶体管MP2的漏极连接至节点VREF，节点VREF是相对于地的、参考电阻器Rf两端的电压。
充电级200的左侧一般示意性示出，p沟道晶体管P2的源极连接至节点202、漏极连接至节点204以及栅极连接至比较器/输出级300的第一输出/fCLKO。节点204进一步连接至n沟道晶体管N1的漏极，其中n沟道晶体管N1的漏极连接至地且其栅极连接至比较器/输出级300的第一输出/fCLKO。节点204还连接至比较器/输出级300中的比较器C1的第一输入端，并且节点204还通过电容器Cf1连接至参考电压，在优选实施方式中，该参考电压为地。
充电级200的右侧一般示意性示出的，p沟道晶体管P3的源极连接至节点202、漏极连接至节点206以及其栅极连接至比较器/输出级300的第二输出fCLKO(第一输出/fCLKO的互补)。节点206还连接至n沟道晶体管N2的漏极，其中n沟道晶体管N2的源极连接至地并且其栅极连接至比较器/输出级300的第二输出fCLKO。节点206还连接至比较器/输出级300中的比较器C2的第一输入端，并且节点206还通过电容器Cf2连接至地。
如上文已暗示的，比较器/输出级300包括比较器C1和C2。这些比较器中的每个具有第一输入端和第二输入端，相应的第一输入端已经描述，而第二输入端都经连接接收参考电压VREF。比较器C1和C2中的每个的相应输出端连接至相应NAND门ND1和ND2的相应第一输入端，其中NAND门ND1和ND2的第二输入端分别交叉耦合至相对的NAND门(ND2和ND1)的输出端。此外，NAND门ND1的输出端通过反相器IN1连接以提供第一输出/fCLKO，并且NAND门ND2的输出端通过反相器IN2连接以提供第二输出fCLKO。
振荡器10的操作如下并通常应该理解旨在提供振荡信号，该振荡信号在第一输出/fCLKO和第二输出fCLKO处是互补的。更具体地，当到放大器102的反馈达到平衡时，功率晶体管MP1和MP2被使能以向节点202提供源并提供通过参考电阻器RF的电流，由此为比较器C1和C2建立参考电压VREF。假设晶体管P2相对于晶体管N1具有互补导电类型，并且类似地，晶体管P3相对于晶体管N2具有互补导电类型，在启动晶体管P2或P3中的一个被使能之后，而另一个被禁用，并且同时，因此禁用共栅连接的晶体管N1或N2中的一个，而另一个被使能。例如，假设使能晶体管P2，然后禁用晶体管N1；同时，禁用晶体管P3，并且晶体管N2还被使能。这种状态允许电容器Cf1开始充电，而电容器Cf2开始放电，因此，节点204和206将相反电压提供至比较器C1和C2的第一输入端。这些电压与接收VREF的第二输入端的电压进行比较，最终导致比较器C1和C2的相应输出为相反的数字状态，该数字状态穿过NAND门ND1和ND2以及反相器IN1和IN2，类似地导致互补输出/fCLKO和fCLKO也改变状态。这些互补输出/fCLKO和fCLKO被反馈回晶体管对P2/N1和P3/N2的栅极，例如，使得晶体管P2禁用，晶体管P3和N1被使能，而晶体管N2也被禁用，因此，这导致互补输出/fCLKO和fCLKO最终相反。因此，在此方式中，电容器Cf1和Cf2中的一个充电而另一个放电并且/fCLKO和fCLKO的输出提供振荡信号，其中时间常数取决于Cf1和Cf2(通常匹配)及参考电阻器Rf的值。
尽管上述振荡器10和可比较方法在各种实现方式中已经证明有用和可行，本发明人认识到，这种方法可能具有缺点。例如，虽然理想地，振荡器的频率(和对应的时间常数)仅取决于Cf1、Cf2和Rf的值，但事实上在设计中具有固有非理想性。例如，当通过对Cf1和Cf2中的一个充电来满足VREF时，检测到比较器C1和C2的一个中存在的相应延迟满足阈值，并且这个延迟增添输出/fCLKO和fCLKO的时间段。如另一个示例，如果任何Cf1、Cf2和Rf作为剩余振荡器组件被集成在同一芯片上，则通过电容和电阻值的可变性引入额外误差，因为这种可变形由于制造差异和温度依赖性可能存在。实际上，一些架构需要这些电容器和电阻器是片上的，从而引入这种额外误差。上述方法在某种意义上还可能限制需要振荡器的某些设计，这些设计可能需要相对高的精度，在这种情况下，上述方法可能不可用。
根据前述内容，本发明人已经认识到对现有技术的潜在改进，如下文进一步详细描述的。
发明内容
在一个优选实施方式中，存在一种用于提供振荡输出信号的电路系统。该电路系统包括跨导电路，该跨导电路具有第一输入端、第二输入端和输出端。该电路系统进一步包括振荡器电路，该振荡器电路经耦合以接收来自跨导电路的输出端的电压，其中，振荡输出信号对振荡器电路的输出有响应。还包括用于向跨导电路的第一输入端提供第一电压的电路系统和用于向跨导电路的第二输入端提供第二电压的频率受控电路。第二电压是频率受控电路的操作频率的响应，并且频率受控电路的操作频率对来自振荡器电路的输出端的反馈有响应。
还公开和要求保护许多其它发明方面和优选地实施方式。
附图说明
图1示出一种现有技术弛豫振荡器的原理图。
图2示出根据一个优选实施方式的改进的振荡器的组合原理图和框图。
图3示出根据一个另选的优选实施方式的改进振荡器的组合原理图和框图。
图4示出根据另一个另选的优选实施方式的改进振荡器的组合原理图和框图，具有与跨导电路相关的附加细节。
图5示出根据一个另选的锁相环优选实施方式的改进振荡器的组合原理图和框图，其中频率受控电流源使用两个开关电容器，图5还示出与环形振荡器相关的附加细节。
图6示出根据一个可选的时钟数据恢复电路优选实施方式的改进振荡器的组合原理图和框图。
具体实施方式
图1已经在本文档的背景技术中讨论了，并且假设读者熟悉那部分讨论。
图2示出根据一个优选实施方式的改进振荡器400的组合原理图和框图。振荡器400包括反馈频率受控电流源410和基于电阻的电流源420，二者共享将频率受控电压Vx连接至跨导电路430的第一输入端(例如，非反相输入端)的节点。振荡器400还包括分压器电路440，其具有将电压Vy连接至跨导电路430的第二输入端(例如，反相输入端)的节点442。跨导电路430具有连接作为至组合的环形振荡器(RO)和差分单端D2S(differential-to-single)电路450的输入的输出，所述组合的环形振荡器(RO)和差分单端D2S电路450(RO/D2S电路450)的输出端连接至频分电路(÷N)460，该频分电路(÷N)460提供振荡器400的输出时钟信号(fCLKO)。输出时钟信号(fCLKO)还被馈送回响应于输出时钟信号(fCLKO)的单相位提供两个非交叠相位信号
Figure BSA0000125369710000051
和
Figure BSA0000125369710000052
的时钟发生器电路CLKGEN 470。如下文进一步说明的，
Figure BSA0000125369710000053
和
Figure BSA0000125369710000054
控制反馈频率受控电流源410的切换速度。
更详细看反馈频率受控电流源410，其包括电源电压VDDLDO，其通常由电源电压领域中已知的低压差电压源(例如，稳压器)提供。VDDLDO的实际值可以基于各种因素，其中1.5伏的当前值为代表。电源电压VDDLDO连接至开关S1的第一节点，开关S1的第二节点连接至开关S2的第一节点。开关S1的第二节点和开关S2的第一节点通过电容器CF接地。开关S1响应于CLKGEN 470的相位信号
Figure BSA0000125369710000055
打开和闭合，并且开关S2响应于CLKGEN 470的相位信号
Figure BSA0000125369710000056
打开和闭合。更具体地，由于
Figure BSA0000125369710000057
和
Figure BSA0000125369710000058
是非交叠的，则当开关S1闭合时，开关S2打开，从而向电容器CF充电；并且当开关S1打开时，开关S2闭合，从而从电容器CF移除电荷，因此，在这些操作中，通过开关电容器构造供应电流IF。这个电流IF与基于电阻的电流源420进行比较，并且更具体地，这个电流IF穿过连接在地和跨导电路430的第一输入端(例如，非反相端)之间的电阻器RF。因此，穿过电阻器RF的电流IF产生频率受控电压Vx。
更详细地看分压器电路440，其包括具有第一分压电阻器RD1和第二分压电阻器RD2的电阻器分压器，第一分压电阻器RD1连接在VDDLDO和节点442之间并且第二分压电阻器RD2连接在地和节点442之间。节点442提供分压器电路440的输出电压Vy，如上所述，输出电压Vy连接至跨导电路430的第二输入端(例如，反相端)。
更详细地看跨导电路430，可以使用本领域已知的各种配置来构造跨导电路430，其用于将差分输入电压转换成电流。因此，通过示例方式，原理图包括运算放大器432，其具有上述非反相和反相输入端和模拟输出端，该模拟输出端连接至p沟道晶体管434的栅极。p沟道晶体管434的源极连接至VDDLDO，并且p沟道晶体管434的漏极提供电路430的输出，如上文提到的，电路430的输出端连接至RO/D2S电路450。
可以使用本领域已知的各种配置来构造RO/D2S电路450，其中一个例子随后在图5中示出。通常，电路450的振荡器(例如，环形振荡器)包括奇数个级联(cascade)的反相器，其中级联中的最后一个反相器具有用于提供振荡信号的输出端，该振荡信号可选地，也经由缓冲器被馈送回级联中的第一反相器。因此，就此而言，到级联的输入信号状态将传播通过奇数个反相器，从而在级联输出处出现与被输入到级联中的第一反相器的状态互补的状态。对于该反馈(即，“环”的完成)，只要振荡器被提供来自跨导电路430的足够偏置电力(即，电压/电流)，则这种振荡器将继续来回切换(toggle)其输出状态。而且通常地，电路450的D2S可以采用各种形式，以接收RO的输出并将其转换为轨对轨(rail-to-rail)信号。
频分电路460可以使用本领域已知的各种配置来构造并且频分电路460在图2中被示出具有“(÷N)”的指示，以指示其电路系统用于将RO/D2S电路450的输出的频率除以2。这种除以2的分频是振荡器电路生成的时钟fCLKO的50％占空比所期望的。这样做仅为了获得50％占空比。然而，在一些情况中，如果不需要50％占空比输出，则不需要除以2。
可以使用本领域已知的各种配置来构造CLKGEN 470，其使用电路系统根据输出时钟信号fCLKO的单个相位提供两个非交叠相位信号
Figure BSA0000125369710000061
和
Figure BSA0000125369710000062
现在大致描述振荡器400的操作，随后更详细分析各种电路属性以提高对新颖方面和有利性能的理解。通常在加电时开始，fCLKO开始不可操作，因此反馈频率受控电流源410中的开关S1和S2没有交替打开/闭合，没有通过基于电阻的电流源420产生电流IF，并且电阻器RF两端的电压Vx为低或零。然而，分压器电路440根据比率X(基于RD1和RD2的相对电阻)将VDDLDO分压，使得VY是X倍VpDLDO的电压量。因此，运算放大器432的反相输入开始比其非反相输入大，从而驱动运算放大器432的输出为低，该输出被施加至p沟道晶体管434的栅极。因此，p沟道晶体管434被使能并将电流供应至RO/D2S电路450，该RO/D2S电路450开始振荡并提供输出振荡信号，该输出振荡信号通过频分电路460被N分频以产生开始振荡的相应输出时钟信号fCLKO。响应于fCLKO，CLKGEN 470开始提供非交叠相位信号
Figure BSA0000125369710000063
和
Figure BSA0000125369710000064
它们被馈送回频率受控电流源410。响应于这个反馈，频率受控电流源410开始提供电流IF，以便升高电阻器RF两端的电压Vx，并且该电压Vx被输入至放大器432的非反相输入端。换言之，频率受控电流源410和基于电阻的电流源420的组合有效提供频率受控电压Vx。进一步，如已知的，此后闭环反馈系统将朝向建立放大器432的反相输入和非反相输入之间的平衡进行操作或稳定化，从而调整放大器432的输出和跨导电路430提供的电流，以使fCLKO在稳定状态频率下稳定，所述稳定状态频率部分由CF和RF的值限定，如下文详细显示的。
现在结合振荡器400的各个方面提供附加细节和分析。给定振荡器400的闭合环路反馈，接着利用频率受控电流源410的合适操作，在平衡操作(即，在任何开始跳变之后)下，频率受控电流源410生成的电流IF应该等于基于电阻的电流源420中的电流，并且通过反馈将Vx上拉至等于Vy。因此，对于频率受控电流源410和基于电阻的电流源420，VDDLDO的分压器根据以下公式1产生：
Figure BSA0000125369710000071
公式1
其中，
Figure BSA0000125369710000072
是CF两端的电压并且Vx是RF两端的电压(并且是放大器432的非反相输入端的输入)。
接下来，回想分压器电路440，其根据基于RD1和RD2的相对电阻的比率X来分压VDDLDO，所述比率根据已知分压器比率，如以下公式2中示出：
Figure BSA0000125369710000073
公式2
因此，根据公式2并且如上文引入的，接着针对输入Vy，比率X分压VDDLDO，如下列公式3所示：
Vy＝X(VDDLDO) 公式3
如以下公式4示出的，公式1重新布置以对
Figure BSA0000125369710000074
求解：
VCF＝VDDLDO-VX 公式4
并且因为平衡时Vx＝Vy，所以根据公式3，Vy的值可以被带入公式4，得出以下公式5：
VCF＝VDDLDO-X(VDDLDO)＝VDDLDO(1-X) 公式5
接下来，注意，反馈频率受控电流源410的组件包括开关电容器，使得S1和S2的每个切换周期以切换频率将电荷从VDDLDO传输至Vx，其中切换频率是fCLKO的函数。更具体地，当由于
Figure BSA0000125369710000081
和
Figure BSA0000125369710000082
的非交叠相位导致S1闭合和S2打开时，电荷被存储至电容器CF，并且当再次由于
Figure BSA0000125369710000083
和
Figure BSA0000125369710000084
的非交叠相位导致S1闭合且S2打开时，电荷被传输出电容器CF。因此，以和
Figure BSA0000125369710000085
和
Figure BSA0000125369710000086
的操作频率成比例(也就是，与fCLKO成比例)的速率传输电荷。此外，电荷从一个节点至另一个节点的传输相当于电流并与CF的电容相关。具体地，开关电容器的等效电阻如以下公式6示出：
Figure BSA0000125369710000087
公式6
根据基尔霍夫定律，并且给定放大器432的相对大的输入阻抗，然后反馈频率受控电流源410产生的电流与通过电阻器RF的电流IF相同，如以下公式7进一步示出的：
Figure BSA0000125369710000088
公式7
其中，
Figure BSA0000125369710000089
是反馈频率受控电流源410提供的电流；并且
Figure BSA00001253697100000810
是通过电阻器RF的电流IF。
针对
Figure BSA00001253697100000811
将公式5代入公式7，并且解出fCLKO，在以下公式8中示出fCLKO：
Figure BSA00001253697100000812
公式8
因此，公式8显示，振荡器输出频率fCLKO响应于CF、RF和X产生并与VDDLDO无关。因此，本领域技术人员可以选择这些三个值中的每个以获得所需fCLKO。换句话说，fCLKO响应于CF的电容和RF，并且来自RD1和RD2的值的分压器X提供fCLKO的额外“微调(trim)”。此外，下文描述的附加方面可以进一步提高振荡器400的性能，诸如其对温度变化和各种潜在非理想因素的不敏感方面的精度。
图3示出一个另选的优选实施方式的振荡器(通常在400.1处指示)的组合示意图和框图，该振荡器包括图2的振荡器400的各个方面，但具有在图2的某些块中的附加组件或与图2的某些块相关的组件，如下文进一步描述的，并且出于提供进一步性能改进目的。
在图3中，电容器CLPF连接在放大器432的非反相输入端和地之间。在一个优选实施方式中，选择电容器CLPF的电容以便提供低通滤波器，或者说，衰减任何高频信号或将任何高频率信号连接至地。这种电容器有时被称为去耦电容器。
进一步在图3中，跨导电路430.1包括电阻器RZ和电容器CZ的串联连接，该串联连接连接在VDDLDO与n沟道晶体管434的栅极之间。在一个优选实施方式中，除了由RF和CF在振荡器400.1中产生零点/极点之外，电阻器RZ和电容器CZ在振荡器400.1中产生附加零点/极点。结果，因此，诸如与图1的现有技术的弛豫振荡器10相比，振荡器400.1具有第二阶反馈以抑制潜在DC误差。
仍进一步在图3中，电容器CCM连接在节点442和地之间。跟上述电容器CLPF很像，选择电容器CCM以便提供低通滤波器，也就是，以便将高频率信号去耦合至地。
最后在图3中，PTAT(与绝对温度成比例)偏置块446控制的电流源444连接在节点442和地之间。本领域中PTAT控制是已知的，该控制可以以各种配置(例如，MOS晶体管)构造。如其名称所表示的，该控制发出与温度成比例的信号，或更容易地，发出随温度变化的变化控制信号，并且该控制相应地增加或减小源444产生的电流。更具体地，根据上述教导，本领域技术人员将理解，分压器电路440.1提供的电压Vy(即，Vy＝X(VDDLDO))在振荡器400.1中将在平衡时与电压Vx匹配。然而，本发明人认识到，反馈频率受控电流源410中的电容器CF具有负温度系数(尤其是在其被构造为集成电路元件(如与电路外分立元件相对的元件)时)，也就是说，其电容将随温度相反地变化。因此，在一个优选实施方式中，PTAT偏置块446和电流源444可以用于偏移(offset)(也就是，利用正温度系数)，并且优选地均等地平衡电容器CF的负温度系数和影响或使其变为零。进一步，就此而言，在这种优选实施方式中，还注意，当电容器CF与其它电路元件集成在一起时，电阻器RF是一个电路外分立元件以去除其电阻的温度依赖性(如果该电阻器RF还与振荡器400.1的电路元件集成，则将具有温度依赖性)，但是事实上这个电阻器温度依赖性通常是稍微不可预测的。然而，在这个优选实施方式中，RF在电路外，并且集成更可预测的温度依赖性CF；因此，包括PTAT偏置块446和电流源444，以便通过抗衡CF的温度依赖性进行补偿并由此实现与振荡器400相比的改进的振荡器400.1性能，假设在给出实现方式中允许电路外分立电阻器(即，RF)。
图4示出一个附加另选的优选实施方式的振荡器(通常在400.2处指示)的组合示意图和框图，其包括图2的振荡器400的各个方面但具有下文描述的其它方面。
振荡器400.2包括反馈频率受控电流源410.2和基于电阻的电流源420.2，这二者都包括与上述的源410和电路420相同的元件。然而，在图4中，VDDLDO和地的位置沿着包括开关S1和S2与电阻器RF的环路是相反的。因此，更具体地，开关S1连接在地和开关S2之间，并且电阻器RF连接在VDDLDO和放大器432的输入端之间，其中，在图4中，该输入端是反相输入端(如与图2中的电阻器RF的非反相输入端情况相对的输入端)。
本领域技术人员将理解，相对于早前的实施方式，给出源410.2和电路420.2的改变，在平衡时，来自分压器电路440.1的X(VDDLDO)的参考电压将施加在开关电容器两端，因此，电阻器RF两端的电压为剩余电压(1-X)VDDLDo。因此，通过电阻器RF的电流将在以下公式9中示出：
Figure BSA0000125369710000101
公式9
并且，将在以下公式10中示出通过开关电容器CF的电流：
I＝(X)VDDLDOfCLKOCF 公式10
根据基尔霍夫定律，并且假设放大器432具有相对大的输入阻抗，则公式10和公式11的电流相等，如以下公式11进一步示出的：
Figure BSA0000125369710000102
公式11
针对fCLKO项重写公式11，如公式12中示出的：
Figure BSA0000125369710000103
公式12
比较图4的振荡器400.2的公式12与图2的振荡器的400.1的公式8，本领域技术人员因此可以理解，本发明范围考虑连接性和基于RD1和RD2的比率提供的最终比率的变化。
图4还示出图2的跨导电路430可以扩展成具有附加晶体管的跨导电路430.2。电路430.2的晶体管的栅极由逻辑高或逻辑低控制信号控制。通常，如果拉低任何栅极，则pmos电流源激活，并且如果拉高栅极，则pmos电流源不激活。因此，这种组件是有用的，例如，用于向组合RO/D2S电路450供应附加功率。这种附加功率可以是有用的，例如，其中，供应不同可选择时钟频率，如由振荡器400.2实现的，如下文进一步描述的。
振荡器400.2包括图2的分频电路(÷N)460的对应部分，其中图4中这个部分示为÷2电路460.1。电路460.1的输出端经连接，例如选择另选输出频率信号。更具体地，电路460.1的输出端连接至MUX 1的第一输入端，并且其还通过÷4电路462连接至MUX 1的第二输入端。MUX 1的输出提供振荡器输出频率fCLKO。MUX 1的输出提供如CLK0所示的输出信号，以与来自电路460.1的输出fCLKO区分。因此，CLKO能够被配置为通过MUX 1的选择信号与fCLKO或fCLKO/4.0(来自MUX 462)相等。
电路460.1的输出还通过反馈路径(其包括各种附加分频电路和多路复用器)连接，例如，选择另选频率反馈信号。更具体地，电路460.1的输出连接作为÷3电路464的输入，作为MUX 2的第一输入并作为MUX 3的第一输入。÷3电路464的输出连接作为MUX 2第二输入，并且MUX 2的输出连接作为÷2电路466的输入。÷2电路466的输出连接作为MUX 3的第二输入，并且MUX 3的输出连接作为时钟发生器电路CLKGEN 470的输入，根据上文还想到，其提供分别用于开关S1和S2的两个非交叠相位信号
Figure BSA0000125369710000111
和
Figure BSA0000125369710000112
因此，图4和上文描述显示包括多路复用器MUX 1、MUX 2和MUX 3以将各种信号选择为振荡器输出频率fCLKO，或反馈频率，其由时钟发生器电路CLKGEN 470使用以提供
Figure BSA0000125369710000113
和
Figure BSA0000125369710000114
因此，进一步注意，从这些多路复用器的选择将影响反馈频率并因此还影响fCLKO。例如，如果MUX 3绕过MUX 2和÷3电路464二者，则fCLKO如图中所示且如先前关于公式12描述的。然而，作为另一个示例，如果MUX 2绕过÷3电路464但由MUX 3选择通过÷3电路466输出信号，则fCLKO＝2*((1-X)/X)*(1/RFCF)。作为另一个示例，如果反馈环路中的分频有6％穿过电路464和电路466，则fCLKO＝6*((1-X)/X)*(1/RFCF)。
图5示出一个另选的优选实施方式的振荡器(通常在400.3处指示)的组合示意图和框图，其包括先前描述的振荡器的各个方面，但具有下文描述的其它方面。事实上，以下讨论显示振荡器400.3被实现为锁相环的形式。
振荡器400.3包括反馈频率受控电流源410.3(其包括连接在VDDLDO和开关S2之间的开关S1)。开关S2还连接至放大器432的非反相输入端，并且电容器CF被连接在这些开关和地之间。为了便于参照图5，开关S1响应于
Figure BSA0000125369710000121
操作，并且开关S2响应于
Figure BSA0000125369710000122
操作，其中与上述
Figure BSA0000125369710000123
和
Figure BSA0000125369710000124
相比，由时钟发生器电路CLKGEN 470提供
Figure BSA0000125369710000125
和
Figure BSA0000125369710000126
二者。
继续参照振荡器400.3，其包括基于电阻的电流源420.3，其中，与先前基于电阻的电流源电路420和420.2相反，电流源420.3不包括来自那些先前实施方式的电阻器RF，并且替代地使用开关电容器网络。具体地，替代电路420.2中的电阻器RF，包括附加开关电容器结构，如由与电容器CR结合的开关S3和S4显示的。此外，开关S3和S4由非交叠参考信号的交替集(如
Figure BSA0000125369710000127
和
Figure BSA0000125369710000128
所示)切换。可以由时钟发生器电路CLKGEN 470.1提供信号
Figure BSA0000125369710000129
和
Figure BSA00001253697100001210
时钟发生器电路CLKGEN 470.1与时钟发生器电路CLKGEN 470相比，前者不由振荡器输出的反馈驱动，而是替代地，由本领域技术人员可选择的另选源驱动以响应于参考频率fref生成相位信号。在本文中，
Figure BSA00001253697100001211
和
Figure BSA00001253697100001212
的共同频率用作振荡器400.3的相位将跟踪的参考输入信号，也就是，作为锁相环操作的参考频率。
基于电阻的电流源420.2中的附加电容器网络的使用影响振荡器输出频率的关系，如以下将说明的。给出等效电阻和开关电容器CF的操作的先前讨论，本领域技术人员将认识到对开关电容器CR的相似理解。因此，来自分压器电路440的参考电压X(VDDLDO)被施加至开关电容器CR，而剩余电压(1-X)(VDDLDO)被施加至开关电容器CF。因此，以下公式13中示出经由开关电容器CF提供的电流，并且以下公式14示出经由开关电容器CR提供的电流：
I＝(1-X)VDDLDOfOSCCF 公式13
I＝X(VDDLDO)frefCR 公式14
根据基尔霍夫定律，并且假设放大器432具有相对大的输入阻抗，则公式13和公式14的电流是相等的，如此，公式13和公式14能够被设置为彼此相等，并且对fosc求解得出以下公式15：
Figure BSA0000125369710000131
公式15
因此，与先前实施方式相比，公式15显示可以响应于CR和fref的附加变量选择振荡器输出频率。然而，此外，以下描述的频分电路(÷N)480的使用进一步影响fosc的比率，并因此进一步修改振荡器输出频率，超出了公式15中示出的。
振荡器400.3的图5图示说明还包括如何可以构建上述介绍的RO电路的一个示例。RO电路包括三组晶体管对，每组晶体管对形成相应反相器(INV1、INV2、INV3)，其中，每组包括p沟道晶体管和n沟道晶体管，该p沟道晶体管具有连接至跨导电路430.1的源极，n沟道晶体管具有连接至地的源极，该晶体管对的漏极连接在一起形成反相器输出，并且该晶体管对的栅极连接在一起形成反相器输入。因此，反相器INV1(晶体管P1和N1)提供至反相器INV2(晶体管P2和N2)的输入端的输出，因此，反相器INV2提供至反相器INV3(晶体管P3和N3)的输入端的输出，以及因此，反相器INV3提供至反相器INV1的输入端的输出，从而形成用于振荡器的反相器环。最后，反相器INV3的输出端还被连接至n沟道和p沟道晶体管(分别是晶体管P4和N4)的附加晶体管对，形成缓冲器BF，缓冲器BF的输出端通过电容器CC连接至D2S电路的输入端。
振荡器400.3的图5图示说明还包括如何可以构造上述介绍的D2S电路的一个示例。D2S电路的输入端连接至第一晶体管对的栅极，该第一晶体管对具有p沟道晶体管P5(其具有连接至VDDLDO的源极)和n沟道晶体管N5(其具有连接至地的源极)，晶体管N5和P5的漏极彼此连接，并且晶体管N5和P5的栅极也彼此连接，其中电阻器Rm连接在共同连接的栅极和共同连接的源极之间。D2S电路进一步包括第二晶体管对，其具有p沟道晶体管P6和n沟道晶体管N6，p沟道晶体管P6具有连接至VDDLDO的源极，n沟道晶体管N6具有连接至地的源极，晶体管N6和P6的漏极彼此连接并且提供D2S电路输出，并且晶体管N6和P6的栅极也彼此连接并连接至晶体管N5和P5的共同连接的漏极。
振荡器400.3的输出经连接作为频分电路(÷N)480的反馈，其中在图5的示例中，N＝100。因此，电路480将fosc除以100，向时钟发生器电路CLKGEN470提供两个数量级的频率降低。因此，CLKGEN 470从比振荡器时钟信号fosc慢99/100的信号(即从等于振荡器时钟信号的1/100速率的信号)提供非交叠相位信号
Figure BSA0000125369710000141
和
Figure BSA0000125369710000142
结果，响应于
Figure BSA0000125369710000143
和
Figure BSA0000125369710000144
操作的组件的功耗与诸如现有技术中没有应用降低时的功耗相比，大大地降低。此外，这种降低与现有技术(例如，图1)实例相比照，在现有技术中电容的充电和放电与振荡器输出的速率相同。因此最后，就此而言，注意，振荡器输出fos还进一步由分频电路(÷N)480的除子(divisor)影响，产生如以下公式16中所示的最后输出：
Figure BSA0000125369710000145
公式16
图6示出一个另选的优选实施方式的振荡器(通常在400.4处指示)的组合示意图和框图，其包括先前描述的振荡器的各个方面，但是具有下文描述的其它方面。事实上，以下讨论显示振荡器400.4被实现为时钟数据恢复电路的形式。
振荡器400.4包括基于电阻的电流源420.4，使得振荡器400.4朝向时钟数据恢复功能操作。就此而言，电路420.4包括跳变检测器424、相位检测器(PD)426和Z变换电路428。更具体地，跳变检测器424接收输入数据流(RX DATA)。跳变检测器424的输出经连接作为PD426的输入，PD 426还作为输入接收振荡器输出CLKO。还注意，振荡器400.4提供其中不需要50％占空比输出的示例，并且因此不存在除以2。PD 426的输出基于其两个输入之间的相对相位差提供升或降信号，该信号由Z变换电路428滤波以向可变电阻429提供数字控制代码。因此，可变电阻429最终提供与先前描述的实施方式中结合基于电阻的电流源420的先前讨论的电阻器RF相似的功能。因此，可变电阻429的可变性允许调整CLKO的输出频率(如由PD426管理)，这将实现CLKO频率与检测器424检测的跳变匹配的期望功能。因此，在这个方式中，CLKO与输入RX DATA对准，使得这种DATA的采样可以被适当地同步。
综上所述，各种实施方式提供集成电路振荡器的若干改进。这种益处包括消除如现有技术中的弛豫振荡器使用的比较器的非理想因素。还实现使用外部电阻器RF结合PTAT以补偿CF的最佳特性的益处。如另一个益处，各种实施方式经由分压器电路440的分压器允许振荡器输出频率的附加微调。此外，通过优选实施方式使用第二阶反馈，抑制附加DC误差。更进一步，振荡器功率消耗能够通过操作频率受控电流源的切换频率来降低，以便以低于振荡器输出频率的速率对其电容器充电/放电。更进一步，响应于温度变化的频率精确度被改进超越现有技术。仍然更进一步，可以容易地开发包含本发明振荡器的相关优选实施方式装置，诸如，所示的锁相环或检测器时钟数据恢复电路。已经描述了各个方面，并且其它方面可通过本领域技术人员根据本教导确定。更进一步，尽管已经提供根据所公开实施方式的各种替代，仍然期望其他替代；例如，优选实施方式振荡器可以被实现在另外附加装置中，并且附加组件可以被添加或以实现反馈频率受控电流源的附加方式实现。此外，其它仍能够通过本领域技术人员确定。因此，根据前述内容，本领域技术人员应该进一步理解，尽管详细地描述了一些实施方式时，在不偏离本发明的范围的情况下，能够对上述描述进行各种替换、修改和变化，其中，本发明的范围通过以下权利要求限定。

Claims (9)

1.一种用于提供振荡输出信号的电路系统，包括：
跨导电路，其具有第一输入端、第二输入端和输出端；
振荡器电路，其经耦合以接收来自所述跨导电路的所述输出端的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；
用于向所述跨导电路的所述第一输入端提供第一电压的电路系统；
频率受控电路，其用于向所述跨导电路的所述第二输入端提供第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
其中所述频率受控电路包括：
第一开关和第二开关，所述第一开关和所述第二开关可操作以响应于所述振荡器电路的输出在非交叠相位中打开和闭合；和
电容器，其从所述第一开关和所述第二开关之间的节点连接至参考电压；并且
其中所述第一开关和所述第二开关的非交叠操作通过分别对所述电容器充电和放电来产生电流；
其中所述频率受控电路进一步包括：
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
2.一种用于提供振荡输出信号的电路系统，包括：
跨导电路，其具有第一输入端、第二输入端和输出端；
振荡器电路，其经耦合以接收来自所述跨导电路的所述输出端的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；
用于向所述跨导电路的所述第一输入端提供第一电压的电路系统；
频率受控电路，其用于向所述跨导电路的所述第二输入端提供第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
其中所述频率受控电路包括：
第一开关和第二开关，所述第一开关和所述第二开关可操作以响应于所述振荡器电路的输出在非交叠相位中打开和闭合；和
电容器，其从所述第一开关和所述第二开关之间的节点连接至参考电压；并且
其中所述第一开关和所述第二开关的非交叠操作通过分别对所述电容器充电和放电来产生电流；
其中所述跨导电路、振荡器、用于提供第一电压的电路系统、第一开关、第二开关、电容器和电阻集成在单个集成电路中；
其中所述频率受控电路进一步包括：
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
3.一种用于提供振荡输出信号的电路系统，包括：
跨导电路，其具有第一输入端、第二输入端和输出端；
振荡器电路，其经耦合以接收来自所述跨导电路的所述输出端的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；
用于向所述跨导电路的所述第一输入端提供第一电压的电路系统；
频率受控电路，其用于向所述跨导电路的所述第二输入端提供第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
其中所述频率受控电路包括：
第一开关和第二开关，所述第一开关和所述第二开关可操作以响应于所述振荡器电路的输出在非交叠相位中打开和闭合；和
电容器，其从所述第一开关和所述第二开关之间的节点连接至参考电压；并且
其中所述第一开关和所述第二开关的非交叠操作通过分别对所述电容器充电和放电来产生电流；
其中所述跨导电路、振荡器、用于提供第一电压的电路系统、第一开关、第二开关和电容器集成在单个集成电路中；
其中所述频率受控电路进一步包括：
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
4.根据权利要求3所述的电路系统，进一步包括与绝对温度成比例的电路系统，其用于偏移所述电容器的温度系数。
5.一种用于提供振荡输出信号的电路系统，包括：
跨导电路，其具有第一输入端、第二输入端和输出端；
振荡器电路，其经耦合以接收来自所述跨导电路的所述输出端的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；
用于向所述跨导电路的所述第一输入端提供第一电压的电路系统；
频率受控电路，其用于向所述跨导电路的所述第二输入端提供第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
所述电路系统进一步包括用于分频所述振荡输出信号以提供源于所述振荡器电路的输出的反馈的可选择电路系统；
其中所述频率受控电路包括：
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
6.根据权利要求5所述的电路系统，其中所述可选择电路系统包括一个或更多个多路复用器。
7.一种用于提供振荡输出信号的电路系统，包括：
跨导电路，其具有第一输入端、第二输入端和输出端；
振荡器电路，其经耦合以接收来自所述跨导电路的所述输出端的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；
用于向所述跨导电路的所述第一输入端提供第一电压的电路系统；
频率受控电路，其用于向所述跨导电路的所述第二输入端提供第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
其中所述频率受控电路包括：
第一开关和第二开关，所述第一开关和所述第二开关可操作以响应于所述振荡器电路的输出在非交叠相位中打开和闭合；和
第一电容器，其从所述第一开关和所述第二开关之间的节点连接至第一参考电压；
其中所述第一开关和所述第二开关的非交叠操作通过分别对所述第一电容器充电和放电来产生电流；和
第三开关和第四开关，所述第三开关和所述第四开关可操作以响应于参考振荡器信号在非交叠相位中打开和闭合；和
第二电容器，其从所述第三开关和所述第四开关之间的节点连接到第二参考电压；并且
其中所述第三开关和所述第四开关的非交叠操作通过对所述第二电容器充电和放电来产生电流；
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
8.根据权利要求7所述的电路系统，其中所述反馈用于产生针对所述参考振荡器信号的锁相环频率匹配。
9.一种提供振荡输出信号的方法，包括：
向跨导电路的第一输入端提供第一电压，所述跨导电路还具有第二输入端和输出端；
向振荡器电路提供来自所述跨导电路的电压，其中所述振荡输出信号对所述振荡器电路的输出作出响应；和
向所述跨导电路的所述第二输入端提供来自频率受控电路的第二电压；
其中所述第二电压对所述频率受控电路的操作频率作出响应；并且
其中所述频率受控电路的操作频率对源于所述振荡器电路的输出的反馈作出响应；
其中所述频率受控电路包括：
第一开关和第二开关，所述第一开关和所述第二开关可操作以响应于所述振荡器电路的输出在非交叠相位中打开和闭合；和
电容器，所述电容器从所述第一开关和所述第二开关之间的节点连接至参考电压；并且
其中所述第一开关和所述第二开关的非交叠操作通过分别对所述电容器充电和放电来产生电流；
其中所述频率受控电路还包括：
可变电阻，其中所述第二电压对通过所述电阻的电流作出响应；和
相位检测电路系统，其用于响应于输入数据流的相位和响应所述振荡器电路的输出的相位的相位比较，调整所述可变电阻。
CN201511017380.0A 2014-12-31 2015-12-31 具有频率控制环路的振荡器 Active CN105743493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/587,951 US9515667B2 (en) 2014-12-31 2014-12-31 Oscillator with frequency control loop
US14/587,951 2014-12-31

Publications (2)

Publication Number Publication Date
CN105743493A CN105743493A (zh) 2016-07-06
CN105743493B true CN105743493B (zh) 2020-12-25

Family

ID=56165511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511017380.0A Active CN105743493B (zh) 2014-12-31 2015-12-31 具有频率控制环路的振荡器

Country Status (2)

Country Link
US (1) US9515667B2 (zh)
CN (1) CN105743493B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128794B2 (en) * 2016-09-29 2018-11-13 Macronix International Co., Ltd. Feedback compensated oscillator
US10333529B1 (en) * 2018-08-24 2019-06-25 Semiconductor Components Industries, Llc Method of forming a conversion circuit and structure therefor
CN109194328A (zh) * 2018-10-31 2019-01-11 上海海栎创微电子有限公司 高精度片上振荡器
CN111147048B (zh) * 2018-11-06 2023-08-18 智原微电子(苏州)有限公司 弛缓震荡电路
US10924126B2 (en) 2019-03-22 2021-02-16 Texas Instruments Incorporated Oscillator closed loop frequency control
CN110460308B (zh) * 2019-08-15 2023-03-24 电子科技大学 一种宽范围的环形压控振荡器电路
CN115800958B (zh) * 2021-09-10 2024-04-12 圣邦微电子（北京）股份有限公司 一种张弛振荡器电路
CN115529024B (zh) * 2022-11-30 2023-03-17 上海海栎创科技股份有限公司 一种片上时钟振荡器电路及振荡频率控制方法
US11929745B1 (en) * 2023-02-16 2024-03-12 Himax Technologies Limited Clock generator

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010025563A1 (en) * 2008-09-05 2010-03-11 Icera Canada ULC Method and system for calibrating a frequency synthesizer
US8085098B2 (en) * 2008-10-10 2011-12-27 Canon Kabushiki Kaisha PLL circuit
CN102783029A (zh) * 2009-12-30 2012-11-14 桑迪士克科技股份有限公司 具有频率-电流反馈的温度稳定振荡器电路
CN104104386A (zh) * 2014-07-28 2014-10-15 三星半导体(中国)研究开发有限公司 频率电压转换电路及振荡器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614313B2 (en) * 2000-10-06 2003-09-02 Linear Technology Corporation Precision oscillator circuits and methods with switched capacitor frequency control and frequency-setting resistor
US7271675B2 (en) * 2005-06-17 2007-09-18 Winbond Electronics Corp. Automatic gain control circuit and method and super-regenerative RF receiver
US20080191778A1 (en) * 2007-02-09 2008-08-14 Mediatek Inc. Gm/c tuning circuit and filter using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010025563A1 (en) * 2008-09-05 2010-03-11 Icera Canada ULC Method and system for calibrating a frequency synthesizer
US8085098B2 (en) * 2008-10-10 2011-12-27 Canon Kabushiki Kaisha PLL circuit
CN102783029A (zh) * 2009-12-30 2012-11-14 桑迪士克科技股份有限公司 具有频率-电流反馈的温度稳定振荡器电路
CN104104386A (zh) * 2014-07-28 2014-10-15 三星半导体(中国)研究开发有限公司 频率电压转换电路及振荡器

Also Published As

Publication number Publication date
CN105743493A (zh) 2016-07-06
US20160191067A1 (en) 2016-06-30
US9515667B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
CN105743493B (zh) 具有频率控制环路的振荡器
US7298183B2 (en) High frequency divider circuits and methods
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
US8228130B1 (en) Circuitry and method for precision amplitude control in quartz and MEMS oscillators
JP5461587B2 (ja) 対称性負荷遅延セル発振器（ｓｙｍｍｅｔｒｉｃｌｏａｄｄｅｌａｙｃｅｌｌｏｓｃｉｌｌａｔｏｒ）
US20080101521A1 (en) Clock and data recovery circuit
US9106128B2 (en) Charge pump circuit and phase-locked loop including the charge pump circuit
JP2003078410A5 (zh)
US9444468B2 (en) Oscillator devices and methods
US9543972B2 (en) Stability controlled high frequency chopper-based oscillator
WO2008067504A2 (en) Voltage controlled oscillator
JP2019153962A (ja) Ｐｌｌ回路およびｃｄｒ装置
US20080309414A1 (en) Voltage controlled oscillator and phase locked loop circuit incorporating the same
US20140070853A1 (en) Rf logic divider
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
US20130194043A1 (en) Low-power voltage-controlled oscillator
US20180131377A1 (en) Phase-locked loop (pll) circuit
US8970311B2 (en) Voltage-controlled oscillator with amplitude and frequency independent of process variations and temperature
JP2009200703A (ja) チャージポンプ回路およびｐｌｌ回路
JP4510039B2 (ja) 位相同期回路
JP6746161B2 (ja) Ｐｌｌ周波数シンセサイザ
US11418202B2 (en) Oscillator circuit and phase locked loop
US20240113660A1 (en) Self-biased, closed loop, low current free running oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant