CN101944909A - 用于锁相环路的鉴频鉴相器及电荷泵电路 - Google Patents
用于锁相环路的鉴频鉴相器及电荷泵电路 Download PDFInfo
- Publication number
- CN101944909A CN101944909A CN200910054640XA CN200910054640A CN101944909A CN 101944909 A CN101944909 A CN 101944909A CN 200910054640X A CN200910054640X A CN 200910054640XA CN 200910054640 A CN200910054640 A CN 200910054640A CN 101944909 A CN101944909 A CN 101944909A
- Authority
- CN
- China
- Prior art keywords
- circuit
- phase
- charge pump
- frequency detector
- controlled cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
用于锁相环路的鉴频鉴相器及电荷泵电路，涉及通信技术领域。现有技术存在线性度与噪声性能不佳的缺陷，本发明当第一串联电路与电流泵的输出端相连接时，上路偏置电路作为所述上路电流源的偏置电路，当第二串联电路与电流泵的输出端相连接时，下路偏置电流源作为所述下路电流源的偏置电路。通过加入两个固定的偏置电流并根据电荷泵输出电压然选择适合的偏置电流，使PLL环路锁定后，鉴频鉴相器两输入端的相位差偏离零值，达到了增强鉴频鉴相器和电荷泵的线性度、改善了小数分频锁相环的噪声性能的目的。
Description
技术领域
本发明涉及通信技术领域，具体是一种改进小数分频锁相环中鉴频鉴相器和电荷泵线性度及噪声性能的电路。
背景技术
典型的Δ-∑调制器的小数分频频率综合器如图2所示，包括Δ-∑调制器和小数分频锁相环，小数分频锁相环(Frac-N PLL)主要由鉴频鉴相器(PFD)、电荷泵(CP)、环路滤波器(LPF)、压控振荡器(VCO)和分频器组成。由于小数分频锁相环的优良特性，比如高的频率分辨率和瞬时锁定速度，它在射频(RF)电路中被广泛使用。
传统的鉴频鉴相器(PFD)1和电荷泵(CP)2如图1所示，它能提供宽广的频率锁定范围及高的直流增益，参考Behzad Razavi所著的《模拟CMOS集成电路设计》。
但由于Δ-∑调制器对噪声的整形，大量的高频的噪声被馈入到锁相环(PLL)环路中。理论上这些高频噪声应该被PLL对鉴频鉴相器(PFD)的输入端的低通特性过滤掉，但由于PFD和传统电荷泵的非线性及电荷泵PLL本质上是离散采样系统，高频的噪声被混叠折入到低频，从而增加了PLL的相位噪声，降低了系统的性能。此外，当鉴频鉴相器的两个输入端(Fref，Fdiv)之间的相位差在零值附近变化时，UP和Down电流都感知相位的变化，PFD和CP的非线性表现最严重。这个特性对Δ-∑小数分频频率综合器尤为不利，因为它的分频数不断变化，PFD两输入端相位差在零值左右变化剧烈。
2003年，ThomasA.D.Riley提出用加偏置电流的方法来提高小数分频锁相环中鉴频鉴相器和电荷泵的线性度，如图3所示。它的不足之处是：只提供一种偏置电流源，电荷泵的输出电压范围不能有效扩大，特别对低电压电源供电情况不利，而且它没有对上路(UP)及下路(DOWN)信号作处理以进一步减少噪声。
发明内容
为了解决现有技术中存在的线性度与噪声性能不佳的问题，本发明提供一种用于锁相环路的鉴频鉴相器及电荷泵电路，通过加入两个择一打开的固定偏置电流，使PLL环路锁定后，PFD两输入端的相位差偏离零值，以达到增强线性度、改善噪声性能的目的。
为此，本发明采用以下技术方案：用于锁相环路的鉴频鉴相器及电荷泵电路，包括鉴频鉴相器和与所述鉴频鉴相器输出端相连接的电荷泵，其中，所述电荷泵包括：由第一受控单元和上路电流源串联的第一串联电路、及由第二受控单元和下路电流源构成的第二串联电路，所述鉴频鉴相器包括输出第一控制信号控制所述第一受控单元开闭的上路信号输出端、和输出第二控制信号控制所述第二受控单元开闭的下路信号输出端，且在同一时刻，所述第一受控单元和第二受控单元中仅有一者闭合，以使相应的串联电路与所述电荷泵的输出端相连接，所述用于锁相环路的鉴频鉴相器及电荷泵电路的特征在于还包括：
由第三受控单元和上路偏置电路构成的第三串联电路，且所述第三串联电路与所述第一串联电路相串联；
由第四受控单元和下路偏置电路构成的第四串联电路，且所述第四串联电路与所述第二串联电路相串联；以及
与所述电荷泵的输出端相连接的偏置控制电路，用于根据所述电荷泵的输出相应输出控制所述第三受控单元和第四受控单元开闭的控制信号，以便当第一串联电路与所述电流泵的输出端相连接时，所述上路偏置电路作为所述上路电流源的偏置电路，当所述第二串联电路与所述电流泵的输出端相连接时，所述下路偏置电流源作为所述下路电流源的偏置电路。
两个固定的偏置电路中，同一时刻，其中一个工作，产生偏置电流加到CP的输出端。当锁相环回路锁定之后，由于这个偏置电流的作用，鉴频鉴相器的两个输入端就会有一个恒大于0或恒小于0的相位差，即Up和Down电流中只有一个感知相位变化工作。这样就大大改进了PFD和CP的线性度。
电荷泵的电流源的正常工作需要一定的输出电压，比如NMOS型的电流源需要较高的输出电压，PMOS型的电流源需要较低的输出电压。本发明可通过选择打开不同的电流源来适应输出电压的高低，使当锁相环锁定之后，就只有Idown或Iup电流源感知相位变化，从而在宽的输出电压范围下，电荷泵的电流源Idown或Iup中的一个能够正常工作，即感知相位变化的电流源能正常工作。此外，偏置电路的输出电压比电荷泵的输出电压容易满足要求，且它一直是稳定的，不存在响应速度的问题，相比电荷泵，偏置电路有更宽的输出电压范围，并避免了较宽电荷泵范围可能会导致电荷泵上下路电流源工作不正常的情况。更宽的输出电压范围便于得到较小的VCO增益，而较小的VCO增益有利于改善锁相环的噪声性能。因此，与采用一种偏置电流源的现有电路相比，本发明具有更宽的输出电压范围和很好的噪声性能。
作为对上述技术方案的完善和补充，本发明进一步采取如下技术措施或是这些措施的任意组合：
所述偏置控制电路包括用于与所述电荷泵输出端电压相比较的比较器、及与所述比较器输出相连接且用于根据比较器的输出输出相应控制信号的逻辑电路单元。偏置控制电路通过参考电压和输出电压的对比结果来自动选取偏置电流，这种结构的偏置控制电路应用广，容易实现。
所述比较器为带有迟滞的比较器。带有迟滞的比较器能确保环路的稳定工作。
在所述鉴频鉴相器输出端与所述电流泵的输入端之间增设一输出控制单元，该输出控制单元与逻辑电路单元相连，并根据逻辑电路单元输出的控制信号输出相应控制信号以控制所述第一受控单元和第二受控单元开闭。通过输出控制单元选择关闭不感知相位变化的一路PFD输出(UP或Down)，电路里只有Down或UP中的一路有效工作，从而抑制了部分通过电荷泵开关馈入到输出点的噪声，进一步改善PLL的噪声性能。
所述的偏置电路可采用单晶体管电流源、共源共栅(Cascode)结构电流源或电阻。采用单晶体管电流源或共源共栅(Cascode)结构电流源能提供较精确的偏置电流，而采用电阻可以避免由CMOS电流源带来的闪烁噪声(1/f噪声)。
所述的第一受控单元、第二受控单元、第三受控单元、及第四受控单元为受控开关，易于控制。
有益效果：本发明通过加入两个固定的偏置电流并根据电荷泵输出电压然选择适合的偏置电流，使PLL环路锁定后，鉴频鉴相器两输入端的相位差偏离零值，达到了增强鉴频鉴相器和电荷泵的线性度、改善了小数分频锁相环的噪声性能的目的。
附图说明
图1为经典的Δ-∑调制器小数分频频率综合器原理示意图；
图2为传统的鉴频鉴相器及电荷泵电路示意图；
图3为现有的带单偏置电流源的鉴频鉴相器及电荷泵电路示意图；
图4为本发明鉴频鉴相器及电荷泵一种实施例的电路示意图；
图5为本发明鉴频鉴相器及电荷泵另一种实施例的电路示意图；
图6为本发明鉴频鉴相器及电荷泵另一种实施例的电路示意图；
图7为一种用CMOS工艺实现的本发明鉴频鉴相器及电荷泵电路示意图。
具体实施方式
如图4所示的用于锁相环路的鉴频鉴相器及电荷泵电路，鉴频鉴相器1输出上路Up信号和下路Down信号给电荷泵2，电荷泵2内与两路信号对应设有第一串联电路和第二串联电路，第一串联电路包括上路电流源Iup和第一受控开关S1，第二串联电路包括上路电流源Idown和第一受控开关S2，第一串联电路和第二串联电路之间引出电荷泵的输出CPout，输出连接环路滤波器3。上路电流源和下路电流源分别并联第三串联电路和第四串联电路，第三串联电路包括上路偏置电路Ioff_p和第三受控开关S3，第四串联电路包括下路偏置电路Ioff_n和第四受控开关S4，第三受控开关S3和第四受控开关S4的状态由逻辑电路单元21控制。
带迟滞的比较器22检测电荷泵的输出电压，并把该输出电压与Vref端的参考电压进行比较，将结果发送给逻辑电路单元。例如，如果电荷泵的输出电压大于参考电压，逻辑电路单元选择上路偏置电流源，电荷泵的工作电流为下路电流源电流。比较器的参考电压可以选择电源电压的一半(VDD/2)，也可根据具体情况选择其他合适的值。
另一种实施例如图5所示，可以进一步改善噪声性能：在鉴频鉴相器的信号输出端与电流泵的输入端之间增加一个输出控制单元11，逻辑电路产生控制信号送给输出控制单元来选择关闭不感知相位变化的一路PFD输出，并让感知信号的一路PFD输出通过。例如，当比较器检测到CPout这点的电压低于参考电压Vref，逻辑电路发出控制信号选择偏置电流Ioff_n及电荷泵一路电流Iup，即开关S2、S3是打开的，S4是闭合的，S1感知PFD两输入相位差来打开或闭合。
本发明的偏置电流路可采用传统的CMOS电流源，也可采用电阻Roffp和Roffn(图6)，能避免了由CMOS电流源带来的闪烁噪声。
图7提供了用CMOS实现电路的一种方式，其中S1和S3用PMOS电流源实现，S2和S4用NMOS电流源实现。
上述的逻辑电路单元、比较器和输出控制单元均可采用各种现有的器件，电流源及开关的具体实现不仅仅限于CMOS工艺，还包括Bipolar，BiCMOS等其他工艺。
应当指出，本实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
Claims (8)
1.用于锁相环路的鉴频鉴相器及电荷泵电路，包括鉴频鉴相器和与所述鉴频鉴相器输出端相连接的电荷泵，其中，所述电荷泵包括：由第一受控单元和上路电流源串联的第一串联电路、及由第二受控单元和下路电流源构成的第二串联电路，所述鉴频鉴相器包括：输出第一控制信号控制所述第一受控单元开闭的上路信号输出端、和输出第二控制信号控制所述第二受控单元开闭的下路信号输出端，且在同一时刻，所述第一受控单元和第二受控单元中仅有一者闭合，以使相应的串联电路与所述电荷泵的输出端相连接，所述用于锁相环路的鉴频鉴相器及电荷泵电路的特征在于还包括：
由第三受控单元和上路偏置电路构成的第三串联电路，且所述第三串联电路与所述第一串联电路相串联；
由第四受控单元和下路偏置电路构成的第四串联电路，且所述第四串联电路与所述第二串联电路相串联；以及
与所述电荷泵的输出端相连接的偏置控制电路，用于根据所述电荷泵的输出相应输出控制所述第三受控单元和第四受控单元开闭的控制信号，以便当第一串联电路与所述电流泵的输出端相连接时，所述上路偏置电路作为所述上路电流源的偏置电路，当所述第二串联电路与所述电流泵的输出端相连接时，所述下路偏置电流源作为所述下路电流源的偏置电路。
2.根据权利要求1所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述偏置控制电路包括用于与所述电荷泵输出端电压相比较的比较器、及与所述比较器输出相连接且用于根据比较器的输出输出相应控制信号的逻辑电路单元。
3.根据权利要求2所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述比较器为带有迟滞的比较器。
4.根据权利要求2或3所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：在所述鉴频鉴相器输出端与所述电流泵的输入端之间增设一输出控制单元，该输出控制单元与逻辑电路单元相连，并根据逻辑电路单元输出的控制信号输出相应控制信号以控制所述第一受控单元和第二受控单元开闭。
5.根据权利要求1所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述上路偏置电路和所述下路偏置电路为单晶体管构成的电流源。
6.根据权利要求1所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述上路偏置电路和所述下路偏置电路为共源共栅结构构成的电流源。
7.根据权利要求1所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述上路偏置电流路和所述下路偏置电路为偏置电阻。
8.根据权利要求1所述的用于锁相环路的鉴频鉴相器及电荷泵电路，其特征在于：所述的第一受控单元、第二受控单元、第三受控单元、及第四受控单元为受控开关。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910054640XA CN101944909A (zh) | 2009-07-10 | 2009-07-10 | 用于锁相环路的鉴频鉴相器及电荷泵电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910054640XA CN101944909A (zh) | 2009-07-10 | 2009-07-10 | 用于锁相环路的鉴频鉴相器及电荷泵电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101944909A true CN101944909A (zh) | 2011-01-12 |
Family
ID=43436720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910054640XA Pending CN101944909A (zh) | 2009-07-10 | 2009-07-10 | 用于锁相环路的鉴频鉴相器及电荷泵电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101944909A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931831A (zh) * | 2011-08-10 | 2013-02-13 | 联华电子股份有限公司 | 电荷泵浦 |
| CN106130542A (zh) * | 2016-04-22 | 2016-11-16 | 上海兆芯集成电路有限公司 | 电荷泵 |
| CN107659307A (zh) * | 2017-11-07 | 2018-02-02 | 杭州城芯科技有限公司 | 一种用于频率综合器的电流源交替互换的电荷泵电路 |
| CN107911112A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 |
| CN113452366A (zh) * | 2021-07-22 | 2021-09-28 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
| WO2023000245A1 (zh) * | 2021-07-22 | 2023-01-26 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
| CN115800999A (zh) * | 2022-11-15 | 2023-03-14 | 泛升云微电子(苏州)有限公司 | 锁相环系统及芯片 |
-
2009
- 2009-07-10 CN CN200910054640XA patent/CN101944909A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931831A (zh) * | 2011-08-10 | 2013-02-13 | 联华电子股份有限公司 | 电荷泵浦 |
| CN102931831B (zh) * | 2011-08-10 | 2016-06-01 | 联华电子股份有限公司 | 电荷泵浦 |
| CN106130542A (zh) * | 2016-04-22 | 2016-11-16 | 上海兆芯集成电路有限公司 | 电荷泵 |
| CN106130542B (zh) * | 2016-04-22 | 2019-07-16 | 上海兆芯集成电路有限公司 | 电荷泵 |
| CN107659307A (zh) * | 2017-11-07 | 2018-02-02 | 杭州城芯科技有限公司 | 一种用于频率综合器的电流源交替互换的电荷泵电路 |
| CN107911112A (zh) * | 2017-11-15 | 2018-04-13 | 中国科学技术大学 | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 |
| CN113452366A (zh) * | 2021-07-22 | 2021-09-28 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
| WO2023000245A1 (zh) * | 2021-07-22 | 2023-01-26 | 海能达通信股份有限公司 | 一种pll电路及电子设备 |
| CN115800999A (zh) * | 2022-11-15 | 2023-03-14 | 泛升云微电子(苏州)有限公司 | 锁相环系统及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vaucher | An adaptive PLL tuning system architecture combining high spectral purity and fast settling time | |
| US6580329B2 (en) | PLL bandwidth switching | |
| CN101944909A (zh) | 用于锁相环路的鉴频鉴相器及电荷泵电路 | |
| US8373460B2 (en) | Dual loop phase locked loop with low voltage-controlled oscillator gain | |
| CN103297042A (zh) | 一种可快速锁定的电荷泵锁相环电路 | |
| CN103346790B (zh) | 一种快速锁定的频率综合器 | |
| CN1336728A (zh) | 高频振荡器 | |
| KR100714579B1 (ko) | 잡음 특성이 향상된 위상 주파수 검출기 | |
| CN110474634B (zh) | 一种避免周跳的快速锁定锁相环电路 | |
| US20090146704A1 (en) | Delay locked loop circuit and method for eliminating jitter and offset therein | |
| CN110445491B (zh) | 一种基于预设频率及动态环路带宽的锁相环 | |
| CN101826869B (zh) | 含双电流源电荷泵及双比较器复位电路的锁相环电路 | |
| US20080180142A1 (en) | Phase locked loop with phase rotation for spreading spectrum | |
| US20230344434A1 (en) | Automatic Hybrid Oscillator Gain Adjustor Circuit | |
| CN103107806A (zh) | 一种低杂谱Sigma-Delta小数-N锁相环 | |
| TWI489781B (zh) | 差動電荷泵電路 | |
| CN112290936A (zh) | 一种能够快速锁定的锁相环电路 | |
| CN101826868B (zh) | 含无死区鉴频器的电荷泵型锁相环电路 | |
| CN102075085B (zh) | 一种用于锁相环的自跟踪电流型电荷泵 | |
| US20140035632A1 (en) | Phase-locked loop | |
| US5929678A (en) | Frequency synthesis circuit having a charge pump | |
| Danfeng et al. | A multiple-pass ring oscillator based dual-loop phase-locked loop | |
| CN107682007B (zh) | 基于双环路的快锁定低抖动的时钟数据恢复电路 | |
| Park et al. | Phase Frequency Detector and Charge Pump for Low Jitter PLL Applications. | |
| Tang et al. | CMOS phase frequency detector and charge pump for multi-standard frequency synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110112 |